一種具有復(fù)位功能的阻變型隨機(jī)存儲(chǔ)器模型及存儲(chǔ)方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種具有復(fù)位功能的阻變型隨機(jī)存儲(chǔ)器模型及存儲(chǔ)方法。
【背景技術(shù)】
[0002] 阻變型隨機(jī)存儲(chǔ)器（RRAM)是一種新型的非易失性數(shù)據(jù)存儲(chǔ)技術(shù)，其特點(diǎn) 在于利用一種能夠在特殊條件下發(fā)生電阻改變的金屬氧化物作為存儲(chǔ)單元，如MOx WOx,，TiOx,NiOx等。
[0003] 在阻變存儲(chǔ)器設(shè)計(jì)中，為了準(zhǔn)確且真實(shí)的對(duì)芯片內(nèi)部電路進(jìn)行設(shè)計(jì)后的仿真驗(yàn) 證，一般會(huì)針對(duì)阻變存儲(chǔ)單元建立模型，即根據(jù)可變電阻自身工作原理及不同條件的工作 性能，以及各類測(cè)試中所得到的針對(duì)阻變單元的電器特性相關(guān)數(shù)據(jù)，建立出能夠真實(shí)反映 阻變存儲(chǔ)單元在不同條件下工作狀態(tài)，且能夠?qū)崿F(xiàn)數(shù)據(jù)存儲(chǔ)及讀取的仿真模型。利用仿真 模型，設(shè)計(jì)者在芯片級(jí)仿真中可以有效地驗(yàn)證穿梭于存儲(chǔ)單元外圍的各類控制電路和模擬 電路，確保所有電路設(shè)計(jì)的正確性和可行性，從而保證存儲(chǔ)器芯片的成功開發(fā)和生產(chǎn)。
[0004] 對(duì)于阻變存儲(chǔ)器設(shè)計(jì)中的存儲(chǔ)單元模型建立，現(xiàn)有的模型建立方法有敘述論文描 述，學(xué)術(shù)論文：《一種阻變存儲(chǔ)單元Hspice模型設(shè)計(jì)》；陳怡等；復(fù)旦大學(xué)學(xué)報(bào)（自然科學(xué) 版），2011年8月，第50卷，第4期，如圖1、2為其原理圖及電流電壓關(guān)系曲線其中：圖Ia 為狀態(tài)轉(zhuǎn)換電路，包括電阻Rset、Rreset和開關(guān)S0、S1 ;圖Ib為狀態(tài)轉(zhuǎn)換控制電路，包括開 關(guān)S1/SB1、S2/S2B、電阻電容Rl/Cl、R2/C2、比較器CMP1/CMP2、參考激勵(lì)源VSET/VREST及 RS鎖存器（2個(gè)或非門和1個(gè)非門）。
[0005] 該論文針對(duì)可變電阻單元的工作原理搭建了阻變單元的外圍電路，具體工作原理 如下：
[0006] 當(dāng)可變電阻兩端的電壓Vin>VSET，比較器CMPl輸出使得RS鎖存器的Q端（即信 號(hào)A)和QB端（即信號(hào)B)分別為高和低，打開SET通路（備注：原文中狀態(tài)轉(zhuǎn)換電路的開 關(guān)控制信號(hào)接反了，即信號(hào)A應(yīng)該控制與電阻Rset串聯(lián)的開關(guān)S1，同時(shí)信號(hào)B應(yīng)該控制與 電阻Rreset串聯(lián)的開關(guān)S0);此時(shí)，可變電阻的阻值等于Rset的阻值；
[0007] 當(dāng)Vin>VRESET，比較器CMP2輸出使得SR鎖存器的Q端（即信號(hào)A)和QB端（即 信號(hào)B)分別為低和高，打開RESET通路；此時(shí)，可變電阻的阻值等于Rreset的阻值。
[0008] 雖然上述文獻(xiàn)中方法能夠較為真實(shí)的擬合可變電阻的電氣特性，反映可變電阻的 在不同工作條件下的記憶或存儲(chǔ)信息的特性。但是還存在以下缺點(diǎn)：1)模型中所需要的電 路單元器件的數(shù)目較多，且該電路僅是一個(gè)存儲(chǔ)單元的外圍所需電路，對(duì)于大容量存儲(chǔ)器 設(shè)計(jì)仿真中，較多的器件（電容，電阻，MOS管等）和電路節(jié)點(diǎn)會(huì)影響仿真時(shí)間，這樣使得芯 片級(jí)仿真時(shí)仿真器負(fù)荷加重，仿真時(shí)間漫長(zhǎng)，效率低下；從而很大程度上延長(zhǎng)了芯片的研發(fā) 周期，增加芯片研發(fā)成本；同時(shí)，多器件及電路節(jié)點(diǎn)仿真使得仿真結(jié)果文件數(shù)據(jù)量大，占用 磁盤資源；2)此模型并未指明比較器的實(shí)現(xiàn)方式；若用MOS管實(shí)現(xiàn)，將會(huì)進(jìn)一步增加此模型 的分立器件數(shù)；3)此模型為電路搭建方式，日后如需進(jìn)行阻值改變時(shí)，仍需針對(duì)電路進(jìn)行 改動(dòng)，且任何功能改進(jìn)都需要對(duì)電路改動(dòng)，步驟復(fù)雜；4)此模型并未對(duì)狀態(tài)控制中開關(guān)SI/ S1B、S2/S2B的工作原理進(jìn)行說(shuō)明，不明確是否還需要輔助電路。

【發(fā)明內(nèi)容】

[0009] 為了解決現(xiàn)有的仿真模型仿真時(shí)間長(zhǎng)、仿真負(fù)荷重，產(chǎn)生仿真文件大的技術(shù)問題， 本發(fā)明提供一種具有復(fù)位功能的阻變型隨機(jī)存儲(chǔ)器模型及存儲(chǔ)方法。
[0010] 本發(fā)明的技術(shù)解決方案：
[0011] 一種具有復(fù)位功能的阻變型隨機(jī)存儲(chǔ)器模型，包括阻變存儲(chǔ)單元、位端bl、字端 wl和源端sl，其特殊之處在于：還包括復(fù)位模塊，所述阻變存儲(chǔ)單元上設(shè)置有復(fù)位端，所述 復(fù)位模塊用于在阻變存儲(chǔ)單元在被操作之前通過(guò)復(fù)位端將存儲(chǔ)單元復(fù)位到預(yù)先設(shè)定好的 初始阻值狀態(tài)。
[0012] 還包括狀態(tài)監(jiān)測(cè)模塊，所述阻變存儲(chǔ)單元上設(shè)置有狀態(tài)端，所述狀態(tài)監(jiān)測(cè)模塊通 過(guò)狀態(tài)端口實(shí)時(shí)反映阻變存儲(chǔ)單元當(dāng)前所處狀態(tài)，并輸出代表當(dāng)前狀態(tài)的信號(hào)。
[0013] 具有復(fù)位功能的阻變型隨機(jī)存儲(chǔ)器的存儲(chǔ)方法，其特殊之處在于：
[0014] 1】空閑狀態(tài)：阻變存儲(chǔ)單元的可變電阻處于初始電阻值狀態(tài)；
[0015] 2】復(fù)位：復(fù)位模塊通過(guò)復(fù)位端，根據(jù)用戶需求設(shè)定阻變存儲(chǔ)單元的的初始電阻值 狀態(tài)；
[0016] 3】存儲(chǔ)：當(dāng)阻變存儲(chǔ)單元的位端電壓V(bl)和源端電壓V(si)滿足：V(bl)>V(si) 且￥〇31，81)>￥1#{1，、 1{1為阻變閾值，則可變電阻將向低阻狀態(tài)跳轉(zhuǎn)，即實(shí)現(xiàn)阻變存儲(chǔ)單元寫 數(shù)據(jù)1操作；阻變存儲(chǔ)單元的位端電壓、源端電壓的絕對(duì)電壓差|V(bl，sl) |〈VWtt，可變電 阻將一直處于當(dāng)前低阻狀態(tài)，即保持存儲(chǔ)數(shù)據(jù)1的狀態(tài)；當(dāng)阻變存儲(chǔ)單元的位端電壓V(W) 和源端電壓V(sl)滿足：V(sl)>V(bl)且V(sl，bl)>V_，可變電阻將向高阻狀態(tài)跳轉(zhuǎn)，即實(shí) 現(xiàn)對(duì)阻變存儲(chǔ)單元的寫數(shù)據(jù)0的操作；阻變存儲(chǔ)單元的位端電壓、源端電壓的絕對(duì)電壓差 IV(bl，si)I<VWtt，可變電阻將一直處于當(dāng)前高阻狀態(tài)，即保持存儲(chǔ)數(shù)據(jù)0的狀態(tài)；
[0017] 4】驗(yàn)證步驟3】的寫操作是否正確。
[0018] 上述步驟4】具體實(shí)現(xiàn)為：狀態(tài)監(jiān)測(cè)模塊通過(guò)狀態(tài)端口實(shí)時(shí)反映阻變存儲(chǔ)單元當(dāng) 前所處狀態(tài)，并輸出代表當(dāng)前狀態(tài)的信號(hào)。
[0019] 本發(fā)明所具有的優(yōu)點(diǎn)：
[0020] 1、本發(fā)明能夠較為真實(shí)的反映可變電阻的在不同工作條件下的記憶或存儲(chǔ)信息 的特性，能夠可靠地應(yīng)用于阻變存儲(chǔ)器設(shè)計(jì)仿真工作。
[0021] 2、本發(fā)明中的存儲(chǔ)單元模型提供了初始電阻復(fù)位功能（resetfunction)。利用該 功能，仿真中能夠靈活的對(duì)存儲(chǔ)單元初始電阻進(jìn)行設(shè)計(jì)，從而可以在不同仿真測(cè)試序列時(shí)， 簡(jiǎn)化測(cè)試序列，減少仿真及測(cè)試時(shí)間。
[0022] 3、本發(fā)明中的存儲(chǔ)單元模型提供了存儲(chǔ)單元狀態(tài)監(jiān)測(cè)接口，利用該接口，在仿真 中可以直接監(jiān)測(cè)當(dāng)前可變電阻工作狀態(tài)，從而方便仿真驗(yàn)證工作，加快仿真效率。
[0023] 4、本發(fā)明中的存儲(chǔ)單元模型利用Verilog-a語(yǔ)言對(duì)模型進(jìn)行了設(shè)計(jì)實(shí)現(xiàn)，仿真驗(yàn) 證，確保了仿真模型的可行性和可靠性。
【附圖說(shuō)明】
[0024] 圖1為傳統(tǒng)的建模方法原理圖；
[0025] 其中圖Ia為狀態(tài)轉(zhuǎn)換電路示意圖，圖Ib為狀態(tài)轉(zhuǎn)換控制電路示意圖，
[0026] 圖2為傳統(tǒng)方法的電流電壓關(guān)系曲線圖；
[0027] 圖3為本發(fā)明阻變型隨機(jī)存儲(chǔ)器模型的存儲(chǔ)單元結(jié)構(gòu)示意圖；
[0028] 圖4為本發(fā)明阻變型隨機(jī)存儲(chǔ)器工作曲線；
[0029] 圖5為本發(fā)明阻變型隨機(jī)存儲(chǔ)器的存儲(chǔ)方法示意圖；
[0030] 圖6為本發(fā)明的實(shí)施例示意圖；
[0031] 圖7a為對(duì)阻變型隨機(jī)存儲(chǔ)器進(jìn)行寫數(shù)據(jù)0操作波形圖；
[0032] 圖7b為對(duì)阻變型隨機(jī)存儲(chǔ)器進(jìn)行讀數(shù)據(jù)0操作波形圖；
[0033] 圖7c為對(duì)阻變型隨機(jī)存