一種基于類腦協(xié)處理器的計算機(jī)系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種計算機(jī)系統(tǒng)，具體講涉及一種基于類腦協(xié)處理器的計算機(jī)系統(tǒng)。
【背景技術(shù)】
[0002]自從上世紀(jì)四十年代，馮?諾依曼提出采用二進(jìn)制和程序存儲計算機(jī)架構(gòu)以來，計算機(jī)依靠電子技術(shù)的不斷改進(jìn)和摩爾定律不斷微縮計算機(jī)高速發(fā)展到今天。依靠順序執(zhí)行預(yù)定義的代碼，通過總線在存儲器和處理器間不斷調(diào)用數(shù)據(jù)，計算機(jī)具有強(qiáng)大的數(shù)值處理能力。在此基礎(chǔ)上，人們已經(jīng)開發(fā)出各種具有復(fù)雜功能的大型軟件，廣泛用于軍事、經(jīng)濟(jì)、教育和科研等各個領(lǐng)域，當(dāng)今世界科技的發(fā)展與進(jìn)步同計算機(jī)密不可分。
[0003]大數(shù)據(jù)信息網(wǎng)絡(luò)和智能移動設(shè)備的蓬勃發(fā)展，產(chǎn)生了海量非結(jié)構(gòu)化信息，伴生了對這些信息的高效能處理需求的急劇增長。然而，傳統(tǒng)馮.諾依曼計算機(jī)在處理上述問題時面臨兩方面的巨大挑戰(zhàn)。一方面是其處理器和存儲器分離，由于采用總線通信、同步、串行和集中的工作方式，在處理大型復(fù)雜問題時不僅能耗高、效率低，而且面向數(shù)值計算的特性使其在處理非形式化問題時軟件編程復(fù)雜度高，甚至無法實現(xiàn)。另一方面，其主要遵循摩爾微縮定律增加密度、降低成本和提高性能，本發(fā)明人預(yù)計在未來10到15年內(nèi)微縮將抵達(dá)其物理極限，靠物理微縮這一手段難以進(jìn)一步提高能效，其發(fā)展必將受到根本性限制。
[0004]因此，2011年國際半導(dǎo)體技術(shù)發(fā)展指南中指出了解決上述挑戰(zhàn)的有效策略之一是借鑒人腦發(fā)展類腦計算技術(shù)。擁有111量級的神經(jīng)元和115量級的可塑突觸連接，體積僅為2升的人腦具有現(xiàn)有計算機(jī)架構(gòu)無法比擬的并行計算、強(qiáng)魯棒性、可塑性和容錯能力，而其能耗僅為10瓦量級。神經(jīng)網(wǎng)絡(luò)由大量神經(jīng)元構(gòu)成，雖然單個神經(jīng)元結(jié)構(gòu)和行為比較簡單，但通過一定地學(xué)習(xí)規(guī)則卻能呈現(xiàn)出豐富的網(wǎng)絡(luò)處理功能。這種網(wǎng)絡(luò)結(jié)構(gòu)不同于傳統(tǒng)的計算機(jī)處理方式，通過信息的分布式存儲和并行協(xié)同處理，只需定義基本的學(xué)習(xí)規(guī)則即可模擬出大腦的自適應(yīng)學(xué)習(xí)過程，不需明確的編程，處理一些非形式化問題時具有優(yōu)勢。
[0005]實現(xiàn)類腦計算技術(shù)的方法主要有兩種:一種是利用軟件算法在現(xiàn)有計算機(jī)架構(gòu)上模擬并行分布式類腦計算神經(jīng)網(wǎng)絡(luò)，另一種是用大規(guī)模集成模擬、數(shù)字或數(shù)?；旌系碾娐芳败浖到y(tǒng)來實現(xiàn)，即神經(jīng)形態(tài)(Neuronmorphic)器件[1_2]。但由于軟件算法實現(xiàn)的類腦計算模型執(zhí)行載體仍是傳統(tǒng)計算機(jī)，其能耗較之人腦的能源效率優(yōu)化仍有很大差距。而基于硅技術(shù)的由神經(jīng)形態(tài)器件實現(xiàn)的類腦計算神經(jīng)網(wǎng)絡(luò)能耗較之目前的軟件實現(xiàn)辦法有顯著改善。因此，目前最有效的方法是基于神經(jīng)形態(tài)電路的類腦計算方案。
[0006]微納加工技術(shù)在最近二三十年迅猛發(fā)展，新型納米器件(包括相變器件[3]和阻變器件[4]等)也迅速發(fā)展，依靠不同的電阻阻值來區(qū)分不同的存儲狀態(tài)。一方面，其讀寫速度、器件密度、編程電壓等各項指標(biāo)都可以與當(dāng)今領(lǐng)先的存儲技術(shù)媲美；且其掉電不丟失，屬于非易失性器件，能耗相當(dāng)?shù)停浅＿m合作為新一代存儲器。另一方面，其電阻狀態(tài)可通過電信號調(diào)制，該特性可以模擬神經(jīng)網(wǎng)絡(luò)間連接突觸連接權(quán)重自適應(yīng)修改的行為[5-6]。Nature雜志2013年11月06日在特刊中報道了新型納米器件有望為神經(jīng)形態(tài)器件帶來突破[7]。
[0007]目前，國際上許多知名企業(yè)、研究機(jī)構(gòu)和大學(xué)目前已開展類腦計算的相關(guān)研究，例如IBM公司[8]、ARM公司[2]、HP公司[9]、瑞士洛桑聯(lián)邦理工學(xué)院[10]、海德堡大學(xué)和斯坦福大學(xué)等?？梢姡柚谏窠?jīng)形態(tài)器件的類腦計算來推動信息技術(shù)的發(fā)展已經(jīng)成為國際研究的趨勢。但類腦計算技術(shù)的發(fā)展尚處于探索階段，尚無具體的應(yīng)用場景，缺乏能夠與當(dāng)今的計算機(jī)技術(shù)結(jié)合的相關(guān)應(yīng)用。
[0008]為了解決傳統(tǒng)計算機(jī)和類腦計算“自立門戶”“各自為戰(zhàn)”存在的難以克服的弊端，本發(fā)明提了將傳統(tǒng)計算機(jī)技術(shù)與類腦計算技術(shù)結(jié)合起來的類腦計算機(jī)系統(tǒng)。

【發(fā)明內(nèi)容】

[0009]本發(fā)明的上述目的是通過基于類腦協(xié)處理器的計算機(jī)系統(tǒng)的技術(shù)方案來實現(xiàn)的。
[0010]一種基于類腦協(xié)處理器的計算機(jī)系統(tǒng)，所述計算機(jī)系統(tǒng)包括分別與數(shù)據(jù)總線連接的計算機(jī)的處理器和存儲器，其改進(jìn)之處在于:所述數(shù)據(jù)總線通過數(shù)據(jù)接口與所述類腦協(xié)處理器連接；所述類腦協(xié)處理器包括處理模塊和/或其他模塊；
[0011]所述處理模塊為通過神經(jīng)形態(tài)電路接收輸入信號，存儲和處理信息，完成類腦計算并輸出結(jié)果的處理模塊。
[0012]進(jìn)一步的，所述其他模塊包括存儲模塊、編碼器、解碼器和比對模塊。
[0013]進(jìn)一步的，所述神經(jīng)形態(tài)電路包括存儲和處理信息的神經(jīng)形態(tài)器件。
[0014]進(jìn)一步的，所述神經(jīng)形態(tài)電路為階層結(jié)構(gòu)的電路，按硬件結(jié)構(gòu)劃分或軟件配置劃分。
[0015]進(jìn)一步的，所述神經(jīng)形態(tài)電路的層數(shù)為1-100層；通過通訊模塊實現(xiàn)所述階層結(jié)構(gòu)電路的信號傳遞。
[0016]進(jìn)一步的，所述階層結(jié)構(gòu)的神經(jīng)形態(tài)電路的各層結(jié)構(gòu)包括相同和/不同結(jié)構(gòu)的電路。
[0017]進(jìn)一步的，所述階層結(jié)構(gòu)的神經(jīng)形態(tài)電路的各層結(jié)構(gòu)包括相同數(shù)目和/不同數(shù)目的神經(jīng)形態(tài)器件。
[0018]進(jìn)一步的，所述通訊模塊的通訊模式包括逐層傳遞和隔層傳遞，間隔為0-98層；
[0019]所述神經(jīng)形態(tài)電路之間的信號通訊分為層間通訊和層內(nèi)通訊。
[0020]進(jìn)一步的，所述神經(jīng)形態(tài)器件包括類樹突器件、類神經(jīng)元胞體器件、類軸突器件和類關(guān)觸器件。
[0021]進(jìn)一步的，所述類樹突器件用于接收所述類軸突器件和/或類神經(jīng)元胞體器件輸出的類神經(jīng)傳輸信號，實現(xiàn)所述類神經(jīng)傳輸信號的積分。
[0022]進(jìn)一步的，所述類神經(jīng)元胞體器件用于接收并處理外部輸入信號和/或所述類樹突器件輸出的類神經(jīng)傳輸信號。
[0023]進(jìn)一步的，所述類軸突器件為所述類神經(jīng)元胞體器件的輸出通道，將所述類神經(jīng)元胞體器件發(fā)出的類神經(jīng)傳輸信號傳遞給其他神經(jīng)形態(tài)器件。
[0024]進(jìn)一步的，所述類突觸器件為所述神經(jīng)形態(tài)器件之間的連接器件，所述類突觸器件根據(jù)兩端類神經(jīng)傳輸信號調(diào)整自身的連接權(quán)重。
[0025]進(jìn)一步的，所述存儲器和/或所述其他模塊的存儲模塊包括存儲特征信息的特征信息庫；
[0026]所述存儲器和/或所述存儲模塊根據(jù)接收的計算機(jī)指令確定所述訓(xùn)練特征庫，輸出訓(xùn)練特征信息集合。
[0027]進(jìn)一步的，所述編碼器用于將所述計算機(jī)的待處理信息進(jìn)行選擇和分類，將表述待處理信息的信號轉(zhuǎn)換為類神經(jīng)傳輸信號，并發(fā)送至所述處理模塊。
[0028]進(jìn)一步的，所述處理模塊用于對接收的類神經(jīng)傳輸信號進(jìn)行類腦計算，輸出和/或存儲所述類腦計算后包含特征信息的類神經(jīng)傳輸信號。
[0029]進(jìn)一步的，所述解碼器用于將所述處理模塊輸出的類神經(jīng)傳輸信號轉(zhuǎn)換為特征信息并輸出。
[0030]進(jìn)一步的，所述處理器和/或所述其他模塊的比對模塊用于將特征信息和訓(xùn)練特征信息集合進(jìn)行對比，輸出比對結(jié)果。
[0031]進(jìn)一步的，所述訓(xùn)練特征庫包括:聲音特征存儲庫、靜態(tài)圖像特征存儲庫、文本特征存儲庫、數(shù)值特征存儲庫、動態(tài)視頻特征存儲庫和/或其他可配置功能存儲庫。
[0032]進(jìn)一步的，所述聲音特征存儲庫用于存儲聲音特征信息，完成聲音識別及與聲音相關(guān)的類腦計算特征存儲，輸出聲音特征信息集合。
[0033]進(jìn)一步的，所述靜態(tài)圖像特征存儲庫用于存儲靜態(tài)圖像特征信息，完成靜態(tài)圖像識別、靜態(tài)圖像捕捉及與靜態(tài)圖像相關(guān)的類腦計算特征存儲，輸出靜態(tài)圖像特征信息集合。
[0034]進(jìn)一步的，所述文本特征存儲庫用于存儲文本特征信息，完成文本識別、文本預(yù)測及與文本相關(guān)的類腦計算特征存儲，輸出文本特征信息集合。
[0035]進(jìn)一步的，所述數(shù)值特征存儲庫用于存儲數(shù)值計算特征信息，完成數(shù)值計算、序列預(yù)測及與數(shù)值計算相關(guān)的類腦計算特征存儲，輸出數(shù)值特征信息集合。
[0036]進(jìn)一步的，所述動態(tài)視頻特征存儲模塊用于存儲動態(tài)視頻特征信息，完成視頻分類、視頻壓縮及與動態(tài)視頻相關(guān)的類腦計算特征存儲，輸出動態(tài)特征信息集合。
[0037]進(jìn)一步的，所述其他可配置功能存儲庫作為備用存儲模塊。
[0038]進(jìn)一步的，所述聲音特征存儲庫、所述靜態(tài)圖像特征存儲庫、所述文本特征存儲庫、所述數(shù)值特征存儲庫、所述動態(tài)視頻特征存儲模塊相互關(guān)聯(lián)。
[0039]進(jìn)一步的，所述處理模塊包括擴(kuò)展模塊、關(guān)聯(lián)模塊、固化功能網(wǎng)絡(luò)模塊和/或可配置功能網(wǎng)絡(luò)模塊。
[0040]進(jìn)一步的，所述關(guān)聯(lián)模塊為記錄處理模塊中每個功能網(wǎng)絡(luò)模塊內(nèi)信號的通訊規(guī)貝U，使固化功能網(wǎng)絡(luò)模塊相互關(guān)聯(lián)組合，實現(xiàn)所述固化功能網(wǎng)絡(luò)模塊的信息關(guān)聯(lián)，協(xié)同處理信息的模塊。
[0041]進(jìn)一步的，所述擴(kuò)展模塊為將已有功能網(wǎng)絡(luò)模塊配置形成組合功能網(wǎng)絡(luò)模塊的模塊。
[0042]進(jìn)一步的，所述固化功能網(wǎng)絡(luò)模塊包括:聲音功能網(wǎng)絡(luò)模塊、靜態(tài)圖像功能網(wǎng)絡(luò)模塊、文本功能網(wǎng)絡(luò)模塊、數(shù)值功能網(wǎng)絡(luò)模塊、動態(tài)視頻功能網(wǎng)絡(luò)模塊和其他功能網(wǎng)絡(luò)模塊，分別用于對聲音、靜態(tài)圖片、文本、數(shù)值、動態(tài)視頻和其他輸入信號進(jìn)行類腦計算，輸出聲音、靜態(tài)圖片、文本、數(shù)值和/或動態(tài)視頻的表述特征信息的類神經(jīng)傳輸信號。
[0043]進(jìn)一步的，所述可配置功能網(wǎng)絡(luò)模塊作為備用功能網(wǎng)絡(luò)模塊，經(jīng)配置形成固化功能網(wǎng)絡(luò)模塊。
[0044]進(jìn)一步的，所述聲音功能網(wǎng)絡(luò)模塊、所述靜態(tài)圖像功能網(wǎng)絡(luò)模塊、所述文本功能網(wǎng)絡(luò)模塊、所述數(shù)值功能網(wǎng)絡(luò)模塊、所述動態(tài)視頻功能網(wǎng)絡(luò)模塊和其他功能網(wǎng)絡(luò)模塊相互關(guān)聯(lián)，協(xié)同處理所述類神經(jīng)傳輸信號。
[0045]進(jìn)一步的，所述存儲模塊與所述處理模塊協(xié)同計算機(jī)完成所述類腦計算。
[0046]進(jìn)一步的，所述類腦協(xié)處理器通過擴(kuò)展接口與其他相同結(jié)構(gòu)和/或不同結(jié)構(gòu)的類腦協(xié)處理器連接。
[0047]進(jìn)一步的，所述數(shù)據(jù)總線通過數(shù)據(jù)接口與其他相同結(jié)構(gòu)和/或不同結(jié)構(gòu)的類腦協(xié)處理器連接。
[0048]進(jìn)一步的，所述類腦協(xié)處理器通過所述數(shù)據(jù)接口接收所述計算機(jī)系統(tǒng)的輸入信息和計算機(jī)指令，輸出類腦計算的結(jié)果。
[0049]進(jìn)一步的，所述處理器和存儲器用于處理形式化問題和/或結(jié)構(gòu)化信息；
[0050]所述處理器、所述存儲器和所述類腦協(xié)處理器用于處理所述非形式化問題和/或