器模塊來說也能夠適用。并且，作為高速存儲器以SDRAM(DRAM)為例進行說明，但是高速存儲器例如也可以是MRAM (Magnetic Random Access Memory，磁性隨機存取存儲器)、STT (SpinTransfer Torque，自旋轉(zhuǎn)矩)-RAM、相變存儲器等。另外，SDRAM也可是在切斷電源時不能保存數(shù)據(jù)的易失性的半導(dǎo)體存儲器的一例。作為非易失性存儲器以閃存為例進行說明，但是并非限定于此，只要是即使切斷電源也能夠保存數(shù)據(jù)、且能夠存儲比高速存儲器容量大的數(shù)據(jù)的半導(dǎo)體存儲器即可。
[0048]<整體結(jié)構(gòu)>
[0049]圖1是表示實施例涉及的服務(wù)器的結(jié)構(gòu)的圖。服務(wù)器10具有:2個CPU1U12、多個存儲器模塊 13、1Hdnput Output Hub，輸入輸出集線器)14、PC1-SSD15、SAS(SerialAttached SCSI)橋 16、以及 SAS-SSD/HDD17。CPUlU 12 經(jīng)由 2 個 QPI 總線(Quick PathInterconnect，快速通道互聯(lián))19Q彼此連接。CPU1U12分別與4通道的存儲器總線19M連接。I通道的存儲器總線19M的數(shù)據(jù)寬度是8B (字節(jié))，并且賦予ECC數(shù)據(jù)IB (字節(jié))。I通道的存儲器總線19M能夠分別與3個存儲器模塊13連接。CPU1U12分別經(jīng)由10H15和QPI總線19Q而連接。10H15經(jīng)由PCIe總線19P與PC1-SSD15連接。并且，10H15經(jīng)由PCIe總線19P與SAS橋16連接。SAS橋16經(jīng)由SAS總線19S與SAS-SSD/HDD17連接。另夕卜，也可以沒有CPU12以及與其連接的存儲器模塊。
[0050]存儲器模塊13具有:搭載有SDRAM的存儲器模塊(SDRAM存儲器模塊)13D、搭載有閃存和SDRAM的存儲器模塊(混合存儲器模塊)13FD。例如，CPUlU 12各自的存儲器總線19M連接11個存儲器模塊13D和I個存儲器模塊13FD。在將存儲器模塊13FD與存儲器總線19M連接時，優(yōu)選與CPUl1、12最近的位置。并且，在將多個存儲器模塊13FD與存儲器總線19M連接時，優(yōu)選的是，不與相同通道的存儲器總線19M連接，而與彼此不同的通道的存儲器總線19M連接。另外，存儲器模塊13D以及存儲器模塊13FD均通過SDRAM的存儲器接口而由CPUlU 12訪問。
[0051]圖2是實施例涉及的服務(wù)器的一部分的結(jié)構(gòu)的圖。圖2(a)是安裝了 CPU和存儲器模塊的基板的側(cè)視圖。CPUll安裝于插口 27，該插口 27安裝于基板(主板)26上。存儲器模塊13D、13FD安裝于插口 28，該插口 28安裝于基板26上。CPU12和存儲器模塊13D、13FD也以同樣的方式安裝。以下，對CPUl I進行說明，但是由于CPUl2側(cè)也是同樣的因此省略說明。
[0052]圖2 (b)是CPU與混合存儲器模塊的框圖。在CPUlI中內(nèi)置有控制存儲器模塊13D、13FD的存儲器控制器24，存儲器控制器24通過超級監(jiān)視器(hypervisor) 25而被控制。另夕卜，在CPUll中內(nèi)置有未圖示的高速緩存，通過存儲器控制器24，從存儲器模塊13D、13FD讀出的數(shù)據(jù)被存儲到高速緩存?；旌洗鎯ζ髂K13FD具有存儲器控制器(MC) 21、SDRAM22、以及閃存(FLASH) 23。SDRAM22的容量例如是8GB，閃存23的容量是1TB。存儲器控制器21進行與存儲器總線19M和SDRAM22以及閃存23的接口。
[0053]<動作概要>
[0054]在從混合存儲器模塊13FD的閃存23讀出數(shù)據(jù)時，首先，存儲器控制器21從閃存23讀出數(shù)據(jù)而寫入到SDRAM22，然后存儲器控制器21從SDRAM22讀出數(shù)據(jù)。
[0055]在將數(shù)據(jù)寫入到混合存儲器模塊13FD的閃存23時，首先，存儲器控制器21將數(shù)據(jù)寫入到SDRAM22，然后存儲器控制器21從SDRAM22讀出數(shù)據(jù)而寫入到閃存23。
[0056]使從閃存23讀出數(shù)據(jù)而寫入到SDRAM22的路徑⑴不經(jīng)過存儲器總線19M，而僅使從SDRAM22讀出數(shù)據(jù)的路徑(ii)經(jīng)過存儲器路徑19M，由此能夠?qū)?shù)據(jù)處理量最大化至存儲器總線的極限。
[0057]〈SDRAM存儲器模塊的結(jié)構(gòu)〉
[0058]圖3A是表示SDRAM存儲器模塊的結(jié)構(gòu)的圖。圖3A (a)是表示表面的圖，圖3A (b)是表示背面的圖。圖3B是表示SDRAM存儲器模塊表面的端子配置的圖。圖3C是表示SDRAM存儲器模塊背面的端子配置的圖。圖3D是表示SDRAM存儲器模塊的端子功能等的圖。
[0059]SDRAM存儲器模塊13D使用以JEDEC標(biāo)準(zhǔn)為基準(zhǔn)的、由DDR3-SDRAM構(gòu)成的240管腳的RDIMM(Registered DIMM)。RDIMM是這樣的DIMM:在通過DIMM基板上的稱為寄存緩沖器(Registered buffer)的IC(Integrated Circuit，集成電路)暫時接收地址信號和控制信號而整形放大之后，分配給各SDRAM。如圖3A所示，在SDRAM存儲器模塊13D的基板41的表面搭載有 18 個 SDRAM24、I 個寄存緩沖器 IC43F、I 個 SPD (Serial Presence Detect，串行存在檢查)44。并且，在基板41的背面搭載有18個SDRAM24、1個寄存緩沖器IC43R。其中，表面的2個SDRAM24以及背面的2個SDRAM24是ECC數(shù)據(jù)用。即，SDRAM存儲器模塊13D 是帶 ECC 的 32GB 的 RDIMM。數(shù)據(jù)是 4Gb X 64，ECC 是 4Gb X 8。SDRAM24 是 8Gb (1Gb X 8)的DDR3-SDRAM，構(gòu)成為將2個4Gb (1Gb X 8)的DDR3-SDRAM的芯片安裝成BGA封裝。存儲器模塊13D也可以是緩沖數(shù)據(jù)信號的LRDIMM(Load-Reduced DIMM)。該情況下，LRDIMM的端子配置以及端子功能與RDIMM的端子配置以及端子功能相同。
[0060]如圖3B以及圖3C所示，在端子42F、42R中分別存在120個端子。各端子的功能等如圖3D所示。這里，在圖3D中，大文字符號后的小文字“X”表示相同功能的端子有多個，在圖3B以及圖3C中，在“X”中記載了數(shù)字。并且，示出了“#”是低電平有效(active low)信號。
[0061]<混合存儲器模塊的結(jié)構(gòu)>
[0062](整體結(jié)構(gòu))
[0063]圖4A是表示實施例涉及的混合存儲器模塊的整體結(jié)構(gòu)的圖。圖4B是地址用存儲器控制器的框圖。圖4C是數(shù)據(jù)用存儲器控制器的框圖。圖4D是閃存輸入輸出緩沖電路的圖。圖4E是表示實施例涉及的存儲器模塊的一部分的框圖。
[0064]如圖4A所示，混合存儲器模塊13FD具有:地址用存儲器控制器(MCA) 21A、數(shù)據(jù)用存儲器控制器(MCD) 21D、SDRAM22S、以及閃存23F。通過地址用存儲器控制器2IA和數(shù)據(jù)用存儲器控制器21D構(gòu)成存儲器控制器21。搭載的SDRAM22S個數(shù)的數(shù)據(jù)用存儲器控制器21D安裝于混合存儲器模塊13FD，I個地址用存儲器控制器21A安裝于混合存儲器模塊13FD。SDRAM22S個數(shù)的兩倍個數(shù)的閃存23F安裝于存儲器模塊13FD。
[0065]更具體來說，在混合存儲器模塊13FD中安裝有18個64GB容量的閃存23F、9個IGB容量的SDRAM22S。閃存23F的容量是SDRAM22S容量的64倍，是10倍以上不足100倍。2個閃存23F以及I個SDRAM22S用于存儲ECC用的數(shù)據(jù)。由此，構(gòu)成8GB的SDRAM22與ITB的閃存23。并且，在存儲器模塊13FD中安裝有9個數(shù)據(jù)用存儲器控制器2ID、I個地址用存儲器控制器21A。數(shù)據(jù)用存儲器控制器21D與地址用存儲器控制器21A分別由半導(dǎo)體芯片形成，安裝成GBA型封裝。64GB容量的閃存23F層疊了 8個8GB的NAND型閃存芯片(NANDFlash)而安裝成I個BGA型封裝。閃存23F通過相當(dāng)于DDR2的接口(0NFI (Open NAND FlashInterface)或者Toggle DDR)而成為400Mbps的處理量。如圖4A以及圖4E所示，I個數(shù)據(jù)用存儲器控制器21D對I個SDRAM22S與2個閃存23F進行控制。作為SDRAM22S，IGB的I個或者多個DDR3-SDRAM芯片安裝成I個BGA型封裝。SDRAM22S的接口是1600Mbps的處理量。SDRAM22S也可以代替DDR3-SDRAM芯片而使用DDR4-SDRAM芯片。另外，閃存23F的讀出時間也可以比SDRAM22S的讀出時間大。閃存23F的讀出時間是10 μ s的指令。另一方面，SDRAM22S的讀出時間是1ns的指令。這里，所謂讀出時間是從讀出請求(發(fā)出讀指令)到讀出最初數(shù)據(jù)為止的時間。
[0066]并且，混合存儲器模塊13FD 具有:SPD (Serial Presence Detect) 31 和 DC-DC 轉(zhuǎn)換器33。STO31以及SPD44由EEPROM構(gòu)成，存儲有與存儲器模塊自身相關(guān)的信息(例如，存儲器芯片的種類和結(jié)構(gòu)、存儲器容量、ECC(錯誤更正碼)、有無