電路仿真中基于工作區(qū)域的器件緩沖的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及的領(lǐng)域是電子設(shè)計(jì)自動(dòng)化，具體而言，本發(fā)明涉及電路仿真中的基于 工作區(qū)域的器件緩沖。
【背景技術(shù)】
[0002] 集成電路是由例如電阻、電容、電感器、互感器、傳輸線、二極管、雙極結(jié)型晶體管 (BJT)、結(jié)型場(chǎng)效應(yīng)晶體管（JFET)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET)、金屬T半導(dǎo) 體場(chǎng)效應(yīng)晶體管（MESFET)、薄膜晶體管（TFT)等電路元件構(gòu)成的網(wǎng)絡(luò)。
[0003] 隨著技術(shù)的發(fā)展，集成電路越來越復(fù)雜，需要使用強(qiáng)大的數(shù)值模擬程序。例如，電 路仿真是集成電路的設(shè)計(jì)流程中必不可少的環(huán)節(jié)，它能幫助電路設(shè)計(jì)人員無需通過昂貴的 制造工藝驗(yàn)證其設(shè)計(jì)的功能和性能。隨著半導(dǎo)體加工技術(shù)發(fā)展到納米規(guī)格，新的仿真方 法需要解決納米級(jí)電路設(shè)計(jì)所固有的新問題?，F(xiàn)代集成電路快速發(fā)展、更新?lián)Q代，不斷挑 戰(zhàn)著電路仿真的算法和實(shí)現(xiàn)。半導(dǎo)體行業(yè)需要EDA軟件有能力來分析與動(dòng)態(tài)電流相關(guān)的 納米效應(yīng)，比如稱合噪聲（coupling noise)、接地反彈（ground bounce)、傳輸線波傳播 (transmission line wave propagation)、動(dòng)態(tài)漏電流（dynamic leakage current)、電源 電壓降（supply voltage drop)、器件和電路的非線性行為等。因此,精準(zhǔn)的電路模擬和晶 體管級(jí)仿真已經(jīng)成為解決納米設(shè)計(jì)所面臨問題的最有效的途徑之一。
[0004] 電子電路仿真器包括美國加州大學(xué)伯克利分校（UC Berkeley)開發(fā)的面向集成電 路的仿真程序-SPICE (Simulation Program with Integrated Circuit Emphasis)以 及各種增強(qiáng)或衍生版本的SPICE仿真程序。SPICE及其增強(qiáng)、衍生版本將在本文被簡稱為 SPICE電路仿真器或SPICE。SPICE方法認(rèn)為電路是一個(gè)不可分割的整體。
[0005] SPICE仿真可以提供對(duì)電路行為相當(dāng)準(zhǔn)確的預(yù)測(cè)。這種預(yù)測(cè)不局限于個(gè)別的子電 路，它涵蓋整個(gè)系統(tǒng)（例如，整個(gè)集成電路），因而可以發(fā)現(xiàn)、處理全系統(tǒng)范圍關(guān)于噪聲之類 的問題。一般的SPICE仿真處理流程，模擬集成電路通常被表示為一個(gè)網(wǎng)表描述的形式。網(wǎng) 表是一種由SPICE語言編寫的用于仿真的對(duì)模擬電路的電路描述。SPICE網(wǎng)表是包含仿真 控制語句的純結(jié)構(gòu)性語言。其他語言如Verilog-ATM，還具有行為構(gòu)建的能力。通過結(jié)構(gòu)性 網(wǎng)表，連同預(yù)定義電路元件，根據(jù)特定的電路建模方法，SPICE可以將模擬集成電路表示為 矩陣形式的數(shù)學(xué)表達(dá)。非齊次線性微分方程解的維度范圍從1到η。由線性方程處理相應(yīng) 數(shù)量的輸入向量。輸入向量集被表示為{II，12，.. In}。接下來，線性矩陣通過輸入向量集 解出解向量集{Vl，V2，..Vn}。重復(fù)以上計(jì)算，直到解向量集收斂。解向量集可以轉(zhuǎn)換輸出 為波形、測(cè)量值或者由工程師通過計(jì)算機(jī)屏幕檢查仿真的核查結(jié)果。
[0006] 然而，隨著集成電路行業(yè)的發(fā)展，器件幾何形狀的不斷減小、系統(tǒng)中組成部件之間 的互聯(lián)效應(yīng)日益增加，整個(gè)系統(tǒng)的SPICE類仿真變得越來越困難。一個(gè)例子是晶體管溝道 長度微米規(guī)格變化為深亞微米規(guī)格。由于器件幾何形狀的不斷縮小，電路設(shè)計(jì)者在集成電 路（IC)中能夠運(yùn)用電路元件（例如，晶體管、二極管、電容）數(shù)量呈指數(shù)級(jí)增長，對(duì)應(yīng)于 SPICE矩陣的維數(shù)也量級(jí)增長，巨大的計(jì)算復(fù)雜度使得計(jì)算不能在希望的時(shí)間范圍內(nèi)完成。
[0007] -個(gè)電路可以表示為用于瞬間電流分析的大規(guī)模離散非線性矩陣。矩陣維數(shù)和電 路中節(jié)點(diǎn)的數(shù)目同階。對(duì)于瞬態(tài)分析，這個(gè)巨大的非線性系統(tǒng)需要求解幾十萬次，這限制了 SPICE方法的容量和性能。一般的SPICE方法可以模擬不超過約50, 000個(gè)節(jié)點(diǎn)的電路。因 此，對(duì)于全芯片設(shè)計(jì)，SPICE方法不可行。SPICE在實(shí)際應(yīng)用中被廣泛應(yīng)用于單元設(shè)計(jì)、庫生 成和準(zhǔn)確性驗(yàn)證。
[0008] 相對(duì)于傳統(tǒng)SPICE，在20世紀(jì)90年代初開發(fā)的快速SPICE方法（Fast SPICE)在 一定精度損失的情況下，有兩個(gè)數(shù)量級(jí)以上的容量和速度提升。性能上的提升主要由于使 用簡化模型、電路劃分技術(shù)、事件驅(qū)動(dòng)的算法以及對(duì)電路延遲的利用。
[0009] SPICE將電路模型化為節(jié)點(diǎn)或元件方式，也就是說一個(gè)電路被視為通過節(jié)點(diǎn)相連 接的各種電路元件的集合。SPICE的核心是所謂的節(jié)點(diǎn)分析，通過節(jié)點(diǎn)方程（或者電路方 程）以矩陣形式表示電路，求解節(jié)點(diǎn)方程對(duì)電路進(jìn)行仿真。電路成分通過器件模型被模型 化，產(chǎn)生模型結(jié)果以矩陣的形式在電路方程式中表示。
[0010] 電路元件的器件模型模擬，比如加州大學(xué)伯克利分校開發(fā)MOSFET器件SPICE模 型，通常以模型方程和模型參數(shù)表示在變化偏置電壓下的電路元件特性。例如，具有η個(gè)端 子的電路元件，可以由下述的電流-電壓關(guān)系建模：
[0011] Ii = fi (V1, · · ·，Vn，t)，其中 i = 1，...，η,
[0012] Ii表示流入第i個(gè)端口的進(jìn)入電流，Vj (j = 1，···，]!)表示電壓或者端口 j相對(duì)于 參考端口（例如地端口）的端口偏置電壓，t表示時(shí)間。由基爾霍夫電流定律，流入端口 η 的電流為夂= ?電路元件的電導(dǎo)矩陣為：
[0013]
[0014] 為了模擬電路元件在變化電流（AC)的行為，需要考慮節(jié)點(diǎn)電荷及端口偏執(zhí)電壓 之間的關(guān)系：
[0015] Qi = q; (V1, · · ·，Vn，t)，其中 i = 1，…，η·
[0016] Q1表示端口 i的節(jié)點(diǎn)電荷。η端口元件的電容矩陣為：
[0017]
[0018] 在電路仿真中，模型計(jì)算、模型加載、模型求解需要占用大量計(jì)算資源，對(duì)于納米 級(jí)設(shè)計(jì)矩陣規(guī)模極大，這些計(jì)算十分耗時(shí)，計(jì)算復(fù)雜度為η3,其中η為矩陣的維度。傳統(tǒng)的 應(yīng)用程序不能有效利用計(jì)算資源，因?yàn)闆]有考慮到仿真過程中電路的某些部分處于可以緩 沖的區(qū)域，對(duì)應(yīng)的矩陣部分也可以在某些處理步驟中被緩沖。
[0019] 因此，需要新的方法和系統(tǒng)來解決常規(guī)系統(tǒng)所面臨的問題。具體而言，需要在電路 仿真中找到基于工作區(qū)域的器件緩沖的方法和系統(tǒng)。

【發(fā)明內(nèi)容】

[0020] 本發(fā)明揭示了一種分層級(jí)系統(tǒng)命名方法學(xué)的方法和系統(tǒng)。在實(shí)際應(yīng)用中，一種在 電路仿真中執(zhí)行基于工作區(qū)域器件緩沖的計(jì)算機(jī)實(shí)現(xiàn)方法包括如下步驟：接收用于仿真的 子電路，該子電路包括多個(gè)器件；確定所述多器件的結(jié)點(diǎn)容差。更進(jìn)一步地解釋，對(duì)于所述 多個(gè)器件中的每個(gè)器件，計(jì)算機(jī)實(shí)現(xiàn)方法包括如下的工作：利用所述多器件的結(jié)點(diǎn)容差確 定該器件是否已進(jìn)入緩沖區(qū)；若該器件未進(jìn)入緩沖區(qū)，執(zhí)行模型評(píng)估，若該器件已進(jìn)入緩沖 區(qū)，則跳過模型評(píng)估。
[0021 ] 本發(fā)明的另一實(shí)例提到，在電路仿真中構(gòu)建的基于工作區(qū)域器件緩沖的裝置，是 由一個(gè)或多個(gè)處理器加上含有一個(gè)或多個(gè)處理器控制的基于工作區(qū)域器件緩沖的模塊組 成。該基于工作區(qū)域器件緩沖的模塊包含多重邏輯：能夠?yàn)榉抡娑邮沼啥鄠€(gè)器件組成的 子電路的邏輯；能夠判斷多器件及其中各組件節(jié)點(diǎn)容差之間的邏輯；利用多器件節(jié)點(diǎn)容差 來判斷該器件是否進(jìn)入緩沖區(qū)的邏輯；對(duì)未進(jìn)入緩沖區(qū)的器件執(zhí)行模型評(píng)估的邏輯；對(duì)已 進(jìn)入緩沖區(qū)的器件執(zhí)行跳過模型評(píng)估。
[0022] 本發(fā)明中的其他實(shí)例，在電路仿真中實(shí)現(xiàn)基于工作區(qū)域器件緩沖的系統(tǒng)包括一系 列方法：在仿真中接收由多器件組成的子電路的方法；能夠判斷多器件及其中各組件節(jié)點(diǎn) 容差的方法；利用多器件節(jié)點(diǎn)容差判斷該器件是否進(jìn)入緩沖區(qū)域的方法；對(duì)未進(jìn)入緩沖區(qū) 域的器件進(jìn)行模型評(píng)估的方法；對(duì)進(jìn)入緩沖區(qū)域的器件執(zhí)行跳過模型評(píng)估的方法。
[0023] 通過上述本發(fā)明的說明，揭示了電路仿真中基于工作區(qū)域的器件緩沖，可以提高 電路仿真的效率，充分的利用計(jì)算機(jī)資源。
【附圖說明】
[0024] 結(jié)合以下附圖閱讀將對(duì)實(shí)施用例的詳細(xì)描述，對(duì)本發(fā)明的上述特征和優(yōu)點(diǎn)，以及 額外的特征和優(yōu)點(diǎn)，會(huì)有更加清晰的理解。
[0025] 圖1為在本發(fā)明中列舉的一種在電路仿真中執(zhí)行基于工作區(qū)域的器件緩沖的系 統(tǒng)；
[0026] 圖2為在本發(fā)明中展示的由多核處理器構(gòu)建的在電路仿真中執(zhí)行基于工作區(qū)域 的器件緩沖的實(shí)例；
[0027] 圖3展示了本發(fā)明中仿真子電路的框圖；
[0028] 圖4所示為本發(fā)明在電路仿真中執(zhí)行基于工作區(qū)域的器件緩沖方法的實(shí)例；
[0029] 圖5A列舉了本發(fā)明中圖4中確定節(jié)點(diǎn)容差的方法；
[0030] 圖5B所示為在本發(fā)明中檢查如圖5A所示的區(qū)域敏感性的實(shí)例；
[0031] 圖5C所示為在本發(fā)明中檢查如圖5A所示的區(qū)域敏感性的另一實(shí)例；
[0032] 圖6A列舉了在本發(fā)明中確定器件是否已進(jìn)入如圖4所示的緩沖區(qū)域的執(zhí)行狀 況；
[0033] 圖6B列舉