個(gè)相應(yīng)的信道131、132+131、137、135+136、136路由至節(jié)點(diǎn)126，以計(jì)算奇偶校驗(yàn)數(shù)據(jù)，并保存在與節(jié)點(diǎn)126相關(guān)聯(lián)的存儲(chǔ)器件內(nèi)。每個(gè)存儲(chǔ)節(jié)點(diǎn)配有RAID控制器代理，并可被分配用于低級(jí)數(shù)據(jù)處理，例如奇偶校驗(yàn)、數(shù)據(jù)壓縮/解壓縮和/或加密/解密；由此，計(jì)算負(fù)荷被分配到了系統(tǒng)中的每個(gè)存儲(chǔ)節(jié)點(diǎn)。
[0025]在另一種優(yōu)選實(shí)施例中，每個(gè)存儲(chǔ)節(jié)點(diǎn)都有一個(gè)地址表，其中存儲(chǔ)著與每一節(jié)點(diǎn)相關(guān)聯(lián)的閃存存儲(chǔ)器件的地址范圍，例如，圖2所示的存儲(chǔ)節(jié)點(diǎn)的示例地址范圍在圖4中示出。
[0026]在一種優(yōu)選實(shí)施例中，每個(gè)存儲(chǔ)節(jié)點(diǎn)有其自己的數(shù)據(jù)流控制器，用以處理接收到的指令。如圖8所示，此過(guò)程從比照當(dāng)前存儲(chǔ)節(jié)點(diǎn)的表進(jìn)行地址檢查開始。如果所請(qǐng)求的地址屬于其自己的范圍，則系統(tǒng)將訪問(wèn)本地閃存存儲(chǔ)器件中的地址，并開始數(shù)據(jù)處理。如果所請(qǐng)求的地址不在本存儲(chǔ)節(jié)點(diǎn)范圍內(nèi)，數(shù)據(jù)流控制器將查找包括所請(qǐng)求地址的存儲(chǔ)節(jié)點(diǎn)的ID0隨后它將從數(shù)據(jù)路由路徑表中查找路徑，并沿該路徑向目標(biāo)存儲(chǔ)節(jié)點(diǎn)發(fā)送一個(gè)數(shù)據(jù)請(qǐng)求。在接收到來(lái)自目標(biāo)存儲(chǔ)節(jié)點(diǎn)的數(shù)據(jù)包后，當(dāng)前存儲(chǔ)節(jié)點(diǎn)執(zhí)行一次CRC(循環(huán)冗余校驗(yàn)，cyclic redundancy check)校驗(yàn)，以驗(yàn)證所接收到的數(shù)據(jù)包。如果數(shù)據(jù)被確定為冗余，則所接收的數(shù)據(jù)包會(huì)被拋棄；如果不是，將基于所接收到的指令對(duì)該數(shù)據(jù)進(jìn)行處理。
[0027]不同存儲(chǔ)節(jié)點(diǎn)之間的數(shù)據(jù)可以按諸如圖5中所示的示例進(jìn)行格式化。
[0028]在另一種優(yōu)選實(shí)施例中，每個(gè)I/O模塊可以是分開的接口模塊，或者可以是主機(jī)設(shè)備的組成部分，如圖7中示例所示。
[0029]圖6示出了一種優(yōu)選實(shí)施例，其中存儲(chǔ)節(jié)點(diǎn)121包括RAID控制器代理和存儲(chǔ)控制器161以及多個(gè)閃存存儲(chǔ)器件(存儲(chǔ)陣列)163。RAID控制器和存儲(chǔ)控制器161通過(guò)通信鏈路162與多個(gè)閃存存儲(chǔ)器件163進(jìn)行通信，通信鏈路162可以是高速串行通信鏈路或并行總線。
[0030]此外在圖6中，存儲(chǔ)節(jié)點(diǎn)121還通過(guò)高速串行通信鏈路131和132與其他存儲(chǔ)節(jié)點(diǎn)通信。
[0031]在一種優(yōu)選實(shí)施例中，分布式RAID控制器代理和存儲(chǔ)控制器161可采用現(xiàn)場(chǎng)可編程門陣列(field programmable gate array)，或 “FPGA”，例如 Altera 公司的 CycloneFPGA來(lái)實(shí)現(xiàn)。但應(yīng)該理解的是，單元161也能可替代地采用其他類型的FPGA器件、經(jīng)過(guò)編程的微處理器、專用ASIC或上述任何或所有各項(xiàng)器件的組合來(lái)實(shí)現(xiàn)。
[0032]在如圖6所示的一種優(yōu)選實(shí)施例中，存儲(chǔ)陣列163可包括多個(gè)存儲(chǔ)器件，其中包括但不限于MLC NAND閃存、SLC NAND閃存、SRAM、SDRAM、MRAM和RRAM。本文所公開的系統(tǒng)采用閃存作為存儲(chǔ)器件，但諸如SRAM、SDRAM、MRAM和RRAM的其他存儲(chǔ)器件也能被加入到其中，作為混合系統(tǒng)的組成部分。例如，其他類型的存儲(chǔ)器件可作為存儲(chǔ)系統(tǒng)的緩存或其他組成部分。
[0033]在如圖7所示的另一種優(yōu)選實(shí)施例中，I/O模塊101、102、103、104、105和106可以是主機(jī)設(shè)備10的組成部分，并連接至內(nèi)部模塊30，其包括但不限于交換結(jié)構(gòu)(switchfabric)、交叉矩陣(cross bar)、數(shù)據(jù)總線或數(shù)據(jù)緩沖區(qū)。
[0034]在另一種優(yōu)選實(shí)施例中，主機(jī)設(shè)備10可以是網(wǎng)絡(luò)處理器。適用的網(wǎng)絡(luò)處理器的示例包括 Tilera Gx72 或 Gx36、Cavium Octeon 和 Freescale QorIQ0 顯然，對(duì)于本領(lǐng)域技術(shù)人員而言，也可以采用其他適用的網(wǎng)絡(luò)處理器?？商娲兀梢圆捎脤Ｓ肁SIC或FPGA，以支持作為主機(jī)控制器的功能。
[0035]根據(jù)本系統(tǒng)將實(shí)現(xiàn)的RAID的類型，在系統(tǒng)初始化過(guò)程中，可以有一個(gè)準(zhǔn)備階段。在此過(guò)程中，會(huì)對(duì)環(huán)型拓?fù)渲械拿總€(gè)存儲(chǔ)節(jié)點(diǎn)分配一個(gè)獨(dú)一無(wú)二的NID。在準(zhǔn)備階段還會(huì)設(shè)置初始數(shù)據(jù)路由路徑表和數(shù)據(jù)包格式。還可執(zhí)行其他初始化任務(wù)，以使系統(tǒng)作好運(yùn)行準(zhǔn)備。
[0036]盡管根據(jù)具體的實(shí)施例對(duì)本發(fā)明的進(jìn)行了描述，但可以預(yù)見，對(duì)其進(jìn)行的變化和修改無(wú)疑對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)是顯而易見的。因此以下權(quán)利要求應(yīng)被理解為涵蓋落入本發(fā)明真正精神和范圍內(nèi)的所有此類變更和改動(dòng)。
【主權(quán)項(xiàng)】
1.一種基于閃存的存儲(chǔ)系統(tǒng)，包括: 多個(gè)存儲(chǔ)節(jié)點(diǎn)，其中每個(gè)所述存儲(chǔ)節(jié)點(diǎn)均與環(huán)型拓?fù)渲械钠渌龃鎯?chǔ)節(jié)點(diǎn)進(jìn)行通信，其中每個(gè)所述存儲(chǔ)節(jié)點(diǎn)進(jìn)一步包括: 分布式RAID控制器代理； 存儲(chǔ)控制器；以及 存儲(chǔ)器件的陣列； 其中每個(gè)所述存儲(chǔ)節(jié)點(diǎn)均通過(guò)一個(gè)或多個(gè)I/O模塊、經(jīng)由高速通信鏈路被連接至外部主機(jī)設(shè)備； 其中在所述存儲(chǔ)節(jié)點(diǎn)內(nèi)的每個(gè)分布式RAID代理和每個(gè)存儲(chǔ)控制器均通過(guò)并行總線或高速串行通信鏈路被連接至所述存儲(chǔ)器件的陣列。2.如權(quán)利要求1所述的基于閃存的存儲(chǔ)系統(tǒng)，其中所述分布式RAID控制器代理和存儲(chǔ)控制器以FPGA、ASIC或經(jīng)過(guò)編程的微處理器的形式被緊密耦合。3.如權(quán)利要求1所述的基于閃存的存儲(chǔ)系統(tǒng)，其中每個(gè)所述存儲(chǔ)節(jié)點(diǎn)通過(guò)一個(gè)或多個(gè)數(shù)據(jù)路由路徑與環(huán)中的其他存儲(chǔ)節(jié)點(diǎn)通信。4.如權(quán)利要求1所述的基于閃存的存儲(chǔ)系統(tǒng)，其中每個(gè)所述分布式RAID控制器均被分配用于以下數(shù)據(jù)處理任務(wù)中的至少一項(xiàng):奇偶校驗(yàn)計(jì)算/校驗(yàn)、壓縮/解壓、以及加密/解LU O5.如權(quán)利要求1所述的基于閃存的存儲(chǔ)系統(tǒng)，其中來(lái)自每個(gè)所述I/O模塊的數(shù)據(jù)均能夠被分發(fā)到任意所述存儲(chǔ)節(jié)點(diǎn)，而無(wú)需與主機(jī)設(shè)備交互。6.如權(quán)利要求1所述的基于閃存的存儲(chǔ)系統(tǒng)，其中每個(gè)所述存儲(chǔ)節(jié)點(diǎn)還可包括SRAM、SDRAM、MRAM 或 RRAM。7.如權(quán)利要求1所述的基于閃存的存儲(chǔ)系統(tǒng)，其中所述I/O模塊為所述外部主機(jī)設(shè)備的組成部分。8.如權(quán)利要求1所述的基于閃存的存儲(chǔ)系統(tǒng)，其中所述I/O模塊是通過(guò)一個(gè)或多個(gè)通信信道被耦合至所述外部主機(jī)設(shè)備的分開的模塊。
【專利摘要】本發(fā)明公開了一種基于閃存的存儲(chǔ)系統(tǒng)，其包含多個(gè)存儲(chǔ)節(jié)點(diǎn)，每個(gè)存儲(chǔ)節(jié)點(diǎn)包含分布式RAID控制器代理、存儲(chǔ)控制器和多個(gè)存儲(chǔ)器件。所有存儲(chǔ)節(jié)點(diǎn)由一個(gè)或多個(gè)高速串行通信鏈路連接成環(huán)型拓?fù)?。更具體而言，在每個(gè)存儲(chǔ)節(jié)點(diǎn)內(nèi)，RAID控制器代理與存儲(chǔ)控制器緊密耦合。
【IPC分類】G06F3/06
【公開號(hào)】CN105117163
【申請(qǐng)?zhí)枴緾N201510107143
【發(fā)明人】廖玉峰, 吳佐英, 周正寧
【申請(qǐng)人】Aupera技術(shù)有限公司
【公開日】2015年12月2日
【申請(qǐng)日】2015年3月11日
【公告號(hào)】US20150261460