090]其中，所述第一操作地址是指邏輯地址，所述第一操作地址的屬性是指所述第一操作地址是否具有連續(xù)性；
[0091]本發(fā)明實施例中，所述預先存儲的策略為:兩次讀操作地址連續(xù)時，則判斷所述第一操作地址的屬性為具有連續(xù)性，并啟動預讀機制。
[0092]這里，三次讀操作地址連續(xù)，因此，判斷所述第一操作地址的屬性為具有連續(xù)性。
[0093]步驟203，在存儲設備未收到第二命令時，生成指令；
[0094]其中，所述第二命令為與第一命令獲取順序相鄰的命令，所述指令為預讀指令，包括:預讀標識和物理地址；
[0095]這里，所述物理地址是由具有連續(xù)性的讀操作地址進行映射轉換得到的。
[0096]步驟204，存儲設備對所述指令進行命令隊列管理；
[0097]具體地，所述存儲設備根據(jù)所述指令中的標識，將所述指令分配進入低優(yōu)先級的命令隊列，從而避免影響正常的命令操作。
[0098]步驟205，在所述存儲設備內(nèi)的處理器空閑的時間間隙執(zhí)行預讀命令操作，緩存預讀命令讀出的數(shù)據(jù)；
[0099]具體地，所述存儲設備在自身的存儲單元內(nèi)獲取與所述指令，即所述預讀命令對應的數(shù)據(jù)，并將所述獲取的與所述指令對應的數(shù)據(jù)存儲至自身的緩存單元；
[0100]本發(fā)明實施例中，所述緩存單元可位于DDR內(nèi)，由于DDR芯片容量大，在DDR內(nèi)存儲少量以Flash Page為單位的數(shù)據(jù)非常輕松，無需引入額外的存儲單元，也不會造成芯片面積或存儲設備成本的增加。
[0101]步驟206，主機接收第三命令，解析所述第三命令，獲取第三操作地址；
[0102]具體地，所述第三命令為讀命令，所述第三地址為讀操作地址。
[0103]步驟207，在所述第三操作地址與所述指令包含的物理地址相同時，所述主機向所述存儲設備發(fā)送與所述第三命令對應的數(shù)據(jù)的存儲信息；
[0104]這里，所述存儲信息包括:數(shù)據(jù)的存儲地址、數(shù)據(jù)的長度等。
[0105]步驟208，所述存儲設備根據(jù)所述存儲信息直接在自身的緩存單元內(nèi)獲取與所述第三命令對應的數(shù)據(jù)；
[0106]這里，所述存儲設備無需在發(fā)送數(shù)據(jù)讀取命令，能夠直接從緩存單元讀取數(shù)據(jù)，從而降低了數(shù)據(jù)的讀取延遲，提高了存儲設備的性能。
[0107]步驟209，所述存儲設備將讀取的數(shù)據(jù)發(fā)送至主機；
[0108]這里，即完成了數(shù)據(jù)的讀命令操作。
[0109]本發(fā)明實施例二提供的數(shù)據(jù)處理方法應用于電子設備，所述電子設備包括存儲設備和主機，所述方法的詳細處理流程示意圖，如圖5所示，包括以下步驟:
[0110]步驟301，存儲設備接收第一命令，解析所述第一命令，獲取第一操作地址；
[0111]這里，所述第一命令為讀命令，所述第一操作地址為讀操作地址。
[0112]步驟302，根據(jù)預先存儲的策略判斷所述第一操作地址的屬性；
[0113]其中，所述第一操作地址是指邏輯地址，所述第一操作地址的屬性是指所述第一操作地址是否具有連續(xù)性；
[0114]本發(fā)明實施例中，所述預先存儲的策略為:三次讀操作地址連續(xù)時，則判斷所述第一操作地址的屬性為具有連續(xù)性，并啟動預讀機制。
[0115]這里，三次讀操作地址連續(xù)，因此，判斷所述第一操作地址的屬性為具有連續(xù)性。
[0116]步驟303，在存儲設備未收到第二命令時，生成指令；
[0117]其中，所述第二命令為與第一命令獲取順序相鄰的命令，所述指令為預讀指令，包括:預讀標識和物理地址；
[0118]這里，所述物理地址是由具有連續(xù)性的讀操作地址進行映射轉換得到的。
[0119]步驟304，存儲設備對所述指令進行命令隊列管理；
[0120]具體地，所述存儲設備根據(jù)所述指令中的標識，將所述指令分配進入低優(yōu)先級的命令隊列，從而避免影響正常的命令操作。
[0121]步驟305，對所述命令隊列進行重新管理；
[0122]具體地，在將所述指令分配進入低優(yōu)先級的命令隊列后，所述存儲設備也可對所述命令隊列進行重新管理，將所述指令進行加急控制，使所述指令從低優(yōu)先級隊列調整至高優(yōu)先級隊列；如此，可快速執(zhí)行預讀命令操作。
[0123]步驟306，緩存預讀命令讀出的數(shù)據(jù)；
[0124]具體地，所述存儲設備在自身的存儲單元內(nèi)獲取與所述指令，即所述預讀命令對應的數(shù)據(jù)，并將所述獲取的與所述指令對應的數(shù)據(jù)存儲至自身的緩存單元；
[0125]本發(fā)明實施例中，所述緩存單元可位于DDR內(nèi)，由于DDR芯片容量大，在DDR內(nèi)存儲少量以Flash Page為單位的數(shù)據(jù)非常輕松，無需引入額外的存儲單元，也不會造成芯片面積或存儲設備成本的增加。
[0126]步驟307，主機接收第三命令，解析所述第三命令，獲取第三操作地址；
[0127]具體地，所述第三命令為讀命令，所述第三地址為讀操作地址。
[0128]步驟308，在所述第三操作地址與所述指令包含的物理地址相同時，所述主機向所述存儲設備發(fā)送與所述第三命令對應的數(shù)據(jù)的存儲信息；
[0129]這里，所述存儲信息包括:數(shù)據(jù)的存儲地址、數(shù)據(jù)的長度等。
[0130]步驟309，所述存儲設備根據(jù)所述存儲信息直接在自身的緩存單元內(nèi)獲取與所述第三命令對應的數(shù)據(jù)；
[0131]這里，所述存儲設備無需在發(fā)送數(shù)據(jù)讀取命令，能夠直接從緩存單元讀取數(shù)據(jù)，從而降低了數(shù)據(jù)的讀取延遲，提高了存儲設備的性能。
[0132]步驟310，所述存儲設備將讀取的數(shù)據(jù)發(fā)送至主機；
[0133]這里，即完成了數(shù)據(jù)的讀命令操作。
[0134]本發(fā)明實施例三提供的數(shù)據(jù)處理方法應用于電子設備，所述電子設備包括存儲設備和主機，所述方法的詳細處理流程示意圖，如圖6所示，包括以下步驟:
[0135]步驟401，存儲設備接收第一命令，解析所述第一命令，獲取第一操作地址；
[0136]這里，所述第一命令為讀命令，所述第一操作地址為讀操作地址。
[0137]步驟402，根據(jù)預先存儲的策略判斷所述第一操作地址的屬性；
[0138]其中，所述第一操作地址是指邏輯地址，所述第一操作地址的屬性是指所述第一操作地址是否具有連續(xù)性；
[0139]本發(fā)明實施例中，所述預先存儲的策略為:兩次讀操作地址連續(xù)時，則判斷所述第一操作地址的屬性為具有連續(xù)性，并啟動預讀機制。
[0140]這里，三次讀操作地址連續(xù)，因此，判斷所述第一操作地址的屬性為具有連續(xù)性。
[0141]步驟403，在存儲設備未收到第二命令時，生成指令；
[0142]其中，所述第二命令為與第一命令獲取順序相鄰的命令，所述指令為預讀指令，包括:預讀標識和物理地址；
[0143]這里，所述物理地址是由具有連續(xù)性的讀操作地址進行映射轉換得到的。
[0144]步驟404，存儲設備對所述指令進行命令隊列管理；
[0145]具體地，所述存儲設備根據(jù)所述指令中的標識，將所述指令分配進入低優(yōu)先級的命令隊列，從而避免影響正常的命令操作。
[0146]步驟405，在所述存儲設備內(nèi)的處理器不響應任何指令的時間執(zhí)行預讀命令操作，緩存預讀命令讀出的數(shù)據(jù)；
[0147]具體地，所述存儲設備在自身的存儲單元內(nèi)獲取與所述指令，即所述預讀命令對應的數(shù)據(jù)，并將所述獲取的與所述指令對應的數(shù)據(jù)存儲至自身的緩存單元；
[0148]本發(fā)明實施例中，所述緩存單元可位于DDR內(nèi)，由于DDR芯片容量大