層級(jí)ecc單芯片和雙芯片chipkill方案的制作方法
【專利說明】層級(jí)ECC單芯片和雙芯片CHIPKILL方案
[0001]本申請(qǐng)要求于2014年7月10日提交的名稱為“用于高端服務(wù)器或數(shù)據(jù)中心存儲(chǔ)系統(tǒng)應(yīng)用的層級(jí)ECC單芯片和雙芯片CHIPKILL方案”的序列號(hào)62/022，776的臨時(shí)專利申請(qǐng)的權(quán)益，所述申請(qǐng)通過引用包含于此。
技術(shù)領(lǐng)域
[0002]示例性實(shí)施例涉及一種層級(jí)ECC單芯片和雙芯片Chipkill系統(tǒng)。
【背景技術(shù)】
[0003]因?yàn)樵颊`碼率(BER)隨著存儲(chǔ)技術(shù)擴(kuò)展或在新的/未成熟的存儲(chǔ)技術(shù)中變得越來越高，所以未來的存儲(chǔ)技術(shù)需要強(qiáng)大的錯(cuò)誤校正碼(ECC)管理。標(biāo)準(zhǔn)的錯(cuò)誤校正碼(ECC)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)系統(tǒng)提供用于當(dāng)單個(gè)數(shù)據(jù)位出錯(cuò)時(shí)的自動(dòng)校正以及用于兩個(gè)數(shù)據(jù)位出錯(cuò)的保證檢測(cè)。這種能力常被稱為單錯(cuò)誤校正/雙錯(cuò)誤檢測(cè)(SEC/DED)。
[0004]ECC存儲(chǔ)需要將某些位用于實(shí)際數(shù)據(jù)而其他位用于ECC。例如，DRAM裝置可按照各種數(shù)據(jù)寬度(每個(gè)裝置的數(shù)據(jù)位的數(shù)量)來利用。例如，可以使用多個(gè)X4(4數(shù)據(jù)位)、X8或X16DRAM裝置來構(gòu)建在服務(wù)器中使用的雙列直插存儲(chǔ)模塊(DIMM)。
[0005]不管DRAM裝置的寬度如何，發(fā)生在該裝置中的許多類型的錯(cuò)誤僅對(duì)一個(gè)數(shù)據(jù)位產(chǎn)生影響。然而，某些錯(cuò)誤模式將導(dǎo)致多于一個(gè)數(shù)據(jù)位出錯(cuò)，直至該裝置的整個(gè)數(shù)據(jù)寬度。因?yàn)閮H單個(gè)位能夠通過標(biāo)準(zhǔn)ECC來校正，所以這些多位失效模式中的任一導(dǎo)致SEC/DED存儲(chǔ)系統(tǒng)的致命錯(cuò)誤。隨著DRAM裝置變得更密集，導(dǎo)致多位失效的錯(cuò)誤的百分比增大。Chipkill校正是存儲(chǔ)系統(tǒng)用于承受DRAM裝置內(nèi)的多位失效的能力，并且被廣泛地用作關(guān)于高端服務(wù)器的商業(yè)解決方案以減小系統(tǒng)級(jí)BER。
[0006]圖1是示出基于Reed-Solomon校正碼的傳統(tǒng)Chipkill方案的示例的框圖。示出雙列直插存儲(chǔ)模塊(DIMM) 100，每個(gè)雙列直插存儲(chǔ)模塊100包括18個(gè)存儲(chǔ)芯片102 (#0至#17)，每個(gè)存儲(chǔ)芯片102提供4位(X4芯片)。為了提供Chipkill校正的存儲(chǔ)器，ECC算法所使用的單獨(dú)的“ECC字”中包括存儲(chǔ)芯片102中的一個(gè)存儲(chǔ)芯片的每個(gè)數(shù)據(jù)位，以提供錯(cuò)誤檢測(cè)和校正。
[0007]Chipkill可在鎖步模式中利用來自兩個(gè)DMM的36 (18+18)個(gè)4位符號(hào)以構(gòu)造包括128個(gè)數(shù)據(jù)位和16個(gè)ECC位的144位ECC字104 (兩個(gè)存儲(chǔ)通道作為單個(gè)通道來操作，從而每個(gè)寫入和讀取操作使數(shù)據(jù)字移動(dòng)兩個(gè)通道寬度)。這樣的Chipkill方案實(shí)現(xiàn)單符號(hào)校正(SSC)或單芯片錯(cuò)誤校正以及雙符號(hào)檢測(cè)(DSD)或雙芯片錯(cuò)誤檢測(cè)。然而，由于這個(gè)方案需要兩個(gè)DIMM鎖步(X 144總線寬度)，因此與單個(gè)DIMM非鎖步操作相比，該方案通過使突發(fā)長(zhǎng)度為8的預(yù)取能量減半和加倍來減小列級(jí)/庫級(jí)(rank-level/bank-level)并行度。

【發(fā)明內(nèi)容】

[0008]示例性實(shí)施例提供用于層級(jí)錯(cuò)誤校正碼(ECC)系統(tǒng)的方法和系統(tǒng)，所述系統(tǒng)包括:裝置ECC，兼容到多個(gè)存儲(chǔ)裝置的至少一部分中，校正相應(yīng)的存儲(chǔ)裝置中的η位存儲(chǔ)裝置級(jí)失效，并當(dāng)任何存儲(chǔ)裝置級(jí)失效大于η位且超過裝置ECC裝置的校正能力時(shí)發(fā)送存儲(chǔ)裝置失效信號(hào)；以及系統(tǒng)級(jí)ECC裝置，在所述多個(gè)存儲(chǔ)裝置之外，響應(yīng)于接收存儲(chǔ)裝置失效信號(hào)以基于系統(tǒng)ECC奇偶校驗(yàn)來校正存儲(chǔ)裝置失效。
【附圖說明】
[0009]通過下面結(jié)合附圖對(duì)實(shí)施例進(jìn)行的描述，本總發(fā)明構(gòu)思的這些和/或其他特征和效用將變得明顯且更容易理解，在附圖中:
[0010]圖1是示出基于Reed-Solomon錯(cuò)誤校正碼的傳統(tǒng)Chipkill方案的示例的框圖；
[0011]圖2是圖示地示出用于層級(jí)錯(cuò)誤校正碼(ECC)方案的算法概念的框圖；
[0012]圖3A和圖3B是示出根據(jù)一個(gè)示例性實(shí)施例的層級(jí)錯(cuò)誤校正碼(ECC)單芯片Chipkill系統(tǒng)在存儲(chǔ)裝置級(jí)下的架構(gòu)實(shí)例的框圖；
[0013]圖4A和圖4B是示出在一個(gè)實(shí)施例中用于實(shí)現(xiàn)層級(jí)ECC單芯片Chipkill方案的過程的流程圖；以及
[0014]圖5A和圖5B是示出根據(jù)一個(gè)示例性實(shí)施例的層級(jí)ECC雙芯片Chipkill系統(tǒng)在存儲(chǔ)裝置級(jí)下的架構(gòu)實(shí)例的框圖。
【具體實(shí)施方式】
[0015]現(xiàn)在將對(duì)本總發(fā)明構(gòu)思的實(shí)施例詳細(xì)地做出參考，在附圖中示出了本總發(fā)明構(gòu)思的示例，其中，同樣的附圖標(biāo)記始終表示同樣的元件。下面在參照附圖的同時(shí)描述實(shí)施例以解釋本總發(fā)明構(gòu)思。
[0016]通過參照下面對(duì)實(shí)施例和附圖的詳細(xì)描述，可更容易地理解本發(fā)明的優(yōu)點(diǎn)和特征以及實(shí)現(xiàn)所述優(yōu)點(diǎn)和特征的方法。然而，本總發(fā)明構(gòu)思可以以許多不同的形式來實(shí)施并且不應(yīng)被解釋為局限于在這里闡述的實(shí)施例。相反，提供這些實(shí)施例使得本公開將是徹底的和完整的，并且這些實(shí)施例將向本領(lǐng)域技術(shù)人員充分地傳達(dá)總發(fā)明構(gòu)思的概念，本總發(fā)明構(gòu)思將僅由權(quán)利要求來限定。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度。
[0017]除非在這里另外指示或根據(jù)語境清楚地否定，否則在描述發(fā)明的語境(尤其是權(quán)利要求的語境)中所使用的術(shù)語“一”、“一種(個(gè))(者)”和“所述(該)”以及類似指示語將被解釋為既涵蓋單數(shù)又涵蓋復(fù)數(shù)。除非另外說明，否則術(shù)語“包含”、“具有”、“包括”和“含有”將被解釋為開放式術(shù)語(即，意思是“包括，但不限于”)。
[0018]如在這里使用的術(shù)語“組件”或“模塊”意思是(但不限于)執(zhí)行特定任務(wù)的諸如場(chǎng)可編程門陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)的軟件或硬件組件。組件或模塊可被有利地構(gòu)造為存在于可尋址的存儲(chǔ)媒介中，并且被構(gòu)造為在一個(gè)或更多個(gè)處理器上執(zhí)行。因此，組件或模塊可以以示例的方式包括:組件(諸如軟件組件、面向?qū)ο蟮能浖M件、類組件和任務(wù)組件)、進(jìn)程、功能、屬性、程序、子程序、程序代碼的段、驅(qū)動(dòng)器、固件、微代碼、電路、數(shù)據(jù)、數(shù)據(jù)庫、數(shù)據(jù)結(jié)構(gòu)、工作臺(tái)、陣列和變量。針對(duì)組件以及組件或模塊提供的功能可被結(jié)合到更少的組件以及組件或模塊中，或者進(jìn)一步分離成另外的組件以及組件或模塊。
[0019]除非另外限定，否則在這里使用的所有技術(shù)和科學(xué)術(shù)語具有與本發(fā)明所屬的技術(shù)領(lǐng)域中的普通技術(shù)人員通常理解的意思相同的意思。注意的是，除非另外說明，否則在這里提供的任何和所有的示例或者示例性術(shù)語的使用僅意圖更好地闡明本發(fā)明，而不對(duì)本發(fā)明的范圍進(jìn)行限制。此外，除非另外限定，否則在通用辭典中定義的所有術(shù)語不可以被過度地解讀。
[0020]示例性實(shí)施例提供一種層級(jí)錯(cuò)誤校正碼(ECC)單芯片和雙芯片Chipkill系統(tǒng)。單芯片和雙芯片Chipkill系統(tǒng)校正單芯片失效并使用系統(tǒng)級(jí)ECC來調(diào)整存儲(chǔ)裝置ECC特征，并且能夠檢測(cè)任何數(shù)量的芯片失效(單芯片Chipkill)、校正雙芯片失效并檢測(cè)任何數(shù)量的芯片失效(雙芯片Chipkill)。在一個(gè)實(shí)施例中，向多個(gè)存儲(chǔ)裝置提供校正存儲(chǔ)裝置級(jí)失效的裝置ECC。作為對(duì)確定存儲(chǔ)裝置之一中的失效超過了裝置ECC的校正能力的響應(yīng)，發(fā)送錯(cuò)誤信號(hào)以指示將由系統(tǒng)ECC在系統(tǒng)級(jí)下校正所述裝置級(jí)失效。
[0021]圖2是圖示地示出用于層級(jí)錯(cuò)誤校正碼(ECC)方案的算法概念的框圖。根據(jù)示例實(shí)施例，存儲(chǔ)裝置級(jí)ECC 200與系統(tǒng)級(jí)ECC 206結(jié)合以產(chǎn)生層級(jí)ECC單芯片系統(tǒng)210。在存儲(chǔ)裝置級(jí)ECC 200中，存儲(chǔ)裝置198通常包括兼容的或內(nèi)部的裝置ECC奇偶校驗(yàn)204 (或裝置ECC)。系統(tǒng)級(jí)ECC 206通常包括多個(gè)存儲(chǔ)裝置200 (標(biāo)記為201-1、201-2." 201-n)以及系統(tǒng)ECC奇偶校驗(yàn)裝置208。眾所周知，奇偶校驗(yàn)法是檢測(cè)存儲(chǔ)器錯(cuò)誤的方法。每個(gè)字節(jié)具有關(guān)聯(lián)的奇偶校驗(yàn)位，例如，每8個(gè)數(shù)據(jù)位或1個(gè)字節(jié)具有一個(gè)奇偶校驗(yàn)位。奇偶校驗(yàn)位通常被加到一串位的最后并指示在所述串中具有數(shù)值一的位的數(shù)量是偶數(shù)還是奇數(shù)。在寫入時(shí)間設(shè)定奇偶校驗(yàn)位，然后在讀取時(shí)間計(jì)算和比較以確定是否任何位已經(jīng)因存儲(chǔ)數(shù)據(jù)而改變。
[0022]根據(jù)示例實(shí)施例，層級(jí)ECC單芯片系統(tǒng)210可通過將多個(gè)存儲(chǔ)裝置198和關(guān)聯(lián)的裝置ECC奇偶校驗(yàn)204與系統(tǒng)級(jí)ECC 206組合來創(chuàng)建。根據(jù)示例性實(shí)施例的一個(gè)方面，層級(jí)ECC單芯片Chipkill系統(tǒng)210能夠校正存儲(chǔ)模塊內(nèi)的單個(gè)存儲(chǔ)裝置失效，并能夠檢測(cè)存儲(chǔ)模塊內(nèi)的任何數(shù)量的存儲(chǔ)裝置失