基于fpga的偽碼產(chǎn)生電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及探測技術(shù)領(lǐng)域以及電路設(shè)計領(lǐng)域，更具體地說，本發(fā)明涉及一種基于 FPGA的偽碼產(chǎn)生電路。
【背景技術(shù)】
[0002] 偽隨機碼在當(dāng)今信息傳輸和脈沖探測等領(lǐng)域有著極為重要的作用，它為信息傳輸 的保密性和抗干擾性提供了可靠的保障。尤其是在軍事領(lǐng)域，在當(dāng)今戰(zhàn)場強大的電磁干擾 環(huán)境下，偽隨機碼的應(yīng)用越來越廣泛。無論是對于無線電信號編碼發(fā)射系統(tǒng)還是無線電或 激光引信，偽隨機碼在其中的作用都顯得極為重要。
[0003] 偽隨機碼最早應(yīng)用于測距，之后，在運動目標(biāo)跟蹤、衛(wèi)星導(dǎo)航、射電天文、天線方 向圖測量、擴展頻譜通信、衛(wèi)星多址通信、消除多徑效應(yīng)、同步通信、誤碼率測定、地下資源 測繪以及保密通信等許多領(lǐng)域都得到廣泛應(yīng)用。在這些應(yīng)用中主要是利用偽隨機碼來降低 系統(tǒng)對信噪比的要求和提高測量精度。
[0004] 在保密通信方面?zhèn)坞S機碼也早已大展身手，敵方要破密就必須準(zhǔn)確知道所用偽隨 機碼的長度、種類和初相，但不同長度的偽隨機碼有無數(shù)種，同一長度的偽隨機碼在級數(shù) 較高時也有很多種，所以竊密者要破譯由偽隨機碼加密的信息是比較困難的。
[0005] 以往國內(nèi)外的偽隨機碼產(chǎn)生電路幾乎都是由分立元件搭建構(gòu)成。這種電路一旦根 據(jù)原理圖構(gòu)建完成后，對其進行修改的余地很小。所以通過這種電路產(chǎn)生的偽隨機碼的序 列長度和序列構(gòu)成基本是固定不可變的。然而隨著應(yīng)用環(huán)境的變化發(fā)展，對于在信息保密 性和抗干擾性方面有著越來越高要求的系統(tǒng)來說，能夠根據(jù)現(xiàn)場情況的變化而靈活地產(chǎn)生 不同序列長度和序列結(jié)構(gòu)的偽隨機碼是十分必要的。因此人們越來越迫切地需要一種更加 靈活的偽隨機碼產(chǎn)生電路，以便能夠根據(jù)現(xiàn)場情況方便地修改所產(chǎn)生的偽隨機碼的長度和 結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠根據(jù) 現(xiàn)場情況方便地修改所產(chǎn)生的偽隨機碼的長度和結(jié)構(gòu)的基于FPGA (FieId ProgrammabIe Gate Array，現(xiàn)場可編程門陣列）的偽碼產(chǎn)生電路。
[0007] 為了實現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種基于FPGA的偽碼產(chǎn)生電路，其 特征在于包括：FPGA芯片模塊、配置芯片模塊、復(fù)位電路模塊、JTAG數(shù)據(jù)端口、數(shù)據(jù)出口端 以及晶振模塊；其中，JTAG數(shù)據(jù)端口用于接收配置數(shù)據(jù)，并且將配置數(shù)據(jù)傳遞至配置芯片 模塊；配置芯片模塊用于以非易失性的方式存儲配置數(shù)據(jù)，并且在系統(tǒng)上電后將配置數(shù)據(jù) 傳遞至FPGA芯片模塊；晶振模塊用于向FPGA芯片模塊提供操作所需的時鐘信息；復(fù)位電 路模塊用于向FPGA芯片模塊提供復(fù)位信號以使FPGA芯片模塊復(fù)位；而且，F(xiàn)PGA芯片模塊 用于根據(jù)接收到的配置數(shù)據(jù)進行配置并產(chǎn)生偽隨機碼，并且通過數(shù)據(jù)出口端輸出產(chǎn)生的偽 隨機碼。
[0008] 優(yōu)選地，所述基于FPGA的偽碼產(chǎn)生電路還包括穩(wěn)壓電源模塊，用于為FPGA芯片模 塊提供穩(wěn)定電壓。
[0009] 優(yōu)選地，穩(wěn)壓電源模塊用于為FPGA芯片模塊提供I. 2v、2. 5v以及3. 3v的穩(wěn)定電 壓。
[0010] 優(yōu)選地，復(fù)位電路模塊用于在FPGA芯片模塊根據(jù)接收到的配置數(shù)據(jù)進行配置的 過程中使FPGA芯片模塊保持在復(fù)位狀態(tài)，直至配置過程完成。
[0011] 優(yōu)選地，F(xiàn)PGA芯片模塊用于實現(xiàn)線性反饋移位寄存器的功能。
[0012] 優(yōu)選地，F(xiàn)PGA芯片模塊通過修改源代碼來更改線性反饋移位寄存器的級數(shù)和反饋 形式，進而實現(xiàn)對產(chǎn)生的偽隨機碼的序列長度和序列結(jié)構(gòu)的修改。
[0013] 優(yōu)選地，修改源代碼包括對代碼段中的"寄存器長度"模塊和/或"反饋結(jié)構(gòu)"模 塊和/或"初始化信息"模塊進行修改。
[0014] 優(yōu)選地，在所述偽碼產(chǎn)生電路的印制電路板PCB中，F(xiàn)PGA芯片模塊位于印制電路 板PCB的中心位置。
[0015] 優(yōu)選地，所述偽碼產(chǎn)生電路的元器件和線路分布在印制電路板PCB的兩面。
【附圖說明】
[0016] 結(jié)合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解 并且更容易地理解其伴隨的優(yōu)點和特征，其中：
[0017] 圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的基于FPGA的偽碼產(chǎn)生電路的框圖。
[0018] 圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例采用的5級線性反饋移位寄存器。
[0019] 需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可 能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。
【具體實施方式】
[0020] 為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi) 容進行詳細描述。
[0021] FPGA是一種功能強大而又使用靈活的可編程邏輯器件。用戶可對FPGA內(nèi)部的邏 輯模塊和輸入/輸出（I/O)模塊重新配置，以實現(xiàn)需要的邏輯功能。用戶對FPGA的編程數(shù) 據(jù)放在配置芯片中，通過上電加載到FPGA中，對其進行初始化。也可在線對其編程，實現(xiàn)系 統(tǒng)在線重構(gòu)。根據(jù)這一特性可以利用FPGA構(gòu)建一個根據(jù)計算任務(wù)不同而實時定制的邏輯 核心，為偽隨機碼產(chǎn)生電路的實時性提供了有力的保證。因此，本發(fā)明采用FPGA作為偽隨 機碼產(chǎn)生電路的核心邏輯器件。
[0022] FPGA/CPLD等可編程邏輯器件滿足了人們對于邏輯電路功能靈活可變的要求?；?于FPGA的現(xiàn)場可編程特性和對邏輯電路強大的構(gòu)建能力，以FPGA為核心設(shè)計的偽碼產(chǎn)生 電路不僅能夠產(chǎn)生符合要求的偽隨機碼，還能擁有相當(dāng)強的靈活性。
[0023] 偽碼產(chǎn)生電路的一種基本結(jié)構(gòu)是線性反饋移位寄存器（Linear Feedback Shift Register，LFSR)。一方面，通過硬件描述語言（HDL)編程，線性移位寄存器的邏輯功能可以 很容易地在FPGA中實現(xiàn)；另一方面，利用FPGA的現(xiàn)場可編程特性，設(shè)計者可以靈活改變線 性反饋移位寄存器的級數(shù)和反饋邏輯，從而方便地改變所產(chǎn)生的偽隨機碼的序列長度和序 列結(jié)構(gòu)，滿足了應(yīng)用系統(tǒng)對偽碼產(chǎn)生電路實時性的要求。
[0024] 具體地，圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的基于FPGA的偽碼產(chǎn)生電路 的框圖。
[0025] 如圖1所示，根據(jù)本發(fā)明優(yōu)選實施例的基于FPGA的偽碼產(chǎn)生電路包括：FPGA芯片 模塊10、配置芯片模塊20、復(fù)位電路模塊30、JTAG(Joint Test Action Group，聯(lián)合測試工 作組）數(shù)據(jù)端口 40、數(shù)據(jù)出口端50以及晶振模塊60。
[0026] 其中，如圖1所示，JTAG數(shù)據(jù)端口 40用于接收配置數(shù)據(jù)，并且將配置數(shù)據(jù)傳遞至 配置芯片模塊20 ;配置芯片模塊20用于以非易失性的方式存儲配置數(shù)據(jù)（即，在系統(tǒng)掉電 后，配置芯片模塊20中的數(shù)據(jù)不丟失），并且在系統(tǒng)上電后將配置數(shù)據(jù)傳遞至FPGA芯片模 塊10 ;晶振模塊60用于向FPGA芯片模塊10提供操作所需的時鐘信息；復(fù)位電路模塊30 用于向FPGA芯片模塊10提供復(fù)位信號以使FPGA芯片模塊10復(fù)位；而且，F(xiàn)PGA芯片模塊 10用于根據(jù)接收到的配置數(shù)據(jù)進行配置并產(chǎn)生偽隨機碼，并且通過數(shù)據(jù)出口端50輸出產(chǎn) 生的偽隨機碼。
[0027] 例如，如后文所述的具體電路示例中那樣，復(fù)位電路模塊30用于在FPGA芯片模塊 10根據(jù)接收到的配置數(shù)據(jù)進行配置的過程中使FPGA芯片模塊10保持在復(fù)位狀態(tài)，直至配 置過程順利完成（或者直到完成后一段時間），此后復(fù)位電路模塊30再使FPGA芯片模塊 10從復(fù)位狀態(tài)中恢復(fù)進入工作狀態(tài)。
[0028] 在某些應(yīng)用中（例如后文所述的具體電路示例中），F(xiàn)PGA芯片模塊10可能需要一 個或多個穩(wěn)定電壓的支持；由此優(yōu)選地，基于FPGA的偽碼產(chǎn)生電路還可以包括穩(wěn)壓電源模 塊，用于為FPGA芯片模塊10提供穩(wěn)定電壓，例如I. 2v、2. 5v以及3. 3v的穩(wěn)定電壓。
[0029] 其中，F(xiàn)PGA芯片模塊10用于實現(xiàn)線性反饋移位寄存器的功能。而且，通過修改 FPGA芯片模塊10的源代碼來更改線性反饋移位寄存器的級數(shù)和反饋形式，進而實現(xiàn)對 FPGA芯片模塊10產(chǎn)生的偽隨機碼的序列長度和序列結(jié)構(gòu)的修改。
[0030] 下面具體描述本發(fā)明的優(yōu)選實施示例。
[0031] 〈FPGA芯片模塊〉
[0032] 在具體實施時，F(xiàn)PGA芯片模塊例如可以選用Xilinx公司的TQ144封裝的XC3S50 芯片。該芯片共有144個引腳，其中通用輸入/輸出引腳為51個，另有復(fù)用引腳若干，所有 引腳按片上位置分為8個數(shù)據(jù)口（BANK)。在保證滿足技術(shù)要求的前提下，為了盡量簡化印 制電路板設(shè)計的布線難度，可以只從該芯片的第40、41和43腳引出3根I/O數(shù)據(jù)線。
[0033] 在直流電源回路中，負載的變化會引起電源噪聲；因為在數(shù)字電路中，當(dāng)電路從一 個狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時，就會在電源線上產(chǎn)生一個很大的尖峰電流，形成瞬變的噪聲 電壓。
[0034] 為了抑制這種因負載變化而產(chǎn)生的噪聲，可以在電源和地線間的閉環(huán)回路，配置 去耦電容。具體地說，就是在靠近FPGA芯片電源引腳的位置放置一個去耦電容，這個電容 里電源引腳越近效果會越好。例如，采用的系統(tǒng)頻率為25MHz，故可以相應(yīng)地采用0.1 F與 0.0 lF的高頻陶瓷片電容并聯(lián)。
[0035] 〈配置芯片模塊〉
[0036] 在選用XiIinx公司的XC3S50芯片的情況下，由于XiIinx的FPGA器件是基于SRAM 的內(nèi)部結(jié)構(gòu)，所以在外部須有一塊存儲