多相位時(shí)鐘生成方法
【專利說明】多相位時(shí)鐘生成方法
[0001]相關(guān)申請
[0002]本申請要求于2014年7月21日提交的美國非臨時(shí)申請?zhí)朜0.14/336, 977以及于2013年7月22日提交的美國臨時(shí)申請?zhí)朜0.61/857，212的優(yōu)先權(quán)，其整個(gè)說明書通過引用被納入于此。
[0003]背景
[0004]領(lǐng)域
[0005]本公開一般涉及數(shù)據(jù)通信，并且尤其涉及多相位信令。
[0006]背景
[0007]經(jīng)常使用差分接口來傳送高頻信號以提供針對關(guān)鍵信號的共模拒斥。在傳送和接收大量數(shù)據(jù)的設(shè)備(諸如存儲器設(shè)備等)中，接口可能是昂貴的并且可能會消耗顯著的功率。
[0008]概述
[0009]以下給出對一個(gè)或多個(gè)實(shí)施例的簡化概述以提供對此類實(shí)施例的基本理解。此概述不是所有構(gòu)想到的實(shí)施例的詳盡綜覽，并且既非旨在標(biāo)識所有實(shí)施例的關(guān)鍵性或決定性要素亦非試圖界定任何或所有實(shí)施例的范圍。其唯一的目的是要以簡化形式給出一個(gè)或更多個(gè)實(shí)施例的一些概念以作為稍后給出的更加具體的說明之序。
[0010]根據(jù)一方面，本文中描述了一種用于接收數(shù)據(jù)的方法。該方法包括從多個(gè)導(dǎo)體接收碼元序列，并且通過檢測接收到的碼元序列中的轉(zhuǎn)變來生成時(shí)鐘信號。該方法還包括延遲接收到的碼元序列，以及使用該時(shí)鐘信號來捕捉經(jīng)延遲的碼元序列中的一個(gè)或多個(gè)碼元，其中該經(jīng)延遲的碼元序列中的前一碼元是使用該時(shí)鐘信號中的基于檢測到的向所接收到的碼元序列中的當(dāng)前碼元的轉(zhuǎn)變所生成的時(shí)鐘脈沖來捕捉的。
[0011]第二方面涉及一種用于接收數(shù)據(jù)的設(shè)備。該設(shè)備包括用于從多個(gè)導(dǎo)體接收碼元序列的裝置、以及用于通過檢測接收到的碼元序列中的轉(zhuǎn)變來生成時(shí)鐘信號的裝置。該設(shè)備還包括用于延遲接收到的碼元序列的裝置、以及用于使用該時(shí)鐘信號來捕捉經(jīng)延遲的碼元序列中的一個(gè)或多個(gè)碼元的裝置，其中該經(jīng)延遲的碼元序列中的前一碼元是使用該時(shí)鐘信號中的基于檢測到的向所接收到的碼元序列中的當(dāng)前碼元的轉(zhuǎn)變所生成的時(shí)鐘脈沖來捕捉的。
[0012]第三方面涉及一種接收系統(tǒng)。該接收系統(tǒng)包括配置成從多個(gè)導(dǎo)體接收碼元序列的接收機(jī)電路、以及配置成通過檢測所接收到的碼元序列中的轉(zhuǎn)變來生成時(shí)鐘信號的時(shí)鐘恢復(fù)電路。該接收系統(tǒng)還包括配置成延遲所接收到的碼元序列的延遲電路、以及配置成使用該時(shí)鐘信號來捕捉經(jīng)延遲的碼元序列中的一個(gè)或多個(gè)碼元的觸發(fā)器，其中該觸發(fā)器使用該時(shí)鐘信號中的基于檢測到的向所接收到的碼元序列中的當(dāng)前碼元的轉(zhuǎn)變生成的時(shí)鐘脈沖來捕捉經(jīng)延遲的碼元序列中的前一碼元。
[0013]為能達(dá)成前述及相關(guān)目的，這一個(gè)或多個(gè)實(shí)施例包括在下文中充分描述并在權(quán)利要求中特別指出的特征。以下說明和所附插圖詳細(xì)闡述了這一個(gè)或更多個(gè)實(shí)施例的某些解說性方面。但是，這些方面僅僅是指示了可采用各個(gè)實(shí)施例的原理的各種方式中的若干種，并且所描述的實(shí)施例旨在涵蓋所有此類方面及其等效方案。
[0014]附圖簡述
[0015]圖1A-1F示出了被驅(qū)動成六個(gè)不同狀態(tài)的示例性3相位通信系統(tǒng)。
[0016]圖2示出了根據(jù)本公開一個(gè)實(shí)施例的接收機(jī)側(cè)系統(tǒng)。
[0017]圖3示出了根據(jù)本公開一實(shí)施例的差分電壓轉(zhuǎn)變的示例。
[0018]圖4是根據(jù)本公開一實(shí)施例的解說捕捉碼元的接收機(jī)輸出位的時(shí)序圖。
[0019]圖5示出了根據(jù)本公開另一實(shí)施例的接收機(jī)側(cè)系統(tǒng)。
[0020]圖6是根據(jù)本公開另一個(gè)實(shí)施例的解說捕捉碼元的接收機(jī)輸出位的時(shí)序圖。
[0021]圖7示出了根據(jù)本公開一實(shí)施例的時(shí)鐘恢復(fù)電路的示例性實(shí)現(xiàn)。
[0022]圖8示出了根據(jù)本公開一實(shí)施例的時(shí)鐘恢復(fù)電路中的延遲電路的示例性實(shí)現(xiàn)。
[0023]圖9示出了根據(jù)本公開一實(shí)施例的延遲電路的示例性實(shí)現(xiàn)。
[0024]圖10是根據(jù)本公開一實(shí)施例的解說用于接收數(shù)據(jù)的方法的流程圖。
[0025]詳細(xì)描述
[0026]以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無意表示可實(shí)踐本文中所描述的概念的僅有的配置。本詳細(xì)描述包括具體細(xì)節(jié)以便提供對各種概念的透徹理解。然而，對于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細(xì)節(jié)也可實(shí)踐這些概念。在一些實(shí)例中，以框圖形式示出眾所周知的結(jié)構(gòu)與組件以避免煙沒此類概念。
[0027]圖1A-1F示出了被配置成驅(qū)動至六個(gè)不同狀態(tài)的示例性3相位通信系統(tǒng)100。3相位通信系統(tǒng)100包括標(biāo)示為A、B和C的三條導(dǎo)線。每條導(dǎo)線可包括電路板上的導(dǎo)電跡線、集成電路(1C)上的導(dǎo)電跡線、傳輸線、或者其他類型的導(dǎo)體。3相位通信系統(tǒng)100還包括三個(gè)驅(qū)動器110A-110C。每條導(dǎo)線A、B和C在一端被耦合到驅(qū)動器110A-110C中的相應(yīng)一者，并且在另一端被耦合到相應(yīng)的終接電阻器(記為Rterm)。每個(gè)終接電阻器在一端被耦合到相應(yīng)導(dǎo)線，并且在另一端被耦合到共同節(jié)點(diǎn)(記為comm)。每個(gè)終接電阻器可以具有相等的電阻。在圖1A-1F中所示的示例中，每個(gè)終接電阻器具有大約50Ω的電阻，而每條導(dǎo)線A、B和C具有50 Ω的特性阻抗。
[0028]在一個(gè)實(shí)施例中，每個(gè)驅(qū)動器110A-110C包括上拉η型場效應(yīng)晶體管(NFET) 115A-115C，上拉電阻器120A-120C、下拉電阻器125A-125C、以及下拉NFET130A-130C。對于每個(gè)驅(qū)動器110A-110C，相應(yīng)的導(dǎo)線Α、Β和C被耦合在上拉電阻器120A-120C與下拉電阻器125A-125C之間。每個(gè)上拉電阻器120A-120C以及相應(yīng)的上拉NFET 115A-115C的串聯(lián)組合可以具有大約等于相應(yīng)終接電阻器的電阻(圖1A-1F中所示的示例中為50Ω)的電阻。類似地，每個(gè)下拉電阻器125A-125C以及相應(yīng)的下拉NFET130A-115C的串聯(lián)組合可以具有大約等于相應(yīng)終接電阻器的電阻(圖1A-1F中所示的示例中為50 Ω)。
[0029]每個(gè)驅(qū)動器110A-110C可以配置成用正向流動電流(記為I)或負(fù)向流動電流(記為-1)驅(qū)動相應(yīng)導(dǎo)線Α、Β和C，或者保持相應(yīng)導(dǎo)線Α、Β和C不受驅(qū)動。為了用正電流I驅(qū)動相應(yīng)導(dǎo)線Α、Β和C，上拉NFET 115A-115C被導(dǎo)通，并且下拉NFET 130A-130C被截止。這允許電流從電源通過上拉NFET 115A-115C和上拉電阻器120A-120C流向相應(yīng)導(dǎo)線Α、Β和C。為了用負(fù)電流-1驅(qū)動相應(yīng)導(dǎo)線Α、Β和C，上拉NFET 115A-115C被截止，并且下拉NFET130A-130C被導(dǎo)通。這允許電流從相應(yīng)導(dǎo)線Α、Β和C通過下拉電阻器125A-125C和下拉NFET 130A-130C流向接地。為了保持相應(yīng)導(dǎo)線A、B和C不受驅(qū)動，上拉NFET 115A-115C和下拉NFET 130A-130C 二者都被截止。結(jié)果，幾乎沒有電流流過相應(yīng)導(dǎo)線A、B和C。通過向相應(yīng)門117A-117C輸入邏輯一(例如，電源電壓)，上拉NFET 115A-115C可以被導(dǎo)通，且通過向相應(yīng)門117A-117C輸入邏輯零(例如，接地)，上拉NFET 115A-115C可以被截止，并且通過向相應(yīng)門132A-132C輸入邏輯一(例如，電源電壓)，下拉NFET 130A-130C可以被導(dǎo)通，且通過向相應(yīng)門132A-132C輸入邏輯零(例如，接地)，下拉NFET 130A-130C可以被截止。
[0030]在一個(gè)實(shí)施例中，驅(qū)動器110A-110C是受控的，從而在給定時(shí)間，導(dǎo)線A、B和C中只有兩個(gè)被驅(qū)動而導(dǎo)線A、B和C中的另一個(gè)不受驅(qū)動。此外，這兩個(gè)被驅(qū)動的導(dǎo)線是以相反極性被驅(qū)動的。例如，若導(dǎo)線A和B被驅(qū)動，那么導(dǎo)線A可以用正電流I被驅(qū)動，而導(dǎo)線B可以用負(fù)電流-1被驅(qū)動，或者反之。在該示例中，導(dǎo)線C是不受驅(qū)動的。
[0031]在該示例中，有三對能夠被同時(shí)驅(qū)動的不同的可能導(dǎo)線對:導(dǎo)線A和B、導(dǎo)線B和C，以及導(dǎo)線A和C。這三對導(dǎo)線對中的每一對可以被稱為相位狀態(tài)。對于每個(gè)相位狀態(tài)，有兩種可能的極性。例如，若導(dǎo)線A和B被驅(qū)動，那么導(dǎo)線A可以被正驅(qū)動而導(dǎo)線B可以被負(fù)驅(qū)動，或者導(dǎo)線A可以被負(fù)驅(qū)動而導(dǎo)線B可以被正驅(qū)動。由此，三條導(dǎo)線A、B和C可以具有三種不同的相位狀態(tài)，其中每個(gè)相位狀態(tài)有兩種不同極性，結(jié)果有總共由六種可能的狀態(tài)。如以下所進(jìn)一步討論的，這六種可能狀態(tài)在圖1A-1F中解說。
[0032]圖1A示出了第一狀態(tài)，其中導(dǎo)線A和B被驅(qū)動，而導(dǎo)線C不受驅(qū)動，并且導(dǎo)線A被正驅(qū)動而導(dǎo)線B被負(fù)驅(qū)動。結(jié)果，電流通過導(dǎo)線A從發(fā)射機(jī)側(cè)流向接收機(jī)側(cè)，并且通過導(dǎo)線B回到發(fā)射機(jī)側(cè)(由圖1A中的電流循環(huán)表示)。幾乎沒有電流流過導(dǎo)線C。
[0033]圖1B示出