多核心處理器的調試系統(tǒng)與調試方法
【技術領域】
[0001]本發(fā)明是有關于一種調試系統(tǒng)，且特別是有關于一種多核心處理器的調試系統(tǒng)與調試方法。
[0002]先前技術
[0003]隨著科技的進步，多核心(mult1-core)架構平臺提供了精簡的尺寸、低耗的電能、卻擁有強大運算能力的平臺，來實現各種應用內容的整合。對于多核心架構平臺來說，在軟件開發(fā)的過程中，必然使用到調試器來進行調試。傳統(tǒng)的調試系統(tǒng)10例如圖1所示，其中電腦主機110可包括調試器的軟件部分，調試目標系統(tǒng)150則包括待調試的處理器。隨著調試目標系統(tǒng)150中核心數目的增加，軟件的復雜度也隨著增加。因此，在多核心的系統(tǒng)上，一個完整的調試系統(tǒng)對軟件的發(fā)展而言是相當重要的。
[0004]目前處理器早已進入多核心的趨勢，實驗室里制造的多核心架構平臺已經可以達到幾十個內核心，而且可能是包含多種不同核心的異質(heterogeneous)多核心平臺。于已知的技術中，每一個核心可視為獨立的處理器，且各自需要一個專屬的調試系統(tǒng)。如果多核心架構平臺有二十個內核心，意謂著需要二十個如圖1所示的除錯系統(tǒng)架構，這會使調試系統(tǒng)的軟硬件復雜化，成本上升，且使用上也有諸多不便。如果有多個內核心負責同一工作，這些核心必須同時開始執(zhí)行并同時進入調試狀態(tài)，因為調試器各自獨立，加上使用者逐一操作的時間差，會使上述的同步需求難以達成。
[0005]為了調試異質多核心處理器中的多個內核心，一種現有的解決方式是采用私有架構的整體重新開發(fā)。然而，此種解決方式雖然靈活性較大，但不僅開發(fā)周期長且軟件的維護也復雜。另外，還有一種解決方式是于同一時間僅調試或監(jiān)看單一個內核心的運作狀態(tài)，再透過切換核心的方式而達到對不同內核心分別進行調試與控制的目的。然而，此種解決方式并無法達成對多個核心同步調試的目的。

【發(fā)明內容】

[0006]有鑒于此，本發(fā)明提供一種多核心處理器的調試系統(tǒng)與調試方法，無須透過復雜且龐大軟件開發(fā)就可實現一種功能強大的多核心處理器的調試系統(tǒng)，并達到同時對多個內核心進行調試目的。
[0007]本發(fā)明提出一種多核心處理器的調試系統(tǒng)，其包括調試主機、目標處理器以及映射與協(xié)議轉換裝置。此調試主機包括一調試器(debugger)，而此目標處理器包括多個內核心。映射與協(xié)議轉換裝置連接于調試主機與目標處理器之間，辨識各內核心所屬的核心架構，并依據各內核心所屬的核心架構將每一內核心分別映射至至少一進程(process)底下的至少一線程(thread)。之后，調試器依據各內核心所對應的進程與線程來對目標處理器進行一調試程序。
[0008]在本發(fā)明的一范例實施例中，所述的核心架構至少包括第一類架構與第二類架構，而映射與協(xié)議轉換裝置將這些內核心中屬于第一類架構的第一內核心映射至進程中的第一進程，并將這些內核心中屬于第二類架構的第二內核心映射至進程中的第二進程。
[0009]在本發(fā)明的一范例實施例中，所述的核心架構包括第一類架構，而內核心至少包括第一內核心以及第二內核心。當內核心中的第一內核心與第二內核心同屬于第一類架構，映射與協(xié)議轉換裝置將第一內核心與第二內核心一同映射至進程中的第一進程。并且，映射與協(xié)議轉換裝置將第一內核心與第二內核心分別映射至第一進程底下的第一線程與第二線程。
[0010]在本發(fā)明的一范例實施例中，其中同屬于第一類架構的第一內核心以及第二內核心運作于一對稱型處理狀態(tài)。
[0011]在本發(fā)明的一范例實施例中，所述的核心架構包括第一類架構，而內核心至少包括第一內核心以及第二內核心。當內核心中的第一內核心與第二內核心同屬于第一類架構，映射與協(xié)議轉換裝置將第一內核心映射至進程中的第一進程底下的第一線程，并將第二內核心映射至進程中的第二進程底下的第二線程。
[0012]在本發(fā)明的一范例實施例中，其中同屬于第一類架構的第一內核心以及第二內核心運作于一非對稱型處理狀態(tài)。
[0013]在本發(fā)明的一范例實施例中，所述的調試主機包括圖形使用者面模塊。此圖形使用者面模塊提供一使用者界面以接收操作命令，且調試器輸出對應操作命令的調試指令至映射與協(xié)議轉換裝置。
[0014]在本發(fā)明的一范例實施例中，所述的映射與協(xié)議轉換裝置包括控制伺服器以及協(xié)議轉換介面裝置?？刂扑欧鹘浻删W絡介面連接調試器，控制內核心映射至進程底下的線程。協(xié)議轉換介面裝置透過第一傳輸介面與控制伺服器連接，并透過第二傳輸介面與目標處理器連接。協(xié)議轉換介面裝置將來自控制伺服器的資料轉換成符合第二傳輸介面的協(xié)議標準的信號。
[0015]在本發(fā)明的一范例實施例中，于所述的調試器對目標處理器進行調試程序期間，目標處理器輸出關聯于內核心中第一內核心的核心調試資料至映射與協(xié)議轉換裝置。映射與協(xié)議轉換裝置依據第一內核心所對應的進程其中之一與線程其中之一將核心調試資料封裝為調試訊息，并將調試訊息傳回至調試器。
[0016]從另一觀點來看，本發(fā)明提出一種多核心處理器的調試方法，適用于一調試系統(tǒng)。此調試系統(tǒng)包括調試主機、目標處理器以及映射與協(xié)議轉換裝置，而目標處理器包括多個內核心。所述方法包括下列步驟。連接目標處理器與映射與協(xié)議轉換裝置。由映射與協(xié)議轉換裝置辨識各內核心所屬的核心架構，并依據各內核心所屬的核心架構將內核心映射至至少一進程底下的多個線程。之后，由調試主機的調試器依據各內核心所對應的進程與線程來對目標處理器進行一調試程序。
[0017]基于上述，在本發(fā)明的調試系統(tǒng)中，基于調試器對多進程與多線程的調試機制的支持，將多核心處理器的各個內核心映射為各自對應的進程與線程，從而利用調試主機的調試器對多核心處理器的各多個內核心進行同步的調試。如此，無論是同質(homogeneous)多核心處理器或異質多核心處理器，本發(fā)明的調試系統(tǒng)與調試方法皆適用，并可降低調試系統(tǒng)開發(fā)成本以及提高調試系統(tǒng)使用上的便利性。
[0018]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。
【附圖說明】
[0019]圖1是已知的一種調試系統(tǒng)的示意圖。
[0020]圖2是依照本發(fā)明一實施例所繪示的多核心處理器的調制系統(tǒng)的示意圖。
[0021]圖3是依照本發(fā)明一實施例所繪示的將多個內核心映射至進程與線程的范例示意圖。
[0022]圖4是依照本發(fā)明另一實施例所繪示的多核心處理器的調制系統(tǒng)的示意圖。
[0023]圖5是依照本發(fā)明一實施例所繪示的調試方法的流程圖。
[0024]符號說明
[0025]10、20、30、40:調試系統(tǒng)
[0026]110:電腦主機
[0027]150:調試目標系統(tǒng)
[0028]210:調試主機
[0029]211、411:圖形使用者介面模塊
[0030]212、412:調試器
[0031]220、421:映射與協(xié)議轉換模塊
[0032]230、4:30:目標處理器
[0033]231_1 ?231_N、431_1 ?431_N:內核心
[0034]421:控制伺服器
[0035]422:協(xié)議轉換介面裝置
[0036]P_1 ?P_M:進程
[0037]T_1 ?T_N:線程
[0038]I1:網絡介面
[0039]12、13:傳輸介面
[0040]S501?S503:本發(fā)明一實施例所述的調試方法的各步驟
【具體實施方式】
[0041]圖2是依照本發(fā)明一實施例所繪示的多核心處理器的調試系統(tǒng)的示意圖。請參照圖2，調試系統(tǒng)包括調試主機210、映射與協(xié)議轉換裝置220以及目標處理器230。調試主機210例如是桌上型電腦、筆記型電腦或其他具有運算功能的計算機裝置等，在此并不限制其范圍。目標處理器230例如是封裝成單一晶片的嵌入式微處理器或微控制器等，在此并不限制其范圍。于本范例實施例中，目標處理器230包括多個內核心231_1?231_N，其中N為大于1的整數，本發(fā)明對于內核心的數量并無限制。再者，目標處理器230可以是同質核心處理器或異質核心處理器，本發(fā)明對此并不限制。換言之，這些內核心231_1?231_~可分別隸屬于相同或不同的核心架構。
[0042]于本范例實施例中，調試主機210可接收使用者所下達的操作指令對目標處理器230中的多個內核心進行調試，從而判斷目標處理器230是否可正常的執(zhí)行工作。于本范例實施例中，調試主機210包括圖形使用者介面模塊211以及調試器212。在本范例實施例中，圖形使用者介面模塊211以及調試器212包可括正常運作所需的硬件元件(例如，處理器、晶片組、控制器或特定電路、儲存單元等)及/或軟件元件(例如，專門用以實現特定功能的軟件模塊或函式等)。
[0043]調試器212為一種用于偵錯(debug)其它程序的電腦程序及工具，其能夠讓程序碼在指令組模擬器中可以檢查運行狀況以及選擇