用于集成的pcie控制器的改進(jìn)的功率控制技術(shù)的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本文所述的實(shí)施例一般涉及計(jì)算系統(tǒng)和計(jì)算系統(tǒng)功率控制技術(shù)。
【背景技術(shù)】
[0002]在典型的計(jì)算系統(tǒng)中，與建立和維護(hù)處理器電路和諸如圖形卡之類的外圍設(shè)備之間的快速外圍組件互連(PCI)(PCIe)通信鏈路相關(guān)聯(lián)的功率消耗可能是顯著的。在其中有限的功率是可用的并且PCIe外圍的特征是非必需的和/或可以由集成的替代設(shè)備執(zhí)行的情況下，可期望解激活(deactivate)PCIe外圍并從PCIe控制器和/或支持PCIe鏈路的其它電路移除功率。例如，在其中將PCIe控制器集成在處理器電路內(nèi)的系統(tǒng)中，可期望從PCIe控制器和/或其它支持電路移除功率，以便使得處理器電路能夠進(jìn)入較低功率狀態(tài)。然而，根據(jù)傳統(tǒng)的方法，雖然可禁用集成的PCIe控制器，但沒有建立過程，集成的PCIe控制器通過所述過程在其駐留在內(nèi)的處理器電路的正在進(jìn)行的操作的過程中可以被斷電。
【附圖說明】
[0003]圖1圖示操作環(huán)境的一個(gè)實(shí)施例。
[0004]圖2圖示裝置的一個(gè)實(shí)施例和第一系統(tǒng)的一個(gè)實(shí)施例。
[0005]圖3圖示第一邏輯流程的一個(gè)實(shí)施例。
[0006]圖4圖示第二邏輯流程的一個(gè)實(shí)施例。
[0007]圖5圖示存儲(chǔ)介質(zhì)的一個(gè)實(shí)施例。
[0008]圖6圖示第二系統(tǒng)的一個(gè)實(shí)施例。
[0009]圖7圖示第三系統(tǒng)的一個(gè)實(shí)施例。
[0010]圖8圖示設(shè)備的一個(gè)實(shí)施例。
【具體實(shí)施方式】
[0011]各種實(shí)施例可一般涉及用于集成的PCIe控制器的功率控制技術(shù)。更特別地，各種實(shí)施例涉及使得能夠從集成的PCIe控制器移除功率的技術(shù)。在一個(gè)實(shí)施例中，例如，處理器電路可包括集成的PCIe控制器和邏輯，以檢測功率降低觸發(fā)，禁用集成的PCIe控制器，并基于用于集成的PCIe控制器的功率移除設(shè)置而從集成的PCIe控制器移除功率。描述和要求保護(hù)其它實(shí)施例。
[0012]各種實(shí)施例可包括一個(gè)或多個(gè)元件。元件可包括被布置成執(zhí)行某些操作的任何結(jié)構(gòu)。每個(gè)元件可被實(shí)現(xiàn)為硬件、軟件或其任何組合，如針對(duì)給定的設(shè)計(jì)參數(shù)或性能約束的集合所期望的。雖然可在某個(gè)拓?fù)浣Y(jié)構(gòu)中通過示例的方式來用有限數(shù)量的元件描述實(shí)施例，但在替代拓?fù)浣Y(jié)構(gòu)中，實(shí)施例可包括更多或更少的元件，如針對(duì)給定的實(shí)現(xiàn)方式所期望的。值得注意的是:對(duì)“一個(gè)實(shí)施例”或“實(shí)施例”的任何提及意味著關(guān)于實(shí)施例所述的特定特征、結(jié)構(gòu)或特性包括在至少一個(gè)實(shí)施例中。在說明書中的各個(gè)地方中，短語“在一個(gè)實(shí)施例中”、“在一些實(shí)施例中”和“在各種實(shí)施例中”的出現(xiàn)不一定都指代相同實(shí)施例。
[0013]圖1圖示操作環(huán)境100的實(shí)施例，諸如可表示各種實(shí)施例。如圖1中所示，處理器電路102通過PCIe鏈路151與PCIe設(shè)備150通信。為了支持與PCIe設(shè)備150的通信，處理器電路102包括集成的PCIe控制器106和集成的PCIe輸入/輸出(I/O)模塊108。在一些實(shí)施例中，PCIe控制器106可包括電路，該電路可操作以管理和/或配置PCIe設(shè)備150，和/或管理和/或配置經(jīng)由PCIe鏈路151的處理器電路102和PCIe設(shè)備150之間的事務(wù)和/或數(shù)據(jù)層通信。在各種實(shí)施例中，PCIe I/O模塊108可包括電路，該電路可操作以管理和/或配置在比PCIe控制器106低的抽象層的處理器電路102和PCIe設(shè)備150之間的通信。例如，在一些實(shí)施例中，PCIe I/O模塊108可能可操作以管理和/或配置經(jīng)由PCIe鏈路151的處理器電路102和PCIe設(shè)備150之間的物理層通信。實(shí)施例不被限制在該上下文中。
[0014]在操作期間，PCIe控制器106、PCIe I/O模塊108和/或PCIe設(shè)備150均可消耗功率。在各種實(shí)施例中，由PCIe控制器106和PCI I/O模塊108消耗的功率可包括由處理器電路102消耗的整體功率的一部分。在一些實(shí)施例中，可能變得期望將處理器電路102轉(zhuǎn)變成較低功率狀態(tài)，其中其整體功率消耗水平降低。在各種實(shí)施例中，為了使得能夠轉(zhuǎn)變成較低功率狀態(tài)，可能期望從PCIe控制器106和/或PCIe I/O模塊108移除功率。從PCIe控制器106和/或PCIe I/O模塊108移除功率的一個(gè)潛在的方法可包括功率門控PCIe控制器106和/或PCIeI/O模塊108。然而，雖然一些傳統(tǒng)的系統(tǒng)使得能夠從諸如PCIe設(shè)備150之類的PCIe設(shè)備移除功率，但它們不支持從諸如PCIe控制器106和PCIe I/O模塊108之類的PCIe組件移除功率。
[0015]圖2圖示裝置200的框圖。裝置200包括可支持從諸如圖1的PCIe控制器106和/或PCIe I/O模塊108之類的PCIe組件移除功率的裝置的示例。如圖2中所示，裝置200包括多個(gè)元件，所述多個(gè)元件包括處理器電路202和存儲(chǔ)器單元204。然而，實(shí)施例不限于該圖中所示元件的類型、數(shù)量或布置。
[0016]在一些實(shí)施例中，裝置200可包括處理器電路202。處理器電路202可使用任何處理器或邏輯設(shè)備來實(shí)現(xiàn)，諸如復(fù)雜指令集計(jì)算機(jī)(CISC)微處理器、精簡指令集計(jì)算(RISC)微處理器、甚長指令字(VLIW)微處理器、x86指令集兼容處理器、實(shí)現(xiàn)指令集的組合的處理器、諸如雙核處理器或雙核移動(dòng)處理器之類的多核處理器、或任何其它微處理器或中央處理單元(CPU)。處理器電路202還可被實(shí)現(xiàn)為專用處理器，諸如控制器、微控制器、嵌入式處理器、芯片多處理器(CMP)、協(xié)處理器、數(shù)字信號(hào)處理器(DSP)、網(wǎng)絡(luò)處理器、媒體處理器、輸入/輸出(I/O)處理器、媒體訪問控ffjij(MAC)處理器、無線電基帶處理器、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)、可編程邏輯器件(PLD)等等。在一個(gè)實(shí)施例中，例如，處理器電路202可被實(shí)現(xiàn)為通用處理器，諸如由加利福尼亞州圣克拉拉市的Intel ?公司制造的處理器。實(shí)施例不被限制在該上下文中。
[0017]在各種實(shí)施例中，裝置200可包括或被布置成與存儲(chǔ)器單元204通信地耦合。存儲(chǔ)器單元204可使用能夠存儲(chǔ)數(shù)據(jù)的任何機(jī)器可讀或計(jì)算機(jī)可讀介質(zhì)來實(shí)現(xiàn)，包括易失性和非易失性存儲(chǔ)器二者。例如，存儲(chǔ)器單元204可包括只讀存儲(chǔ)器(R0M)、隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài) RAM(DRAM)、雙數(shù)據(jù)速率 DRAM(DDRAM)、同步DRAM (SDRAM)、靜態(tài)RAM( SRAM)、可編程R0M( PROM)、可擦除可編程R0M( EPROM)、電可擦除可編程ROM(EEPROM)、閃速存儲(chǔ)器、諸如鐵電聚合物存儲(chǔ)器之類的聚合物存儲(chǔ)器、奧氏存儲(chǔ)器、相變或鐵電存儲(chǔ)器、硅-氧化物-氮化物-氧化物-硅(S0N0S)存儲(chǔ)器、磁卡或光卡、或適于存儲(chǔ)信息的任何其它類型的介質(zhì)。值得注意的是:存儲(chǔ)器單元204的一些部分或全部可與處理器電路202被包括在相同的集成電路上，或者替代地，存儲(chǔ)器單元204的一些部分或全部可被布置在集成電路或其它介質(zhì)上，例如硬盤驅(qū)動(dòng)器，其在處理器電路202的集成電路的外部。雖然存儲(chǔ)器單元204被包含在圖2的裝置200中，但在一些實(shí)施例中，存儲(chǔ)器單元204可在裝置200的外部。實(shí)施例不被限制在該上下文中。
[0018]在一些實(shí)施例中，處理器電路202可包括PCIe控制器2064(:16控制器206可包括電路，該電路可操作以管理和/或配置PCIe設(shè)備250，和/或管理和/或配置處理器電路202和PCIe設(shè)備250之間的事務(wù)和/或數(shù)據(jù)層通信，并且可與圖1的PCIe控制器106相同或相似。在各種實(shí)施例中，處理器電路202可包括PCIe I/O模塊SOSJCIe I/O模塊208可包括電路，該電路可操作以管理和/或配置在比PCIe控制器206低的抽象層的處理器電路202和PCIe設(shè)備250之間的通信，并且可與圖1的PCIe I/O模塊108相同或相似。例如，在一些實(shí)施例中，PCIeI/O模塊208可能可操作以管理和/或配置處理器電路202和PCIe設(shè)備250之間的物理層通信。在各種實(shí)施例中，PCIe控制器206和PCIe I/O模塊208可共同地可操作以建立、訓(xùn)練、管理、配置和/或維護(hù)處理器電路202和PCIe設(shè)備250之間的PCIe鏈路251。在一些實(shí)施例中，處理器電路202和PCIe設(shè)備250可能可操作以根據(jù)一個(gè)或多個(gè)PCIe通信協(xié)議而通過PCIe鏈路251通信。實(shí)施例不被限制在該上下文中。
[0019]在各種實(shí)施例中，處理器電路202可包括功率控制單元(P⑶)210。1^⑶210可包括可操作以控制和/或管理向處理器電路202的一個(gè)或多個(gè)組件提供功率的電路、邏輯和/或指令的組合。在一些實(shí)施例中，pro 210可能可操作以控制和/或管理向PCIe控制器206和/或PCIe I/O模塊208提供功率。在各種這樣的實(shí)施例中，210可能可操作以通過控制一個(gè)或多個(gè)功率門212控制和/或管理向PCIe控制器206和/或PCIe I/O模塊208提供功率。每個(gè)功率門212可包括PCU 210可設(shè)置成斷開(open)狀態(tài)以便移除功率或設(shè)置成閉合(closed)狀態(tài)以便向處理器電路202的一個(gè)或多個(gè)組件提供功率的晶體管、器件或電路。在一些實(shí)施例中，P⑶210可能可操作以使用一個(gè)功率門212控制向PCIe控制器206提供功率，并且可能可操作以使用另一個(gè)功率門212控制向PCIe I/O模塊208提供功率。在各種其它實(shí)施例中，210可能可操作以使用一個(gè)功率門212控制向PCIe控制器206和PCIe I/O模塊208 二者提供功率。實(shí)施例不被限制在該上下文中。
[0020]圖2還圖示系統(tǒng)240的框圖。系統(tǒng)240可包括裝置200的任何上述的元件。系統(tǒng)240還可包括顯示器245。顯示器245可包括能夠顯示從處理器電路202接收的信息的任何顯示設(shè)備。用于顯示器245的示例可包括電視、監(jiān)視器、投影儀和計(jì)算機(jī)屏幕。在一個(gè)實(shí)施例中，例如，顯示器245可由液晶顯示器(IXD)、發(fā)光二極管(LED)或其它類型的合適的視覺接口來實(shí)現(xiàn)。顯示器245例如可包括觸敏顯示屏(“觸摸屏”)。在各種實(shí)現(xiàn)方式中，顯示器245可包括包含嵌入式晶體管的一個(gè)或多個(gè)薄膜晶體管(TFT)LCD。然而實(shí)施例不限于這些示例。
[0021]在裝置200和/或系統(tǒng)240的操作期間，可變得期望降低其整體功率消耗水平。在示例性實(shí)施例中，裝置200和/或系統(tǒng)240可包括使用到外部功率供應(yīng)的連接操作的便攜式計(jì)算設(shè)備。如果移除了到外部功率供應(yīng)的連接，裝置200和/或系統(tǒng)240可依賴于用于功率的電池，并且可期望降低裝置200和/或系統(tǒng)240的功率消耗水平，以便增加在電池功率耗盡之前裝置200和/或系統(tǒng)240可操作的時(shí)間量。實(shí)施例不限于該示例。
[0022]在各種實(shí)施例中，處理器電路202可能可操作以檢測功率降低觸發(fā)214。在一些實(shí)施例中，功率降低觸發(fā)214可包括指示存在其中期望功率消耗中的降低的情況的信息和/或信號(hào)。在示例性實(shí)施例中，處理器電路202可能可操作以檢測功率降低觸發(fā)214，所述功率降低觸發(fā)214指示:外部功率供應(yīng)連接已被移除，并且因此裝置200和/或系統(tǒng)240正在靠電池功率運(yùn)行。值得注意的是，在各種實(shí)施例中，功率降低觸發(fā)214可僅包括由處理器電路202執(zhí)行的一個(gè)或多個(gè)計(jì)算的結(jié)果，并且處理器電路202可通過執(zhí)行一個(gè)或多個(gè)計(jì)算并識(shí)別結(jié)果而檢測功率降低觸發(fā)214。在這樣的實(shí)施例的示例中，處理器電路202可能可操作以比較當(dāng)前功率消耗水平與目標(biāo)功率消耗水平，并且功率降低觸發(fā)214可包括由處理器電路202確定并指