一種用于單芯片系統(tǒng)內(nèi)雙總線間的傳輸同步器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路芯片內(nèi)部互連總線技術(shù)領(lǐng)域，尤其是涉及一種用于單芯片系統(tǒng)內(nèi)雙總線間的傳輸同步器。
【背景技術(shù)】
[0002]在一個(gè)SoCXSystem on Chip，單芯片系統(tǒng))中，通常包含若干個(gè)主設(shè)備和若干個(gè)從設(shè)備。在主設(shè)備和從設(shè)備之間，通過(guò)特定協(xié)議的總線相連接，以實(shí)現(xiàn)數(shù)據(jù)的傳輸。通常，主設(shè)備和從設(shè)備之間，只通過(guò)一條總線相連.但當(dāng)主設(shè)備和從設(shè)備之間，有兩條不同協(xié)議的總線相連時(shí)，就產(chǎn)生了多總線數(shù)據(jù)同步問(wèn)題。
[0003]所謂的多總線數(shù)據(jù)同步問(wèn)題，在本文中，特指如下情況:主設(shè)備向從設(shè)備一先一后，發(fā)出A，B兩次數(shù)據(jù)傳輸.這兩次數(shù)據(jù)傳輸，分別通過(guò)總線O和總線I完成.但由于總線O的傳輸延遲大于總線I，使得總線I上傳輸?shù)腂數(shù)據(jù)，先于總線O上的A數(shù)據(jù)，到達(dá)從設(shè)備。從而使得從設(shè)備對(duì)于A，B兩次數(shù)據(jù)傳輸?shù)慕邮茼樞?，與主設(shè)備的發(fā)出順序不符。
[0004]為了應(yīng)對(duì)上述由于不同總線傳輸延遲不同，致使從設(shè)備接受數(shù)據(jù)順序發(fā)生了錯(cuò)誤的情況，一般采用軟件的方式加以解決。即通過(guò)編寫主設(shè)備的程序，當(dāng)主設(shè)備發(fā)出A數(shù)據(jù)后，先不立即發(fā)出B數(shù)據(jù)，而是先從從設(shè)備回讀A數(shù)據(jù)，確認(rèn)A數(shù)據(jù)已經(jīng)被從設(shè)備收到后，再發(fā)出B數(shù)據(jù)。
[0005]上述通過(guò)軟件程序來(lái)解決多總線數(shù)據(jù)同步問(wèn)題的方法，不僅增加了軟件代碼的復(fù)雜度，也降低了數(shù)據(jù)傳輸?shù)男省?br>
【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明旨在提出一種用于單芯片系統(tǒng)內(nèi)雙總線間的傳輸同步器，以解決不同總線協(xié)議和總線延時(shí)帶來(lái)的傳輸順序不正確的問(wèn)題。
[0007]為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0008]—種用于單芯片系統(tǒng)內(nèi)雙總線間的傳輸同步器，包括:
[0009]總線解析器，負(fù)責(zé)接收主設(shè)備通過(guò)兩條總線發(fā)出的傳輸命令信息，總線解析器接收信息后，立即轉(zhuǎn)發(fā)給判別器，進(jìn)行判別;總線解析器包括總線O解析器和總線I解析器；
[0010]判別器，內(nèi)部包括至少2組地址寄存器和2位屏蔽控制位，主設(shè)備通過(guò)總線I可以讀寫上述地址寄存器和屏蔽控制位，2組地址寄存器分別存儲(chǔ)需要進(jìn)行同步控制的總線O傳輸目標(biāo)地址和總線I傳輸目標(biāo)地址，2位屏蔽控制位用于分別控制總線O屏蔽器和總線I屏蔽器的開啟和關(guān)閉；
[0011]總線屏蔽器，負(fù)責(zé)根據(jù)判別器發(fā)出的控制信息來(lái)屏蔽對(duì)應(yīng)總線的新的傳輸，如果判別結(jié)果為不屏蔽，總線屏蔽器將允許對(duì)應(yīng)總線上的傳輸命令信息轉(zhuǎn)發(fā)至從設(shè)備，反之如果判別結(jié)果為屏蔽，總線屏蔽器則不將收到的傳輸命令信息轉(zhuǎn)發(fā)至從設(shè)備；總線屏蔽器包括總線O屏蔽器和總線I屏蔽器。
[0012]進(jìn)一步的，所述主設(shè)備通過(guò)兩條總線發(fā)出的傳輸命令信息至少應(yīng)包括傳輸開啟信息和地址信息。
[0013]進(jìn)一步的，所述總線屏蔽器還要將阻止或允許從設(shè)備發(fā)出的應(yīng)答信息通過(guò)對(duì)應(yīng)總線發(fā)送到主設(shè)備。
[0014]相對(duì)于現(xiàn)有技術(shù)，本發(fā)明具有以下優(yōu)勢(shì):
[0015]解決不同總線協(xié)議和總線延時(shí)帶來(lái)的傳輸順序不正確的問(wèn)題，該傳輸同步器能夠?qū)崟r(shí)監(jiān)測(cè)兩條總線上的數(shù)據(jù)傳輸，當(dāng)監(jiān)測(cè)到傳輸順序與規(guī)定順序不符時(shí)，屏蔽實(shí)際先到達(dá)的數(shù)據(jù)傳輸，直至本該先發(fā)生的數(shù)據(jù)傳輸完成后，實(shí)際先到達(dá)的數(shù)據(jù)傳輸才被解除屏蔽;同時(shí)沒有增加軟件代碼的復(fù)雜度，也沒影響數(shù)據(jù)傳輸?shù)男省?br>【附圖說(shuō)明】
[0016]構(gòu)成本發(fā)明的一部分的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中:
[0017]圖1為本發(fā)明實(shí)施例所述同步器與總線主、從設(shè)備的連接關(guān)系圖；
[0018]圖2為本發(fā)明實(shí)施例所述同步器的內(nèi)部架構(gòu)圖；
[0019]圖3為本發(fā)明實(shí)施例所述同步器的一個(gè)典型工作流程圖。
【具體實(shí)施方式】
[0020]需要說(shuō)明的是，在不沖突的情況下，本發(fā)明中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0021 ]下面將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明。
[0022]本發(fā)明實(shí)施例用于單芯片系統(tǒng)內(nèi)雙總線間的傳輸同步器，與總線主、從設(shè)備的連接關(guān)系如圖1所示，單芯片內(nèi)的主設(shè)備與從設(shè)備之間，有總線O和總線I兩條總線相連，主設(shè)備可以通過(guò)總線O或總線I，對(duì)從設(shè)備進(jìn)行數(shù)據(jù)的讀或?qū)懖僮?，總線傳輸同步器，位于主設(shè)備和從設(shè)備之間，主設(shè)備通過(guò)任意總線上發(fā)出的訪問(wèn)命令，需經(jīng)過(guò)總線同步器的轉(zhuǎn)發(fā)，才能到達(dá)從設(shè)備;從設(shè)備的反饋信息，也需經(jīng)過(guò)總線同步器的轉(zhuǎn)發(fā)，才能到達(dá)主設(shè)備；
[0023]本發(fā)明中所述的單芯片系統(tǒng)的總線，至少包括如下2類傳輸信息:
[0024]—、主設(shè)備發(fā)出的傳輸命令信息，至少包括如下信號(hào):
[0025]1.傳輸發(fā)起信號(hào)，標(biāo)志著一次新的傳輸?shù)拈_始；
[0026]2.地址信號(hào)，指明訪問(wèn)從設(shè)備存儲(chǔ)單元的具體編號(hào)。
[0027]二、從設(shè)備反饋的傳輸應(yīng)答信息，至少包括如下信號(hào):
[0028]1.傳輸應(yīng)答信號(hào)，標(biāo)志著從設(shè)備已經(jīng)接收到傳輸命令信息。
[0029]本發(fā)明實(shí)施例用于單芯片系統(tǒng)內(nèi)雙總線間的傳輸同步器，如圖2所示，包括:
[0030]總線O解析器，負(fù)責(zé)接收主設(shè)備通過(guò)總線O發(fā)出的傳輸命令信息，至少應(yīng)包括傳輸開啟信息和目標(biāo)地址信息，并按照總線O的協(xié)議，解析出訪問(wèn)的目標(biāo)地址值，并將此目標(biāo)地址值發(fā)送給判別器；
[0031]總線I解析器，負(fù)責(zé)接收主設(shè)備通過(guò)總線I發(fā)出的傳輸命令信息，至少應(yīng)包括傳輸開啟信息和目標(biāo)地址信息，并按照總線I的協(xié)議解析出訪問(wèn)的目標(biāo)地址值，并將此目標(biāo)地址值發(fā)送給判別器進(jìn)行判別；
[0032]判別器，內(nèi)部包括至少2組地址寄存器和2位屏蔽控制位，主設(shè)備通過(guò)總線可以讀寫上述地址寄存器和屏蔽控制位，2組地址寄存器分別存儲(chǔ)需要進(jìn)行同步控制的總線O傳輸目標(biāo)地址和總線I傳輸目標(biāo)地址，2位屏蔽控制位用于分別控制總線O屏蔽器和總線I屏蔽器的開啟和關(guān)閉；當(dāng)主設(shè)備發(fā)起一次傳輸時(shí)，判別器接收對(duì)應(yīng)總線的總線解析器提取的傳輸目標(biāo)地址，并與內(nèi)部對(duì)應(yīng)的地址寄存器進(jìn)行匹配檢查；如果地址匹配成功，且對(duì)應(yīng)的屏蔽控制位為有效時(shí)，判別器將向?qū)?yīng)的總線屏蔽器發(fā)出開啟屏蔽信號(hào);如果地址匹配不成功，或?qū)?yīng)的屏蔽控制位無(wú)效，則判別器不發(fā)出開啟屏蔽信號(hào)；
[0033]總線屏蔽器，負(fù)責(zé)根據(jù)判別器發(fā)出的控制信息，來(lái)屏蔽對(duì)應(yīng)總線的新的傳輸，如果判別結(jié)果為不屏蔽，總線屏蔽器將允許對(duì)應(yīng)總線上的傳輸命令信息轉(zhuǎn)發(fā)至從設(shè)備，反之如果判別結(jié)果為屏蔽，總線屏蔽器則不將收到的傳輸命令信息轉(zhuǎn)發(fā)至從設(shè)備；總線屏蔽器包括總線O屏蔽器和總線I屏蔽器。
[0034]總線O屏蔽器，負(fù)責(zé)根據(jù)判別器是否開啟屏蔽總線O的控制信號(hào)，如果判別結(jié)果為不屏蔽，將允許O總線上的傳輸命令信息轉(zhuǎn)發(fā)至從設(shè)備，反之如果判別結(jié)果為屏蔽，總線O屏蔽器則不將收到的傳輸命令信息轉(zhuǎn)發(fā)至從設(shè)備；總線O屏蔽器將阻止或允許從設(shè)備發(fā)出的應(yīng)答信息，通過(guò)總線O發(fā)送到主設(shè)備；
[0035]總線I屏蔽器，負(fù)責(zé)根據(jù)判別器是否開啟屏蔽總線I的控制信號(hào)，如果判別結(jié)果為不屏蔽，將允許I總線上的傳輸命令信息轉(zhuǎn)發(fā)至從設(shè)備，反之如果判別結(jié)果為屏蔽，總線I屏蔽器則不將收到的傳輸命令信息轉(zhuǎn)發(fā)至從設(shè)備；總線I屏蔽器將阻止或允許從設(shè)備發(fā)出的應(yīng)答信息，通過(guò)總線I發(fā)送到主設(shè)備。
[0036]本發(fā)明同步器的一個(gè)典型工作流程，如圖3所示，主要包括一下3個(gè)主要階段:
[0037]一、初始狀態(tài).
[0038]此時(shí)同步器允許所有主設(shè)備通過(guò)總線O或總線I進(jìn)行傳輸；
[0039]二、總線檢測(cè)狀態(tài).
[0040]為了保證兩個(gè)目標(biāo)傳輸a和b的順序?yàn)閍先b后，主設(shè)備通過(guò)總線I配置同步器中的判別器，在判別器的兩個(gè)地址寄存器中分別寫入a，b兩個(gè)目標(biāo)地址值，并設(shè)置總線I對(duì)應(yīng)的屏蔽控制位為I;
[0041]在配置好同步器后，主設(shè)備通過(guò)總線O發(fā)出一次傳輸a，通過(guò)總線I發(fā)出一次傳輸b.由于總線O和總線I的協(xié)議不同，傳輸延時(shí)不同，a、b這兩個(gè)傳輸命令，到達(dá)傳輸同步器的先后順序并不確定；
[0042]如果總線O上的a傳輸先到達(dá)傳輸同步器，則a傳輸發(fā)送給從設(shè)備的同時(shí)，總線I對(duì)應(yīng)的屏蔽控制位被清O，之后到達(dá)的b傳輸，不會(huì)被屏蔽；
[0043]三、總線屏蔽狀態(tài)
[0044]如果總線I上的b傳輸先到達(dá)傳輸同步器，則判別器發(fā)出屏蔽控制信號(hào)給總線I屏蔽器，b傳輸被傳輸同步器屏蔽，直到總線O上的a傳輸?shù)竭_(dá)并通過(guò)同步器，發(fā)送到從設(shè)備后，b傳輸?shù)钠帘尾疟唤獬?br>[0045]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種用于單芯片系統(tǒng)內(nèi)雙總線間的傳輸同步器，其特征在于包括: 總線解析器，負(fù)責(zé)接收主設(shè)備通過(guò)兩條總線發(fā)出的傳輸命令信息，總線解析器接收信息后，立即轉(zhuǎn)發(fā)給判別器進(jìn)行判別;總線解析器包括總線O解析器和總線I解析器； 判別器，內(nèi)部包括至少2組地址寄存器和2位屏蔽控制位，主設(shè)備通過(guò)總線I可以讀寫上述地址寄存器和屏蔽控制位，2組地址寄存器分別存儲(chǔ)需要進(jìn)行同步控制的總線O目標(biāo)地址和總線I目標(biāo)地址，2位屏蔽控制位用于分別控制總線O屏蔽器和總線I屏蔽器的開啟和關(guān)閉； 總線屏蔽器，負(fù)責(zé)根據(jù)判別器發(fā)出的控制信息來(lái)屏蔽對(duì)應(yīng)總線的新的傳輸，如果判別結(jié)果為不屏蔽，總線屏蔽器將允許對(duì)應(yīng)總線上的傳輸命令信息轉(zhuǎn)發(fā)至從設(shè)備，反之如果判別結(jié)果為屏蔽，總線屏蔽器則不將收到的傳輸命令信息轉(zhuǎn)發(fā)至從設(shè)備；總線屏蔽器包括總線O屏蔽器和總線I屏蔽器。2.根據(jù)權(quán)利要求1所述的用于單芯片系統(tǒng)內(nèi)雙總線間的傳輸同步器，其特征在于:所述主設(shè)備通過(guò)兩條總線發(fā)出的傳輸命令信息至少應(yīng)包括傳輸開啟信息和地址信息。3.根據(jù)權(quán)利要求1所述的用于單芯片系統(tǒng)內(nèi)雙總線間的傳輸同步器，其特征在于:所述總線屏蔽器還要將阻止或允許從設(shè)備發(fā)出的應(yīng)答信息通過(guò)對(duì)應(yīng)總線發(fā)送到主設(shè)備。
【專利摘要】本發(fā)明提供了一種用于單芯片系統(tǒng)內(nèi)雙總線間的傳輸同步器，包括：總線解析器,負(fù)責(zé)接收主設(shè)備通過(guò)兩條總線發(fā)出的傳輸命令信息，并轉(zhuǎn)發(fā)給判別器；判別器，內(nèi)部包括至少2組地址寄存器和2位屏蔽控制位，2組地址寄存器分別存儲(chǔ)需要進(jìn)行同步控制的總線0傳輸目標(biāo)地址和總線1傳輸目標(biāo)地址，2位屏蔽控制位用于分別控制對(duì)應(yīng)總線的總線屏蔽器的開啟和關(guān)閉；總線屏蔽器,負(fù)責(zé)根據(jù)判別器發(fā)出的控制信息來(lái)屏蔽對(duì)應(yīng)總線的新的傳輸。本發(fā)明具有以下優(yōu)勢(shì)：解決不同總線協(xié)議和總線延時(shí)帶來(lái)的傳輸順序不正確的問(wèn)題。
【IPC分類】G06F13/40
【公開號(hào)】CN105550145
【申請(qǐng)?zhí)枴緾N201510915134
【發(fā)明人】王粟, 鄭茳, 肖佐楠
【申請(qǐng)人】天津國(guó)芯科技有限公司
【公開日】2016年5月4日
【申請(qǐng)日】2015年12月9日