移位暫存電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)于一種移位暫存電路，特別是一種應(yīng)用于內(nèi)嵌式觸控面板的移位暫存電路。
【背景技術(shù)】
[0002]在內(nèi)嵌式(in-cell)觸控面板中，內(nèi)嵌式觸控面板在同一塊基板上設(shè)置有柵極驅(qū)動電路以及觸控電路，且柵極驅(qū)動信號線與觸控信號線彼此可能會很接近，因此柵極驅(qū)動信號與觸控信號會彼此干擾。由于柵極驅(qū)動信號的強度較強，經(jīng)由電容耦合效應(yīng)，柵極驅(qū)動信號往往會造成噪音而干擾觸控信號，而降低了觸控操作的信噪比(signal to noiserat1, SNR)。
[0003]在傳統(tǒng)的作法中，為了避免觸控信號被柵極驅(qū)動信號所干擾，一般會在使能觸控電路時，將移位暫存電路中的幾個特定信號拉低至低準位，以避免柵極驅(qū)動電路與觸控電路同時運作而彼此干擾。但于此同時，如何讓柵極驅(qū)動電路于觸控電路被使能的此期間過后能快速地重新正常運作，則成為工程師在設(shè)計移位暫存電路時的一大課題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明在于提供一種移位暫存電路，讓移位暫存電路在觸控電路被使能的此期間過后，能快速地重新正常運作。
[0005]本發(fā)明所揭露的一種移位暫存電路具有開關(guān)電路、上拉電路、下拉電路與箝制電路。上拉電路電連接至開關(guān)電路、下拉電路與箝制電路。開關(guān)電路包含第一晶體管、第二晶體管與第三晶體管。第一晶體管的柵極電連接至第二晶體管與第三晶體管。第一晶體管依據(jù)第一晶體管的柵極上的導通信號的電位調(diào)整控制信號的電位至第一參考電壓。第二晶體管依據(jù)啟動信號拉升導通信號的電位。第三晶體管依據(jù)重置信號重置導通信號的電位至第二參考電壓。上拉電路依據(jù)控制信號將輸出信號的電位調(diào)整為時脈信號的電位。下拉電路依據(jù)下拉信號與控制信號將輸出信號的電位調(diào)整至第二參考電壓。箝制電路依據(jù)箝制信號將控制信號的電位與輸出信號的電位調(diào)整至第二參考電壓。
[0006]綜合以上所述，本發(fā)明揭露了一種移位暫存電路，通過一開關(guān)電路適時地對移位暫存電路中的至少一個特定節(jié)點進行充放電，以在拉低移位暫存電路的多個信號時也能讓所述的特定節(jié)點維持所欲的電壓，從而讓移位暫存電路在觸控電路被使能的此期間過后，能快速地重新正常運作。
[0007]以上的關(guān)于本揭露內(nèi)容的說明及以下的實施方式的說明是用以示范與解釋本發(fā)明的精神與原理，并且提供本發(fā)明的專利申請范圍更進一步的解釋。
【附圖說明】
[0008]圖1為根據(jù)本發(fā)明一實施例所繪示的柵極驅(qū)動電路的功能方塊示意圖。
[0009]圖2為根據(jù)本發(fā)明圖1所繪示的其中一個移位暫存電路的電路示意圖。
[0010]圖3為根據(jù)本發(fā)明圖2所繪示的移位暫存電路的時序示意圖。
[0011]圖4為根據(jù)本發(fā)明一實施例所繪示的重置信號相對于不同電容值的電容Cl的時序示意圖。
[00?2]附圖標號說明:
[0013]I柵極驅(qū)動電路
[0014]10_1?10_10移位暫存電路
[0015]102開關(guān)電路
[0016]104下拉電路
[0017]106上拉電路
[0018]108箝制電路
[0019]C1、C2 電容
[0020]CK(I)?CK(1)時脈信號
[0021]G(I)?G(1)柵極驅(qū)動信號
[0022]K(5)重置信號
[0023]LC1、LC2 下拉信號
[0024]Q(1)、Q(3)、Q(5)、Q(7)控制信號
[0025]ST(1)、ST(3)、ST(5)、ST(9)啟動信號
[0026]T11?T74晶體管
[0027]ΤΡ_ΕΝ觸控使能信號
[0028]VDD_G第一參考電壓
[0029]VSS第二參考電壓
【具體實施方式】
[0030]以下在實施方式中詳細敘述本發(fā)明的詳細特征以及優(yōu)點，其內(nèi)容足以使本領(lǐng)域技術(shù)人員了解本發(fā)明的技術(shù)內(nèi)容并據(jù)以實施，且根據(jù)本說明書所揭露的內(nèi)容、申請專利范圍及圖式，本領(lǐng)域技術(shù)人員可輕易地理解本發(fā)明相關(guān)的目的及優(yōu)點。以下的實施例是進一步詳細說明本發(fā)明的觀點，但非以任何觀點限制本發(fā)明的范疇。
[0031]請參照圖1，圖1為根據(jù)本發(fā)明一實施例所繪示的柵極驅(qū)動電路的功能方塊示意圖。如圖1所示，柵極驅(qū)動電路I包含移位暫存電路10_1?10_10。在此實施例中，柵極驅(qū)動電路I是采用一傳三的結(jié)構(gòu)，因此移位暫存電路10_1、10_3、10_5、10_7、10_9彼此依序串接，而移位暫存電路10_2、10_4、10_6、10_8、10_10彼此依序串接。移位暫存電路1(0依據(jù)時脈信號CK(I)與啟動信號ST(I)產(chǎn)生柵極驅(qū)動信號G(l)，而移位暫存電路10_3依據(jù)時脈信號CK(3)與柵極驅(qū)動信號G(I)產(chǎn)生柵極驅(qū)動信號G(3)。至于移位暫存電路10_2、10_4?10_10的相關(guān)作動當可依圖1與上述內(nèi)容類推，于此則不再贅述。移位暫存電路1j?1jO是以非晶娃(Amorphous Si I icon, A-Si)工藝、多晶娃(Po Iy-Si I icon)工藝或低溫娃基板(low-temperature silicon substrate)工藝制成。后續(xù)是以此為示范例進行說明，然實際上柵極驅(qū)動電路I也可采用一傳二的結(jié)構(gòu)，而并不以此為限。
[0032]請接著參照圖2，圖2為根據(jù)本發(fā)明圖1所繪示的其中一個移位暫存電路的電路示意圖。在圖2所對應(yīng)的實施例中是以移位暫存電路10_5為例進行介紹，然移位暫存電路10_1?10_4、10_6?10_10具有的結(jié)構(gòu)及作動與移位暫存電路10_5相仿，本領(lǐng)域技術(shù)人員當可從本說明書類推而得。移位暫存電路10_5包含開關(guān)電路102、下拉電路104、上拉電路106與箝制電路108。上拉電路106電連接至開關(guān)電路102。下拉電路104電連接至上拉電路106。箝制電路108電連接至上拉電路106。移位暫存電路10_5是依據(jù)時脈信號CK(5)、啟動信號ST(3)、啟動信號ST(5)、啟動信號ST(9)、柵極驅(qū)動電壓G(3)、下拉信號LC1、下拉信號LC2、第一參考電壓￥00_6與第二參考電壓VSS產(chǎn)生柵極驅(qū)動信號G(5)。其中，移位暫存電路10_5中的啟動信號ST(3)與啟動信號ST(9)可分別被置換為柵極驅(qū)動信號G(3)與柵極驅(qū)動信號G(9)，且移位暫存電路10_5中的柵極驅(qū)動信號G(3)亦可被置換為啟動信號ST(3)。
[0033]下拉電路104依據(jù)下拉信號LC1、LC2與控制信號Q(5)，將柵極驅(qū)動信號G(5)的電位調(diào)整至第二參考電壓VSS。在此實施例中，當下拉信號LCl或下拉信號LC2當中的至少中一個為高電位的時候，柵極驅(qū)動信號G(5)的電位與控制信號Q(5)的電位被調(diào)整至第二參考電壓VSS。但在另一實施例中，當下拉信號LCl或下拉信號LC2當中的至少中一個為低電位的時候，柵極驅(qū)動信號G(5)的電位與控制信號Q(5)的電位被調(diào)整至第二參考電壓VSS。在此并不限制下拉電路104是在下拉信號LC1、LC2為何種電壓準位時將柵極驅(qū)動信號的電位調(diào)整至第二參考電壓VSS。
[0034]上拉電路106依據(jù)控制信號Q(5)將柵極驅(qū)動信號G(5)的電位調(diào)整為時脈信號CK(5)的電位。在此實施例中，當控制信號Q(5)為高電位時，晶體管T21被導通，柵極驅(qū)動信號G(5)的電位被調(diào)整為時脈信號CK (5)的電位。
[0035]箝制電路108依據(jù)箝制信號將控制信號Q(5)的電位與柵極驅(qū)動信號G(5)的電位調(diào)整至第二參考電壓VSS。在此實施例中是以啟動信號ST(9)作為箝制信號，且當啟動信號ST
(9)為高電位時，柵極驅(qū)動信號G(5)與控制信號Q(5)被調(diào)整至第二參考電壓VSS。
[0036]開關(guān)電路102是依據(jù)啟動信號與重置信號選擇性地調(diào)整控制信號Q(5)的電位至第一參考電壓VDD_G。在此實施例中，是以啟動信號ST(3)與啟動信號ST(5)作為啟動信號與重置信號，但實際上啟動信號ST(3)與啟動信號ST(5)可分別被置換為柵極驅(qū)動信號G(3)、G(5)，本領(lǐng)域技術(shù)人員應(yīng)可理解，于后續(xù)行文出現(xiàn)的啟動信號亦可視情況與對應(yīng)的柵極驅(qū)動信號互換之。
[0037]開關(guān)電路102具有第一晶體管Tll、第二晶體管T71、第三晶體管T72與電容Cl。第一晶體管Tl I的第一端接收第一參考電壓VDD_G，第一晶體管Tl I的第二端電連接至下拉電路104與上拉電路106。第一晶體管Tll的控制端接收重置信號K(5)。第二晶體管T71的第一端接收柵極驅(qū)動信號G(3)。第二晶體管Τ71的第二端耦接至第一晶體管Tll的控制端，第二晶體管T71的控制端接收啟動信號ST(3)。第三晶體管T72的接收重置信號K(5)，第三晶體管Τ72的第二端接收第二參考電壓VSS。第三晶體管Τ72的控制端接收啟動信號ST(5)。電容Cl的第一端接收第二參考電壓VSS，電容Cl的第二端接收重置信號K(5)。
[0038]于一實施例中，第一晶體管