可以改 變非內(nèi)核頻率和電壓，以支持要求的內(nèi)核V/F需求。非內(nèi)核頻率對于OS是不可見的，但是有 助于整個管芯省電。非內(nèi)核省電可以應(yīng)用于將導(dǎo)致增加內(nèi)核性能的內(nèi)核功率。類似地，可以 應(yīng)用內(nèi)核省電以增加非內(nèi)核電壓/頻率，來適應(yīng)要求更高非內(nèi)核頻率的工作負(fù)載。在一些實 現(xiàn)中，可以使用圖3的方法300來執(zhí)行該動態(tài)內(nèi)核改變。
[0035] 現(xiàn)在參照圖4,示出了根據(jù)本發(fā)明實施例的處理器的框圖。如圖4所示，處理器400 可以是包括多個內(nèi)核410a_410n的多內(nèi)核處理器。在一個實施例中，這種內(nèi)核中的每一個可 以被配置為以多個電壓和/或頻率進(jìn)行操作。另外，可以獨立地控制每個內(nèi)核，使其如上所 述以所選擇的電壓和/或頻率進(jìn)行操作。為此，每個內(nèi)核可以與相應(yīng)的電壓調(diào)節(jié)器412a-412n相關(guān)聯(lián)?？梢越?jīng)由互連415將各種內(nèi)核耦合到包括各種部件的非內(nèi)核420。如圖所示，非 內(nèi)核420可以包括是最后一級高速緩存的共享高速緩存430。另外，非內(nèi)核可以包括集成存 儲器控制器440、各種接口 450和功率控制單元455。
[0036]在各種實施例中，功率控制單元455可以與0S功率管理代碼進(jìn)行通信。例如，基于 從0S接收到的請求和關(guān)于內(nèi)核所處理的工作負(fù)載的信息，功率控制單元455可以確定用于 操作每個內(nèi)核的電壓和頻率的適當(dāng)組合，例如結(jié)合圖2在以上所描述的。例如，功率控制單 元455可以包括表，該表所具有的每個條目與每個內(nèi)核以其正在執(zhí)行的電壓和頻率相關(guān)聯(lián)。 另外，單元455可以包括具有關(guān)于TDP或其它熱預(yù)算的信息的儲存器。基于所有的該信息，功 率控制單元455能夠動態(tài)且獨立地控制用于一個或多個內(nèi)核的頻率和/或電壓，以能夠進(jìn)行 確定性操作和提供給內(nèi)核非對稱的工作負(fù)載，同時保持在TDP預(yù)算以內(nèi)，且進(jìn)一步地不需要 投機(jī)性的加速模式操作。因此，響應(yīng)于這種計算，功率控制單元455可以生成多個控制信號， 以使得電壓調(diào)節(jié)器因而控制提供到相應(yīng)內(nèi)核的電壓。
[0037]另外，如結(jié)合圖3在以上所描述的，功率控制單元455可以獨立地確定對于一個或 多個內(nèi)核改變電壓/頻率是合適的。在一些實現(xiàn)中，功率控制單元455所執(zhí)行的分析可以至 少部分地基于活動監(jiān)視器邏輯所確定的預(yù)測信息，所述活動監(jiān)視器邏輯可以是功率控制單 元的一部分。該邏輯可以包括用于存儲與操作內(nèi)核相關(guān)聯(lián)的信息的緩沖器?；顒颖O(jiān)視器可 以從各種內(nèi)核接收關(guān)于其當(dāng)前活動級別的輸入數(shù)據(jù)?？梢砸愿鞣N方式布置所述活動監(jiān)視器 的緩沖器。在一個實施例中，緩沖器可適用于為每個內(nèi)核存儲與每個功率狀態(tài)改變事件相 關(guān)聯(lián)的時間戳的指示。因此，活動監(jiān)視器攔截內(nèi)核進(jìn)入和離開給定活動狀態(tài)的事件并對其 標(biāo)記時間戳。因而該受監(jiān)視的數(shù)據(jù)可以包括時間戳數(shù)據(jù)以及活動狀態(tài)，用于在存儲間隔期 間表明每個內(nèi)核處于給定狀態(tài)達(dá)多長時間，并且可以提供給例如功率控制單元的預(yù)測器， 該預(yù)測器可以使用該信息來確定用于下一間隔的預(yù)測的內(nèi)核狀態(tài)，而該狀態(tài)可以用于選擇 操作內(nèi)核的獨立頻率和/或電壓。
[0038] 再參照圖4,處理器400可以例如經(jīng)由存儲器總線與系統(tǒng)存儲器460進(jìn)行通信。另 外，通過接口450,能夠與各種片外部件(例如，外圍設(shè)備、大容量儲存器等)建立連接。雖然 以圖4的實施例示出了該特定實現(xiàn)，但是本發(fā)明的范圍并不局限于此。
[0039] 現(xiàn)在參照圖5,示出了根據(jù)本發(fā)明的一個實施例的處理器內(nèi)核的框圖。如圖5所示， 處理器內(nèi)核500可以是多級管線亂序處理器。如圖5所示，內(nèi)核500可以操作作為集成電壓調(diào) 節(jié)器509的結(jié)果的各種電壓和頻率。在各種實施例中，該調(diào)節(jié)器可以例如從外部電壓調(diào)節(jié)器 接收輸入電壓信號，并且還可以例如從耦合到內(nèi)核500的非內(nèi)核邏輯接收一個或多個控制 信號。
[0040] 如圖5所示，內(nèi)核500包括前端單元510，其可以用于獲取待執(zhí)行的指令，并使其在 處理器中準(zhǔn)備稍后使用。例如，前端單元510可以包括獲取單元501、指令高速緩存503和指 令解碼器505。在一些實施中，前端單元510還可以包括蹤跡高速緩存，以及微代碼儲存器和 微操作儲存器。獲取單元501可以例如從存儲器或指令高速緩存503處獲取宏指令，并且將 所述宏指令供應(yīng)給指令解碼器505以將其解碼為由處理器執(zhí)行的原語，即微操作。
[0041] 耦合在前端單元510和執(zhí)行單元520之間的是亂序(000)引擎515,其可以用于接收 微指令并且將其準(zhǔn)備用于執(zhí)行。更具體地，〇〇〇引擎515可以包括各種緩沖器，用于重新排序 微指令流，并分配執(zhí)行所需的各種資源，以及提供將邏輯寄存器重命名到各種寄存器文件 (例如，寄存器文件530和擴(kuò)展寄存器文件535)中的儲存單元上。寄存器文件530可以包括用 于整數(shù)或浮點數(shù)操作的分離的寄存器文件。擴(kuò)展寄存器文件535可以提供用于向量大小 (vector-sized)的單位的儲存，例如每寄存器256或512比特。
[0042] 在執(zhí)行單元520中可以存在各種資源，例如包括:各種整數(shù)、浮點數(shù)、單指令多數(shù)據(jù) (SIMD)邏輯單元以及之外的其它專用硬件。例如，這種執(zhí)行單元可以包括一個或多個算術(shù) 邏輯單元(ALU)522,以及之外的其它這種執(zhí)行單元。
[0043]可以將來自執(zhí)行單元的結(jié)果提供至引退邏輯，即重排序緩沖器(R0B)540。更具體 地，R0B 540可以包括各種陣列和邏輯，用于接收與執(zhí)行的指令相關(guān)聯(lián)的信息。然后該信息 由R0B 540檢查以確定是否能合理地引退指令并且將結(jié)果數(shù)據(jù)提交到處理器的架構(gòu)狀態(tài)， 或者確定是否發(fā)生防止指令正確引退的一個或多個異常。自然，R0B 540可以處理與引退相 關(guān)聯(lián)的其它操作。
[0044] 如圖5所示，R0B 540耦合到高速緩存550,在一個實施例中該高速緩存550可以是 低級別高速緩存(例如，L1高速緩存），但是本發(fā)明的范圍并不局限于此。另外，執(zhí)行單元520 能夠直接耦合到高速緩存550。從高速緩存550,可以發(fā)生與更高級別高速緩存、系統(tǒng)存儲器 等的數(shù)據(jù)通信。雖然以圖5的實施例示出該高級別，但是可以理解的是本發(fā)明的范圍并不局 限于此。例如，雖然圖5的實施是關(guān)于例如所謂的x86指令集結(jié)構(gòu)（ISA)的亂序機(jī)器，但是本 發(fā)明的范圍并不局限于此。也就是說，可以以有序處理器、精簡指令集計算（RISC)處理器 (例如基于ARM的處理器），或者可以經(jīng)由仿真引擎和相關(guān)聯(lián)的邏輯電路仿真不同ISA的指令 和操作的ISA的其它類型的處理器來實現(xiàn)其它實施例。
[0045]可以用不同的系統(tǒng)類型實現(xiàn)實施例?，F(xiàn)在參照圖6,示出了根據(jù)本發(fā)明的實施例的 系統(tǒng)的框圖。如圖6所示，多處理器系統(tǒng)600是點對點互連系統(tǒng)，且包括經(jīng)由點對點互連650 親合的第一處理器670和第二處理器680。如圖6所不，處理器670和680的每一個可以是多內(nèi) 核處理器，包括第一和第二處理器內(nèi)核（即，處理器內(nèi)核674a和674b以及處理器內(nèi)核684a和 684b)，但是在處理器中可以潛在地存在更多的內(nèi)核。利用存在于處理器內(nèi)的多個獨立的電 壓調(diào)節(jié)器(為了簡化圖6的實施例的圖示而未示出），每個內(nèi)核可以以獨立的電壓/頻率操 作。
[0046] 仍參照圖6，第一處理器670