線(xiàn)，并斷開(kāi)所述FPGA與所述配置芯片之間的SPI總線(xiàn)；
[0044]步驟102，所述微控制器將升級(jí)使用的配置文件通過(guò)所述微控制器與配置芯片之間的SPI總線(xiàn)發(fā)送給所述配置芯片后，控制所述SPI總線(xiàn)開(kāi)關(guān)斷開(kāi)所述微控制器與所述配置芯片之間的SPI總線(xiàn)，并導(dǎo)通所述FPGA與所述配置芯片之間的SPI總線(xiàn)。
[0045]本發(fā)明實(shí)施例的微控制器可以是具有控制功能和多個(gè)I/O引腳資源的處理器芯片，例如單片機(jī)。
[0046]本發(fā)明實(shí)施例的配置芯片可以是可以反復(fù)編程并且掉電數(shù)據(jù)不丟失的存儲(chǔ)芯片，例如E2PROM芯片，F(xiàn)l ash (閃存)芯片。
[0047]本發(fā)明實(shí)施例包括微控制器，SPI總線(xiàn)開(kāi)關(guān)，配置芯片和FPGA。微控制器可以通過(guò)控制SPI總線(xiàn)開(kāi)關(guān)控制信號(hào)控制SPI總線(xiàn)的導(dǎo)通情況。微控制器可以控制SPI總線(xiàn)處于兩種工作模式下:
[0048]—、加載模式
[0049]加載模式下，F(xiàn)PGA使用SPI總線(xiàn)從配置芯片中加載配置文件。在這種模式下，微控制器控制SPI總線(xiàn)開(kāi)關(guān)，使FPGA與配置芯片之間的SPI總線(xiàn)導(dǎo)通，微控制器與配置芯片之間的串行外設(shè)接口 SPI總線(xiàn)斷開(kāi)。FPGA可以通過(guò)SPI總線(xiàn)從配置芯片中加載配置文件。
[0050]實(shí)際應(yīng)用中，SPI總線(xiàn)開(kāi)關(guān)可以具有一個(gè)控制引腳，當(dāng)微控制器向控制引腳輸出低電平或高電平時(shí)，F(xiàn)PGA與配置芯片之間的SPI總線(xiàn)導(dǎo)通，微控制器與配置芯片之間的串行外設(shè)接口 SPI總線(xiàn)斷開(kāi)。
[0051 ] 二、升級(jí)模式
[0052]升級(jí)模式下，微控制器利用SPI總線(xiàn)向配置芯片中燒寫(xiě)升級(jí)使用的配置文件。在這種模式下，微控制器控制SPI總線(xiàn)開(kāi)關(guān)，使FPGA與配置芯片之間的SPI總線(xiàn)斷開(kāi)，微控制器與配置芯片之間的串行外設(shè)接口 SPI總線(xiàn)導(dǎo)通。用戶(hù)可以將升級(jí)使用的配置文件通過(guò)微控制器與配置芯片之間的SPI總線(xiàn)燒寫(xiě)入配置芯片。在升級(jí)模式下，
[0053]本發(fā)明實(shí)施例微處理器在收到來(lái)自控制設(shè)備的升級(jí)指令，控制SPI總線(xiàn)進(jìn)入升級(jí)模式。即控制設(shè)備(如電腦)主動(dòng)申請(qǐng)升級(jí)配置文件，向微控制器發(fā)出升級(jí)指令。微控制器可以通過(guò)USB總線(xiàn)從控制設(shè)備接收升級(jí)使用的配置文件，并把升級(jí)使用的配置文件通過(guò)SPI總線(xiàn)傳送給配置芯片。當(dāng)微控制器確定配置文件已經(jīng)成功傳送給配置芯片后，可以調(diào)整SPI總線(xiàn)回到加載模式，并通過(guò)圖3中復(fù)位線(xiàn)控制FPGA加載升級(jí)使用的配置文件。
[0054]微控制器向配置芯片寫(xiě)入升級(jí)使用的配置文件后，可以通過(guò)兩種方式使FPGA加載升級(jí)使用的配置文件:
[0055](I)FPGA斷電后，重新加電；
[0056]FPGA上電時(shí)會(huì)通過(guò)SPI總線(xiàn)加載配置芯片中的升級(jí)使用的配置文件。
[0057](2)微控制器向所述FPGA發(fā)送復(fù)位信號(hào)。
[0058]微控制器可以通過(guò)復(fù)位線(xiàn)向FPGA發(fā)送低電平的復(fù)位信號(hào)來(lái)控制FPGA復(fù)位，F(xiàn)PGA復(fù)位時(shí)會(huì)加載配置芯片中的升級(jí)使用的配置文件。
[0059]在FPGA加載配置芯片中的升級(jí)使用的配置文件后，本發(fā)明實(shí)施例微控制器還可以判斷FPGA加載配置文件是否成功。FPGA與微控制器之間還有一個(gè)加載成功信號(hào)線(xiàn)，該信號(hào)線(xiàn)默認(rèn)狀態(tài)為低電平。當(dāng)FPGA加載成功時(shí)，會(huì)向該信號(hào)線(xiàn)輸出一個(gè)上升沿。微處理器可以在所述FPGA加載所述配置文件后，判斷是否在設(shè)定時(shí)間內(nèi)收到所述FPGA反饋的加載成功信號(hào)；
[0060]如果是，則確定所述FPGA加載配置文件成功；
[0061 ]否則，確定所述FPGA加載配置文件失敗。
[0062]用戶(hù)可以設(shè)定一個(gè)固定時(shí)間(如Is)，當(dāng)控制FPGA主動(dòng)加載配置文件后，檢測(cè)加載成功信號(hào)線(xiàn)，若識(shí)別到高電平，則加載成功;若沒(méi)有識(shí)別到，則加載失敗。若加載失敗。完成判斷后，微控制器將判斷結(jié)果發(fā)送給控制設(shè)備。
[0063]如圖2所示，本發(fā)明實(shí)施例提供一種升級(jí)FPGA的配置文件的整體流程，包括:
[0064]步驟201，微控制器收到控制設(shè)備升級(jí)配置文件的指令，并從控制設(shè)備接收升級(jí)使用的配置文件；
[0065]步驟202，微控制器控制SPI總線(xiàn)開(kāi)關(guān)，使FPGA與配置芯片之間的SPI總線(xiàn)斷開(kāi)，微控制器與配置芯片之間的SPI總線(xiàn)導(dǎo)通；
[0066]步驟203，微控制器將升級(jí)使用的配置文件通過(guò)微控制器與配置芯片之間的串行外設(shè)接口 SPI總線(xiàn)發(fā)送給配置芯片；
[0067]步驟204，微控制器控制SPI總線(xiàn)開(kāi)關(guān)，使FPGA與配置芯片之間的SPI總線(xiàn)導(dǎo)通，微控制器與配置芯片之間的SPI總線(xiàn)斷開(kāi)；
[0068]步驟205，微控制器控制FPGA加載升級(jí)使用的配置文件，并確定FPGA加載升級(jí)使用的配置文件是否成功；
[0069]步驟206，微控制器將FPGA加載升級(jí)使用的配置文件的結(jié)果成功或失敗的結(jié)果發(fā)送給控制設(shè)備。
[0070]基于同一發(fā)明構(gòu)思，本申請(qǐng)實(shí)施例中還提供了一種升級(jí)設(shè)備，由于該設(shè)備對(duì)應(yīng)的方法是本申請(qǐng)實(shí)施例中的方法，并且設(shè)備解決問(wèn)題的原理與本申請(qǐng)實(shí)施例的方法相似，因此該設(shè)備的實(shí)施可以參見(jiàn)方法的實(shí)施，重復(fù)之處不再贅述。
[0071]如圖3所示，本發(fā)明實(shí)施例提供一種升級(jí)設(shè)備，包括微控制器301，F(xiàn)PGA302和配置芯片303，SPI總線(xiàn)開(kāi)關(guān)304，所述微控制器301用于:
[0072]在確定所述FPGA的配置文件需要升級(jí)后，控制SPI總線(xiàn)開(kāi)關(guān)導(dǎo)通所述升級(jí)模塊與配置芯片之間的SPI總線(xiàn)，并斷開(kāi)所述FPGA與所述配置芯片之間的SPI總線(xiàn)；
[0073]將升級(jí)使用的配置文件通過(guò)所述升級(jí)模塊與配置芯片之間的SPI總線(xiàn)發(fā)送給所述配置芯片后，控制所述SPI總線(xiàn)開(kāi)關(guān)斷開(kāi)所述升級(jí)模塊與所述配置芯片之間的SPI總線(xiàn)，并導(dǎo)通所述FPGA與所述配置芯片之間的SPI總線(xiàn)。
[0074]可選的，所述微控制器301具體用于:
[0075]在收到來(lái)自控制設(shè)備的升級(jí)指令后，確定所述FPGA的配置文件需要升級(jí);或
[0076]在所述FPGA加載配置文件失敗后，確定所述FPGA的配置文件需要升級(jí)。
[0077]可選的，所述微控制器301還用于:
[0078]在收到來(lái)自控制設(shè)備的升級(jí)指令后，接收來(lái)自控制設(shè)備的配置文件，并將收到的所述配置文件作為升級(jí)使用的配置文件。
[0079]可選的，所述微控制器301還用于:
[0080]判斷所述FPGA加載配置文件是否失敗，并將加載結(jié)果發(fā)送給所述控制設(shè)備。
[0081]可選的，所述微控制器301還用于，根據(jù)下列方式判斷所述FPGA加載配置文件是否失敗:
[0082]在所述FPGA加載所述配置文件后，判斷是否在設(shè)定時(shí)間內(nèi)收到所述FPGA反饋的加載成功信號(hào):
[0083]如果是，則確定所述FPGA加載配置文件成功；
[0084]否則，確定所述FPGA加載配置文件失敗。
[0085]如圖4所示，本發(fā)明實(shí)施例提供一種升級(jí)FPGA的配置文件的系統(tǒng)，包括控制設(shè)備10和升級(jí)設(shè)備20。
[0086]控制設(shè)備10通過(guò)與升級(jí)設(shè)備20之間可以通過(guò)無(wú)線(xiàn)方式連接，比如藍(lán)牙等；也可以通過(guò)有線(xiàn)方式連接，比如USB接口或其他能夠傳遞數(shù)據(jù)的接口。
[0087]控制設(shè)備10向本發(fā)明實(shí)施例升級(jí)設(shè)備20發(fā)出請(qǐng)求升級(jí)指令，然后再發(fā)送升級(jí)使用的配置文件;或者請(qǐng)求升級(jí)指令中包含升級(jí)使用的配置文件。
[0088]相應(yīng)的，本發(fā)明實(shí)施例升級(jí)設(shè)備20中的微控制器發(fā)送的發(fā)出請(qǐng)求升級(jí)指令和升級(jí)使用的配置文件。
[0089]其中，控制設(shè)備10可以是可以向FPGA寫(xiě)入配置文件的設(shè)備，例如電腦。升級(jí)設(shè)備可以為任