原位神經(jīng)網(wǎng)絡(luò)協(xié)同處理的制作方法
【專利摘要】一種用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的方法包括將該神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段。該方法還包括用第一處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分。另外，該方法包括在該時間段之后將神經(jīng)網(wǎng)絡(luò)的該部分返回給第二處理節(jié)點。此外，該方法包括用第二處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分。
【專利說明】原位神經(jīng)網(wǎng)絡(luò)協(xié)同處理
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求于2014年2月21日提交且題為"IN SITU NEURAL NETWORK COPROCESSING (原位神經(jīng) 網(wǎng)絡(luò)協(xié) 同處理)" 的美國 臨時專利申請 No. 61/943 ， 155 的權(quán)益 ，其公開 內(nèi)容通過援引全部明確納入于此。
[0003] 背景
[0004] 領(lǐng)域
[0005] 本公開的某些方面一般涉及神經(jīng)系統(tǒng)工程，并且尤其涉及用于原位神經(jīng)網(wǎng)絡(luò)協(xié)同 處理的系統(tǒng)和方法。
[0006] 背景
[0007] 可包括一群互連的人工神經(jīng)元（即，神經(jīng)元模型）的人工神經(jīng)網(wǎng)絡(luò)是一種計算設(shè)備 或者表示將由計算設(shè)備執(zhí)行的方法。人工神經(jīng)網(wǎng)絡(luò)可具有生物學(xué)神經(jīng)網(wǎng)絡(luò)中的對應(yīng)的結(jié)構(gòu) 和/或功能。然而，人工神經(jīng)網(wǎng)絡(luò)可為其中傳統(tǒng)計算技術(shù)是麻煩的、不切實際的、或不勝任的 某些應(yīng)用提供創(chuàng)新且有用的計算技術(shù)。由于人工神經(jīng)網(wǎng)絡(luò)能從觀察中推斷出功能，因此這 樣的網(wǎng)絡(luò)在因任務(wù)或數(shù)據(jù)的復(fù)雜度使得通過常規(guī)技術(shù)來設(shè)計該功能較為麻煩的應(yīng)用中是 特別有用的。
[0008] 概述
[0009] 在本公開的一方面，公開了一種用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的方法。該方法 包括將該神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段。該方法還包括用第一處理節(jié) 點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分。另外，該方法包括在該時間段之后將神經(jīng)網(wǎng)絡(luò)的該部分返回 給第二處理節(jié)點。該方法進(jìn)一步包括用第二處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分。在本公開 的另一方面，公開了一種用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的裝置。該裝置包括存儲器以及 耦合至該存儲器的至少一個處理器。（諸)處理器被配置成將該神經(jīng)網(wǎng)絡(luò)的一部分交換至第 一處理節(jié)點達(dá)一時間段。（諸）處理器還被配置成用第一處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部 分。另外，（諸)處理器被配置成在該時間段之后將神經(jīng)網(wǎng)絡(luò)的該部分返回給第二處理節(jié)點。 (諸)處理器被進(jìn)一步配置成用第二處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分。
[0010] 在本公開的又一方面，公開了一種用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的設(shè)備。該設(shè) 備具有用于將該神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段的裝置。該設(shè)備還具有 用于用第一處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分的裝置。另外，該設(shè)備具有用于在該時間段 之后將神經(jīng)網(wǎng)絡(luò)的該部分返回給第二處理節(jié)點的裝置。該設(shè)備進(jìn)一步包括用于用第二處理 節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分的裝置。
[0011] 在本公開的又一方面，公開了一種用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的計算機(jī)程序 產(chǎn)品。該計算機(jī)程序產(chǎn)品包括其上編碼有程序代碼的非瞬態(tài)計算機(jī)可讀介質(zhì)。該程序代碼 包括用于將該神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段的程序代碼。該程序代碼 還包括用于用第一處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分的程序代碼。另外，該程序代碼包括 用于在該時間段之后將神經(jīng)網(wǎng)絡(luò)的該部分返回給第二處理節(jié)點的程序代碼。該程序代碼進(jìn) 一步包括用于用第二處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分的程序代碼。
[0012] 這已較寬泛地勾勒出本公開的特征和技術(shù)優(yōu)勢以便下面的詳細(xì)描述可以被更好 地理解。本公開的附加特征和優(yōu)點將在下文描述。本領(lǐng)域技術(shù)人員應(yīng)該領(lǐng)會，本公開可容易 地被用作修改或設(shè)計用于實施與本公開相同的目的的其他結(jié)構(gòu)的基礎(chǔ)。本領(lǐng)域技術(shù)人員還 應(yīng)認(rèn)識到，這樣的等效構(gòu)造并不脫離所附權(quán)利要求中所闡述的本公開的教導(dǎo)。被認(rèn)為是本 公開的特性的新穎特征在其組織和操作方法兩方面連同進(jìn)一步的目的和優(yōu)點在結(jié)合附圖 來考慮以下描述時將被更好地理解。然而，要清楚理解的是，提供每一幅附圖均僅用于解說 和描述目的，且無意作為對本公開的限定的定義。
[0013] 附圖簡述
[0014] 在結(jié)合附圖理解下面闡述的詳細(xì)描述時，本公開的特征、本質(zhì)和優(yōu)點將變得更加 明顯，在附圖中，相同附圖標(biāo)記始終作相應(yīng)標(biāo)識。
[0015] 圖1解說了根據(jù)本公開的某些方面的示例神經(jīng)元網(wǎng)絡(luò)。
[0016] 圖2解說了根據(jù)本公開的某些方面的計算網(wǎng)絡(luò)(神經(jīng)系統(tǒng)或神經(jīng)網(wǎng)絡(luò)）的處理單元 (神經(jīng)元)的示例。
[0017] 圖3解說了根據(jù)本公開的某些方面的尖峰定時依賴可塑性(STDP)曲線的示例。
[0018] 圖4解說了根據(jù)本公開的某些方面的用于定義神經(jīng)元模型的行為的正態(tài)相和負(fù)態(tài) 相的示例。
[0019] 圖5解說了根據(jù)本公開的某些方面的使用通用處理器來設(shè)計神經(jīng)網(wǎng)絡(luò)的示例實現(xiàn)。
[0020] 圖6解說了根據(jù)本公開的某些方面的設(shè)計其中存儲器可以與個體分布式處理單元 對接的神經(jīng)網(wǎng)絡(luò)的示例實現(xiàn)。
[0021] 圖7解說了根據(jù)本公開的某些方面的基于分布式存儲器和分布式處理單元來設(shè)計 神經(jīng)網(wǎng)絡(luò)的示例實現(xiàn)。
[0022] 圖8解說了根據(jù)本公開的某些方面的神經(jīng)網(wǎng)絡(luò)的示例實現(xiàn)。
[0023] 圖9是解說根據(jù)本公開的各方面的神經(jīng)網(wǎng)絡(luò)的示例性架構(gòu)的框圖。
[0024] 圖10A-F是解說根據(jù)本公開的各方面的神經(jīng)網(wǎng)絡(luò)中的原位協(xié)同處理的示例性框圖。
[0025] 圖11和12是解說根據(jù)本公開的各方面的用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的方法 的框圖。
[0026] 詳細(xì)描述
[0027] 以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無意表示可實踐本文 中所描述的概念的僅有的配置。本詳細(xì)描述包括具體細(xì)節(jié)以便提供對各種概念的透徹理 解。然而，對于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細(xì)節(jié)也可實踐這些概念。在 一些實例中，以框圖形式示出眾所周知的結(jié)構(gòu)和組件以避免湮沒此類概念。
[0028] 基于本教導(dǎo)，本領(lǐng)域技術(shù)人員應(yīng)領(lǐng)會，本公開的范圍旨在覆蓋本公開的任何方面， 不論其是與本公開的任何其他方面相獨立地還是組合地實現(xiàn)的。例如，可以使用所闡述的 任何數(shù)目的方面來實現(xiàn)裝置或?qū)嵺`方法。另外，本公開的范圍旨在覆蓋使用作為所闡述的 本公開的各個方面的補(bǔ)充或者與之不同的其他結(jié)構(gòu)、功能性、或者結(jié)構(gòu)及功能性來實踐的 此類裝置或方法。應(yīng)當(dāng)理解，所披露的本公開的任何方面可由權(quán)利要求的一個或多個元素 來實施。
[0029]措辭"示例性"在本文中用于表示"用作示例、實例或解說"。本文中描述為"示例 性"的任何方面不必被解釋為優(yōu)于或勝過其他方面。
[0030] 盡管本文描述了特定方面，但這些方面的眾多變體和置換落在本公開的范圍之 內(nèi)。雖然提到了優(yōu)選方面的一些益處和優(yōu)點，但本公開的范圍并非旨在被限定于特定益處、 用途或目標(biāo)。相反，本公開的各方面旨在能寬泛地應(yīng)用于不同的技術(shù)、系統(tǒng)配置、網(wǎng)絡(luò)和協(xié) 議，其中一些作為示例在附圖以及以下對優(yōu)選方面的描述中解說。詳細(xì)描述和附圖僅僅解 說本公開而非限定本公開，本公開的范圍由所附權(quán)利要求及其等效技術(shù)方案來定義。
[0031] 示例神經(jīng)系統(tǒng)、訓(xùn)練及操作
[0032] 圖1解說了根據(jù)本公開的某些方面的具有多級神經(jīng)元的示例人工神經(jīng)系統(tǒng)100。神 經(jīng)系統(tǒng)100可具有神經(jīng)元級102,該神經(jīng)元級102通過突觸連接網(wǎng)絡(luò)104(即，前饋連接)來連 接到另一神經(jīng)元級106。為簡單起見，圖1中僅解說了兩級神經(jīng)元，盡管神經(jīng)系統(tǒng)中可存在更 少或更多級神經(jīng)元。應(yīng)注意，一些神經(jīng)元可通過側(cè)向連接來連接至同層中的其他神經(jīng)元。此 外，一些神經(jīng)元可通過反饋連接來后向連接至先前層中的神經(jīng)元。
[0033] 如圖1所解說的，級102中的每一個神經(jīng)元可以接收可由前級的神經(jīng)元(未在圖1中 示出）生成的輸入信號108。信號108可表示級102的神經(jīng)元的輸入電流。該電流可在神經(jīng)元 膜上累積以對膜電位進(jìn)行充電。當(dāng)膜電位達(dá)到其閾值時，該神經(jīng)元可激發(fā)并生成輸出尖峰， 該輸出尖峰將被傳遞到下一級神經(jīng)元(例如，級106)。在一些建模辦法中，神經(jīng)元可以連續(xù) 地向下一級神經(jīng)元傳遞信號。該信號通常是膜電位的函數(shù)。此類行為可在硬件和/或軟件 (包括模擬和數(shù)字實現(xiàn)，諸如以下所述那些實現(xiàn)）中進(jìn)行仿真或模擬。
[0034] 在生物學(xué)神經(jīng)元中，在神經(jīng)元激發(fā)時生成的輸出尖峰被稱為動作電位。該電信號 是相對迅速、瞬態(tài)的神經(jīng)脈沖，其具有約為100mV的振幅和約為lms的歷時。在具有一系列連 通的神經(jīng)元(例如，尖峰從圖1中的一級神經(jīng)元傳遞至另一級神經(jīng)元）的神經(jīng)系統(tǒng)的特定實 施例中，每個動作電位都具有基本上相同的振幅和歷時，并且因此該信號中的信息可僅由 尖峰的頻率和數(shù)目、或尖峰的時間來表示，而不由振幅來表示。動作電位所攜帶的信息可由 尖峰、發(fā)放了尖峰的神經(jīng)元、以及該尖峰相對于一個或數(shù)個其他尖峰的時間來確定。尖峰的 重要性可由向各神經(jīng)元之間的連接所應(yīng)用的權(quán)重來確定，如以下所解釋的。
[0035] 尖峰從一級神經(jīng)元向另一級神經(jīng)元的傳遞可通過突觸連接(或簡稱"突觸"）網(wǎng)絡(luò) 104來達(dá)成，如圖1中所解說的。相對于突觸104,級102的神經(jīng)元可被視為突觸前神經(jīng)元，而 級106的神經(jīng)元可被視為突觸后神經(jīng)元。突觸104可接收來自級102的神經(jīng)元的輸出信號 (即，尖峰），并根據(jù)可調(diào)節(jié)突觸權(quán)重vt|V+1) ^|'/+1>來按比例縮放那些信號，其中P是 級102的神經(jīng)元與級106的神經(jīng)元之間的突觸連接的總數(shù)，并且i是神經(jīng)元級的指示符。在圖 1的示例中，i表示神經(jīng)元級102并且i+Ι表示神經(jīng)元級106。此外，經(jīng)按比例縮放的信號可被 組合以作為級106中每個神經(jīng)元的輸入信號。級106中的每個神經(jīng)元可基于對應(yīng)的組合輸入 信號來生成輸出尖峰110?？墒褂昧硪煌挥|連接網(wǎng)絡(luò)（圖1中未示出）將這些輸出尖峰110傳 遞到另一級神經(jīng)元。
[0036] 生物學(xué)突觸可以仲裁突觸后神經(jīng)元中的興奮性或抑制性(超極化)動作，并且還可 用于放大神經(jīng)元信號。興奮性信號使膜電位去極化(即，相對于靜息電位增大膜電位）。如果 在某個時間段內(nèi)接收到足夠的興奮性信號以使膜電位去極化到高于閾值，則在突觸后神經(jīng) 元中發(fā)生動作電位。相反，抑制性信號一般使膜電位超極化（即，降低膜電位）。抑制性信號 如果足夠強(qiáng)則可抵消掉興奮性信號之和并阻止膜電位到達(dá)閾值。除了抵消掉突觸興奮以 外，突觸抑制還可對自發(fā)活躍神經(jīng)元施加強(qiáng)力的控制。自發(fā)活躍神經(jīng)元是指在沒有進(jìn)一步 輸入的情況下（例如，由于其動態(tài)或反饋而)發(fā)放尖峰的神經(jīng)元。通過壓制這些神經(jīng)元中的 動作電位的自發(fā)生成，突觸抑制可對神經(jīng)元中的激發(fā)模式進(jìn)行定形，這一般被稱為雕刻。取 決于期望的行為，各種突觸104可充當(dāng)興奮性或抑制性突觸的任何組合。
[0037] 神經(jīng)系統(tǒng)100可由通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場 可編程門陣列(FPGA)或其他可編程邏輯器件(PLD)、分立的門或晶體管邏輯、分立的硬件組 件、由處理器執(zhí)行的軟件模塊、或其任何組合來仿真。神經(jīng)系統(tǒng)100可用在大范圍的應(yīng)用中， 諸如圖像和模式識別、機(jī)器學(xué)習(xí)、電機(jī)控制、及類似應(yīng)用等。神經(jīng)系統(tǒng)100中的每一神經(jīng)元可 被實現(xiàn)為神經(jīng)元電路。被充電至發(fā)起輸出尖峰的閾值的神經(jīng)元膜可被實現(xiàn)為例如對流經(jīng)其 的電流進(jìn)行積分的電容器。
[0038]在一方面，電容器作為神經(jīng)元電路的電流積分器件可被除去，并且可使用較小的 憶阻器元件來替代它。這種辦法可應(yīng)用于神經(jīng)元電路中，以及其中大容量電容器被用作電 流積分器的各種其他應(yīng)用中。另外，每個突觸104可基于憶阻器元件來實現(xiàn)，其中突觸權(quán)重 變化可與憶阻器電阻的變化有關(guān)。使用納米特征尺寸的憶阻器，可顯著地減小神經(jīng)元電路 和突觸的面積，這可使得實現(xiàn)大規(guī)模神經(jīng)系統(tǒng)硬件實現(xiàn)更為切實可行。
[0039]對神經(jīng)系統(tǒng)100進(jìn)行仿真的神經(jīng)處理器的功能性可取決于突觸連接的權(quán)重，這些 權(quán)重可控制神經(jīng)元之間的連接的強(qiáng)度。突觸權(quán)重可存儲在非易失性存儲器中以在掉電之后 保留該處理器的功能性。在一方面，突觸權(quán)重存儲器可實現(xiàn)在與主神經(jīng)處理器芯片分開的 外部芯片上。突觸權(quán)重存儲器可與神經(jīng)處理器芯片分開地封裝成可更換的存儲卡。這可向 神經(jīng)處理器提供多種多樣的功能性，其中特定功能性可基于當(dāng)前附連至神經(jīng)處理器的存儲 卡中所存儲的突觸權(quán)重。
[0040] 圖2解說了根據(jù)本公開的某些方面的計算網(wǎng)絡(luò)（例如，神經(jīng)系統(tǒng)或神經(jīng)網(wǎng)絡(luò)）的處 理單元(例如，神經(jīng)元或神經(jīng)元電路)202的示例性示圖200。例如，神經(jīng)元202可對應(yīng)于來自 圖1的級102和106的任何神經(jīng)元。神經(jīng)元202可接收多個輸入信號20^-20%，這些輸入信號 可以是該神經(jīng)系統(tǒng)外部的信號、或是由同一神經(jīng)系統(tǒng)的其他神經(jīng)元所生成的信號、或這兩 者。輸入信號可以是電流、電導(dǎo)、電壓、實數(shù)值的和/或復(fù)數(shù)值的。輸入信號可包括具有定點 或浮點表示的數(shù)值?？赏ㄟ^突觸連接將這些輸入信號遞送到神經(jīng)元202,突觸連接根據(jù)可調(diào) 節(jié)突觸權(quán)重206^206^1^??)對這些信號進(jìn)行按比例縮放，其中N可以是神經(jīng)元202的輸入連 接總數(shù)。
[0041] 神經(jīng)元202可組合這些經(jīng)按比例縮放的輸入信號，并且使用組合的經(jīng)按比例縮放 的輸入來生成輸出信號208(即，信號Y)。輸出信號208可以是電流、電導(dǎo)、電壓、實數(shù)值的和/ 或復(fù)數(shù)值的。輸出信號可以是具有定點或浮點表示的數(shù)值。隨后該輸出信號208可作為輸入 信號傳遞至同一神經(jīng)系統(tǒng)的其他神經(jīng)元、或作為輸入信號傳遞至同一神經(jīng)元202、或作為該 神經(jīng)系統(tǒng)的輸出來傳遞。
[0042]處理單元(神經(jīng)元）202可由電路來仿真，并且其輸入和輸出連接可由具有突觸電 路的電連接來仿真。處理單元202及其輸入和輸出連接也可由軟件代碼來仿真。處理單元 202還可由電路來仿真，而其輸入和輸出連接可由軟件代碼來仿真。在一方面，計算網(wǎng)絡(luò)中 的處理單元202可以是模擬電路。在另一方面，處理單元202可以是數(shù)字電路。在又一方面， 處理單元202可以是具有模擬和數(shù)字組件兩者的混合信號電路。計算網(wǎng)絡(luò)可包括任何前述 形式的處理單元。使用這樣的處理單元的計算網(wǎng)絡(luò)(神經(jīng)系統(tǒng)或神經(jīng)網(wǎng)絡(luò))可用在大范圍的 應(yīng)用中，諸如圖像和模式識別、機(jī)器學(xué)習(xí)、電機(jī)控制、及類似應(yīng)用等。
[0043] 在神經(jīng)網(wǎng)絡(luò)的訓(xùn)練過程期間，突觸權(quán)重(例如，來自圖1的權(quán)重、4，/+1) 和/或來自圖2的權(quán)重206:-2064可用隨機(jī)值來初始化并根據(jù)學(xué)習(xí)規(guī)則而被增大或減小。本 領(lǐng)域技術(shù)人員將領(lǐng)會，學(xué)習(xí)規(guī)則的示例包括但不限于尖峰定時依賴可塑性（STDP)學(xué)習(xí)規(guī) 貝丨J、Hebb規(guī)則、Oja規(guī)則、Bienenstock-Copper-Munro(BCM)規(guī)則等。在一些方面，這些權(quán)重可 穩(wěn)定或收斂至兩個值（即，權(quán)重的雙峰分布)之一。該效應(yīng)可被用于減少每個突觸權(quán)重的位 數(shù)、提高從/向存儲突觸權(quán)重的存儲器讀取和寫入的速度、以及降低突觸存儲器的功率和/ 或處理器消耗。
[0044] 突觸類型
[0045] 在神經(jīng)網(wǎng)絡(luò)的硬件和軟件模型中，突觸相關(guān)功能的處理可基于突觸類型。突觸類 型可以是非可塑突觸(權(quán)重和延遲沒有改變）、可塑突觸(權(quán)重可改變）、結(jié)構(gòu)化延遲可塑突 觸(權(quán)重和延遲可改變）、全可塑突觸(權(quán)重、延遲和連通性可改變）、以及基于此的變型（例 如，延遲可改變，但在權(quán)重或連通性方面沒有改變）。多種類型的優(yōu)點在于處理可以被細(xì)分。 例如，非可塑突觸可以不涉及可塑性功能的執(zhí)行(或等待此類功能完成）。類似地，延遲和權(quán) 重可塑性可被細(xì)分成可一起或分開地、順序地或并行地運(yùn)作的操作。不同類型的突觸對于 適用的每一種不同的可塑性類型可具有不同的查找表或公式以及參數(shù)。因此，這些方法將 針對該突觸的類型來訪問相關(guān)的表、公式或參數(shù)。
[0046] 還進(jìn)一步牽涉到以下事實:尖峰定時依賴型結(jié)構(gòu)化可塑性可獨立于突觸可塑性地 來執(zhí)行。結(jié)構(gòu)化可塑性即使在權(quán)重幅值沒有改變的情況下(例如，如果權(quán)重已達(dá)最小或最大 值、或者其由于某種其他原因而不被改變)也可被執(zhí)行，因為結(jié)構(gòu)化可塑性（即，延遲改變的 量)可以是pre-post(前-后)尖峰時間差的直接函數(shù)。替換地，結(jié)構(gòu)化可塑性可被設(shè)為權(quán)重 變化量的函數(shù)或者可基于與權(quán)重或權(quán)重變化的界限有關(guān)的條件來設(shè)置。例如，突觸延遲可 僅在權(quán)重變化發(fā)生時或者在權(quán)重到達(dá)0的情況下才改變，但在這些權(quán)重為最大值時則不改 變。然而，具有獨立函數(shù)以使得這些過程能被并行化從而減少存儲器訪問的次數(shù)和交疊可 能是有利的。
[0047]突觸可塑性的確定
[0048]神經(jīng)元可塑性(或簡稱"可塑性"）是大腦中的神經(jīng)元和神經(jīng)網(wǎng)絡(luò)響應(yīng)于新的信息、 感官刺激、發(fā)展、損壞、或機(jī)能障礙而改變其突觸連接和行為的能力。可塑性對于生物學(xué)中 的學(xué)習(xí)和記憶、以及對于計算神經(jīng)元科學(xué)和神經(jīng)網(wǎng)絡(luò)是重要的。已經(jīng)研究了各種形式的可 塑性，諸如突觸可塑性(例如，根據(jù)Hebbian理論）、尖峰定時依賴可塑性(STDP)、非突觸可塑 性、活躍性依賴可塑性、結(jié)構(gòu)化可塑性和自穩(wěn)態(tài)可塑性。
[0049] STDP是調(diào)節(jié)神經(jīng)元之間的突觸連接的強(qiáng)度的學(xué)習(xí)過程。連接強(qiáng)度是基于特定神經(jīng) 元的輸出與收到輸入尖峰（即，動作電位)的相對定時來調(diào)節(jié)的。在STDP過程下，如果至某個 神經(jīng)元的輸入尖峰平均而言傾向于緊挨在該神經(jīng)元的輸出尖峰之前發(fā)生，則可發(fā)生長期增 強(qiáng)(LTP)。于是使得該特定輸入在一定程度上更強(qiáng)。另一方面，如果輸入尖峰平均而言傾向 于緊接在輸出尖峰之后發(fā)生，則可發(fā)生長期抑壓(LTD)。于是使得該特定輸入在一定程度上 更弱，并由此得名"尖峰定時依賴可塑性"。因此，使得可能是突觸后神經(jīng)元興奮原因的輸入 甚至在將來作出貢獻(xiàn)的可能性更大，而使得不是突觸后尖峰的原因的輸入在將來作出貢獻(xiàn) 的可能性更小。該過程繼續(xù)，直至初始連接集合的子集保留，而所有其他連接的影響減小至 無關(guān)緊要的水平。
[0050]由于神經(jīng)元一般在其許多輸入都在一短時段內(nèi)發(fā)生（即，累積性足以引起輸出）時 產(chǎn)生輸出尖峰，因此通常保留下來的輸入子集包括傾向于在時間上相關(guān)的那些輸入。另外， 由于在輸出尖峰之前發(fā)生的輸入被加強(qiáng)，因此提供對相關(guān)性的最早充分累積性指示的那些 輸入將最終變成至該神經(jīng)元的最后輸入。
[0051 ] STDP學(xué)習(xí)規(guī)則可因變于突觸前神經(jīng)元的尖峰時間tpre與突觸后神經(jīng)元的尖峰時間 tpcist之間的時間差（即，t = tpcist-tpre)來有效地適配將該突觸前神經(jīng)元連接到該突觸后神經(jīng) 元的突觸的突觸權(quán)重。STDP的典型公式化是若該時間差為正（突觸前神經(jīng)元在突觸后神經(jīng) 元之前激發(fā))則增大突觸權(quán)重（即，增強(qiáng)該突觸），以及若該時間差為負(fù)（突觸后神經(jīng)元在突 觸前神經(jīng)元之前激發(fā))則減小突觸權(quán)重(即，抑壓該突觸）。
[0052]在STDP過程中，突觸權(quán)重隨時間推移的改變可通常使用指數(shù)式衰退來達(dá)成，如由 下式給出的：
[0054] 其中k+和lTsign(At)分別是針對正和負(fù)時間差的時間常數(shù)，a+和a-是對應(yīng)的比例縮 放幅值，并且μ是可應(yīng)用于正時間差和/或負(fù)時間差的偏移。
[0055] 圖3解說了根據(jù)STDP，突觸權(quán)重作為突觸前（presynaptic)和突觸后 (postsynaptic)尖峰的相對定時的函數(shù)而改變的示例性示圖300。如果突觸前神經(jīng)元在突 觸后神經(jīng)元之前激發(fā)，則對應(yīng)的突觸權(quán)重可被增大，如曲線圖300的部分302中所解說的。該 權(quán)重增大可被稱為該突觸的LTP。從曲線圖部分302可觀察到，LTP的量可因變于突觸前和突 觸后尖峰時間之差而大致呈指數(shù)式地下降。相反的激發(fā)次序可減小突觸權(quán)重，如曲線圖300 的部分304中所解說的，從而導(dǎo)致該突觸的LTD。
[0056]如圖3中的曲線圖300中所解說的，可向STDP曲線圖的LTP(因果性)部分302應(yīng)用負(fù) 偏移lx軸的交越點306(y = 0)可被配置成與最大時間滯后重合以考慮到來自層i-Ι的各因 果性輸入的相關(guān)性。在基于幀的輸入（即，呈特定歷時的包括尖峰或脈沖的幀的形式的輸 入)的情形中，可計算偏移值μ以反映幀邊界。該幀中的第一輸入尖峰(脈沖)可被視為要么 如直接由突觸后電位所建模地隨時間衰退，要么在對神經(jīng)狀態(tài)的影響的意義上隨時間衰 退。如果該幀中的第二輸入尖峰(脈沖)被視為與特定時間幀相關(guān)或有關(guān)，則該幀之前和之 后的有關(guān)時間可通過使STDP曲線的一個或多個部分偏移以使得這些有關(guān)時間中的值可以 不同（例如，對于大于一個幀為負(fù)，而對于小于一個幀為正)來在該時間幀邊界處被分開并 在可塑性意義上被不同地對待。例如，負(fù)偏移μ可被設(shè)為偏移LTP以使得曲線實際上在大于 幀時間的pre-post時間處變得低于零并且它由此為LTD而非LTP的一部分。
[0057]神經(jīng)元模型及操作
[0058]存在一些用于設(shè)計有用的尖峰發(fā)放神經(jīng)元模型的一般原理。良好的神經(jīng)元模型在 以下兩個計算態(tài)相(regime)方面可具有豐富的潛在行為:重合性檢測和功能性計算。此外， 良好的神經(jīng)元模型應(yīng)當(dāng)具有允許時間編碼的兩個要素:輸入的抵達(dá)時間影響輸出時間，以 及重合性檢測能具有窄時間窗。最后，為了在計算上是有吸引力的，良好的神經(jīng)元模型在連 續(xù)時間上可具有閉合形式解，并且具有穩(wěn)定的行為，包括在靠近吸引子和鞍點之處。換言 之，有用的神經(jīng)元模型是可實踐且可建模豐富的、現(xiàn)實的且生物學(xué)一致的行為并且允許對 神經(jīng)電路進(jìn)行工程設(shè)計和反向工程設(shè)計兩者的神經(jīng)元模型。
[0059] 神經(jīng)元模型可取決于事件，諸如輸入抵達(dá)、輸出尖峰或其他事件，無論這些事件是 內(nèi)部的還是外部的。為了達(dá)成豐富的行為庫，能展現(xiàn)復(fù)雜行為的狀態(tài)機(jī)可能是期望的。如果 事件本身的發(fā)生在撇開輸入貢獻(xiàn)(若有)的情況下能影響狀態(tài)機(jī)并約束該事件之后的動態(tài)， 則該系統(tǒng)的將來狀態(tài)并非僅是狀態(tài)和輸入的函數(shù)，而是狀態(tài)、事件和輸入的函數(shù)。
[0060] 在一方面，神經(jīng)元η可被建模為尖峰帶漏泄積分激發(fā)神經(jīng)元，其膜電壓Vn(t)由以 下動態(tài)來支配：
[0062] 其中α和β是參數(shù)，Wm,n是將突觸前神經(jīng)元m連接至突觸后神經(jīng)元 n的突觸的突觸權(quán) 重，以及ym(t)是神經(jīng)元m的尖峰發(fā)放輸出，其可根據(jù)AU,n被延遲達(dá)樹突或軸突延遲才抵達(dá) 神經(jīng)元η的胞體。
[0063] 應(yīng)注意，從建立了對突觸后神經(jīng)元的充分輸入的時間直至該突觸后神經(jīng)元實際上 激發(fā)的時間存在延遲。在動態(tài)尖峰發(fā)放神經(jīng)元模型(諸如Izhikevich簡單模型）中，如果在 去極化閾值vt與峰值尖峰電壓v peak之間有差量，則可引發(fā)時間延遲。例如，在該簡單模型中， 神經(jīng)元胞體動態(tài)可由關(guān)于電壓和恢復(fù)的微分方程對來支配，即：
[0066] 其中v是膜電位，u是膜恢復(fù)變量，k是描述膜電位v的時間尺度的參數(shù)，a是描述恢 復(fù)變量u的時間尺度的參數(shù)，b是描述恢復(fù)變量u對膜電位v的閾下波動的敏感度的參數(shù)，Vi· 是膜靜息電位，I是突觸電流，以及C是膜的電容。根據(jù)該模型，神經(jīng)元被定義為在v>v peak時 發(fā)放尖峰。
[0067] Hunzinger Cold模型
[0068] Hunzinger Cold神經(jīng)元模型是能再現(xiàn)豐富多樣的各種神經(jīng)行為的最小雙態(tài)相尖 峰發(fā)放線性動態(tài)模型。該模型的一維或二維線性動態(tài)可具有兩個態(tài)相，其中時間常數(shù)（以及 耦合)可取決于態(tài)相。在閾下態(tài)相中，時間常數(shù)(按照慣例為負(fù)）表示漏泄通道動態(tài)，其一般 作用于以生物學(xué)一致的線性方式使細(xì)胞返回到靜息。閾上態(tài)相中的時間常數(shù)(按照慣例為 正)反映抗漏泄通道動態(tài)，其一般驅(qū)動細(xì)胞發(fā)放尖峰，而同時在尖峰生成中引發(fā)等待時間。 [0069]如圖4中所解說的，該模型400的動態(tài)可被劃分成兩個(或更多個)態(tài)相。這些態(tài)相 可被稱為負(fù)態(tài)相402(也可互換地稱為帶漏泄積分激發(fā)(LIF)態(tài)相，勿與LIF神經(jīng)元模型混 淆）以及正態(tài)相404(也可互換地稱為抗漏泄積分激發(fā)(ALIF)態(tài)相，勿與ALIF神經(jīng)元模型混 淆）。在負(fù)態(tài)相402中，狀態(tài)在將來事件的時間趨向于靜息(V-)。在該負(fù)態(tài)相中，該模型一般 展現(xiàn)出時間輸入檢測性質(zhì)及其他閾下行為。在正態(tài)相404中，狀態(tài)趨向于尖峰發(fā)放事件 (Vs)。在該正態(tài)相中，該模型展現(xiàn)出計算性質(zhì)，諸如取決于后續(xù)輸入事件而引發(fā)發(fā)放尖峰的 等待時間。在事件方面對動態(tài)進(jìn)行公式化以及將動態(tài)分成這兩個態(tài)相是該模型的基礎(chǔ)特 性。
[0070]線性雙態(tài)相二維動態(tài)(對于狀態(tài)v和u)可按照慣例定義為：
[0073] 其中qP和r是用于耦合的線性變換變量。
[0074] 符號p在本文中用于標(biāo)示動態(tài)態(tài)相，在討論或表達(dá)具體態(tài)相的關(guān)系時，按照慣例對 于負(fù)態(tài)相和正態(tài)相分別用符號或"+"來替換符號P。
[0075] 模型狀態(tài)由膜電位（電壓)v和恢復(fù)電流u來定義。在基本形式中，態(tài)相在本質(zhì)上是 由模型狀態(tài)來決定的。該精確和通用的定義存在一些細(xì)微卻重要的方面，但目前考慮該模 型在電壓v高于閾值(v+)的情況下處于正態(tài)相404中，否則處于負(fù)態(tài)相402中。
[0076] 態(tài)相相關(guān)時間常數(shù)包括負(fù)態(tài)相時間常數(shù)τ-和正態(tài)相時間常數(shù)τ+?；謴?fù)電流時間常 數(shù)^通常是與態(tài)相無關(guān)的。出于方便起見，負(fù)態(tài)相時間常數(shù)τ_通常被指定為反映衰退的負(fù) 量，從而用于電壓演變的相同表達(dá)式可用于正態(tài)相，在正態(tài)相中指數(shù)和τ+將一般為正，正如 tu那樣。
[0077] 這兩個狀態(tài)元素的動態(tài)可在發(fā)生事件之際通過使?fàn)顟B(tài)偏離其零傾線（nul Ιο 1 ine) 的變換來耦合 ，其中 變換變量為：
[0078] qP = -Tp0u-Vp (7)
[0079] Γ = δ(ν+ε) (8)
[0080] 其中δ、ε、β和V-、V+是參數(shù)。Vp的兩個值是這兩個態(tài)相的參考電壓的基數(shù)。參數(shù)ν-是 負(fù)態(tài)相的基電壓，并且膜電位在負(fù)態(tài)相中一般將朝向V-衰退。參數(shù)v+是正態(tài)相的基電壓，并 且膜電位在正態(tài)相中一般將趨向于背離v+。
[0081] v和u的零傾線分別由變換變量qP和r的負(fù)數(shù)給出。參數(shù)δ是控制u零傾線的斜率的 比例縮放因子。參數(shù)ε通常被設(shè)為等于-V-。參數(shù)β是控制這兩個態(tài)相中的ν零傾線的斜率的 電阻值。τρ時間常數(shù)參數(shù)不僅控制指數(shù)式衰退，還單獨地控制每個態(tài)相中的零傾線斜率。
[0082] 該模型可被定義為在電壓ν達(dá)到值vs時發(fā)放尖峰。隨后，狀態(tài)可在發(fā)生復(fù)位事件 (其可以與尖峰事件完全相同）之際被復(fù)位：
[0083] ν = (Q)
[0084] u = u+Au (10)
[0085] 其中1和Au是參數(shù)。復(fù)位電壓I通常被設(shè)為ν-。
[0086] 依照瞬時耦合的原理，閉合形式解不僅對于狀態(tài)是可能的（且具有單個指數(shù)項）， 而且對于到達(dá)特定狀態(tài)的時間也是可能的。閉合形式狀態(tài)解為：
[0089] 因此，模型狀態(tài)可僅在發(fā)生事件之際被更新，諸如在輸入(突觸前尖峰)或輸出（突 觸后尖峰)之際被更新。還可在任何特定時間(無論是否有輸入或輸出)執(zhí)行操作。
[0090] 而且，依照瞬時耦合原理，突觸后尖峰的時間可被預(yù)計，因此到達(dá)特定狀態(tài)的時間 可提前被確定而無需迭代技術(shù)或數(shù)值方法(例如，歐拉數(shù)值方法）。給定了先前電壓狀態(tài)V0， 直至到達(dá)電壓狀態(tài)Vf之前的時間延遲由下式給出：
[0092]如果尖峰被定義為發(fā)生在電壓狀態(tài)v到達(dá)vs的時間，則從電壓處于給定狀態(tài)v的時 間起測量的直至發(fā)生尖峰前的時間量或即相對延遲的閉合形式解為：
[0094] 其中義通常被設(shè)為參數(shù)v+，但其他變型可以是可能的。
[0095] 模型動態(tài)的以上定義取決于該模型是在正態(tài)相還是負(fù)態(tài)相中。如所提及的，耦合 和態(tài)相P可基于事件來計算。出于狀態(tài)傳播的目的，態(tài)相和耦合(變換）變量可基于在上一 (先前)事件的時間的狀態(tài)來定義。出于隨后預(yù)計尖峰輸出時間的目的，態(tài)相和耦合變量可 基于在下一(當(dāng)前)事件的時間的狀態(tài)來定義。
[0096] 存在對該Cold模型、以及在時間上執(zhí)行模擬、仿真、或建模的若干可能實現(xiàn)。這包 括例如事件-更新、步階-事件更新、以及步階-更新模式。事件更新是其中基于事件或"事件 更新"（在特定時刻)來更新狀態(tài)的更新。步階更新是以間隔（例如，lms)來更新模型的更新。 這不一定涉及迭代方法或數(shù)值方法。通過僅在事件發(fā)生于步階處或步階間的情況下才更新 模型或即通過"步階-事件"更新，基于事件的實現(xiàn)以有限的時間分辨率在基于步階的模擬 器中實現(xiàn)也是可能的。
[0097] 原位神經(jīng)網(wǎng)絡(luò)協(xié)同處理
[0098]本公開的各方面涉及神經(jīng)網(wǎng)絡(luò)模擬器，并且尤其涉及原位神經(jīng)協(xié)同處理。
[0099] 通常，神經(jīng)網(wǎng)絡(luò)模擬器在靈活性與性能（例如，模擬器的功率)之間作出折衷。例 如，設(shè)計者可能往往被迫在創(chuàng)建使得能夠?qū)崿F(xiàn)學(xué)習(xí)、運(yùn)行得較快、或消耗較少功率的芯片之 間作出決定。由此，當(dāng)學(xué)習(xí)被離線地實現(xiàn)時，在不支持學(xué)習(xí)的模擬器上實現(xiàn)的經(jīng)訓(xùn)練神經(jīng)網(wǎng) 絡(luò)可能不會經(jīng)歷與在支持學(xué)習(xí)的模擬器上實現(xiàn)的網(wǎng)絡(luò)相同的輸入。這可能是因為與學(xué)習(xí)相 關(guān)聯(lián)的網(wǎng)絡(luò)的實時改變可能會影響神經(jīng)網(wǎng)絡(luò)的環(huán)境(經(jīng)由與該神經(jīng)網(wǎng)絡(luò)相關(guān)聯(lián)的受動器）， 該環(huán)境可能進(jìn)而經(jīng)由表示環(huán)境并且向網(wǎng)絡(luò)提供輸入的傳感器來影響至該神經(jīng)網(wǎng)絡(luò)的輸入。 神經(jīng)網(wǎng)絡(luò)的環(huán)境還可指示下游神經(jīng)網(wǎng)絡(luò)，該下游神經(jīng)網(wǎng)絡(luò)可能同樣通過反饋連接或非本地 信號來導(dǎo)致該神經(jīng)網(wǎng)絡(luò)的改變。
[0100] 根據(jù)本公開的各方面，多個模擬平臺可被組合，以使得可在模擬器的正常操作期 間作出折衷。例如，不利用學(xué)習(xí)的模擬可以在不提供此特征的模擬平臺上運(yùn)行。這可以是有 益的，例如在第二模擬平臺比第一模擬平臺消耗更少功率時。
[0101] 在本公開的一些方面，可以提供可彼此交換的神經(jīng)協(xié)同處理器。在一些方面，神經(jīng) 協(xié)同處理器可以是具有有差別特征的神經(jīng)處理單元或節(jié)點。例如，一個神經(jīng)處理節(jié)點可被 配置成執(zhí)行學(xué)習(xí)操作，而另一處理核被配置有靜態(tài)權(quán)重。
[0102] 在一個示例性方面，特征較多的核（即，具有較多特征的核（例如，存儲器或處理 器））可接管或納入特征較少的核（g卩，具有較少特征的核）的功能。功能的納入可以按處理 節(jié)點的"熱交換"的形式進(jìn)行。通過進(jìn)行此"熱交換"，可以增強(qiáng)靈活性和性能。
[0103] 圖5解說根據(jù)本公開的某些方面的前述使用通用處理器502來在神經(jīng)網(wǎng)絡(luò)中執(zhí)行 協(xié)同處理的示例實現(xiàn)500。與計算網(wǎng)絡(luò)(神經(jīng)網(wǎng)絡(luò)）相關(guān)聯(lián)的變量(神經(jīng)信號）、突觸權(quán)重、系 統(tǒng)參數(shù)，延遲，頻率槽信息，性能度量以及系統(tǒng)狀態(tài)信息可被存儲在存儲器塊504中，而在通 用處理器502處執(zhí)行的指令可從程序存儲器506中加載。在本公開的一方面，加載到通用處 理器502中的指令可包括用于將神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段，用第 一處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分，在該時間段之后將神經(jīng)網(wǎng)絡(luò)的該部分返回給第二處 理節(jié)點，和/或用第二處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分的代碼。
[0104] 圖6解說了根據(jù)本公開的某些方面的前述在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的示例實現(xiàn) 600,其中存儲器602可以經(jīng)由互連網(wǎng)絡(luò)604與計算網(wǎng)絡(luò)（神經(jīng)網(wǎng)絡(luò)）的個體(分布式)處理單 元(神經(jīng)處理器)606對接。與計算網(wǎng)絡(luò)（神經(jīng)網(wǎng)絡(luò))相關(guān)聯(lián)的變量(神經(jīng)信號）、突觸權(quán)重、系 統(tǒng)參數(shù)，延遲，頻率槽信息，性能度量和系統(tǒng)狀態(tài)信息可被存儲在存儲器602中，并且可從存 儲器602經(jīng)由互連網(wǎng)絡(luò)604的連接被加載到每個處理單元(神經(jīng)處理器)606中。在本公開的 一方面，處理單元606可被配置成將神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段，用 第一處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分，在該時間段之后將神經(jīng)網(wǎng)絡(luò)的該部分返回給第二 處理節(jié)點，和/或用第二處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分。
[0105] 圖7解說了前述在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的示例實現(xiàn)700。如圖7中所解說的，一 個存儲器組702可與計算網(wǎng)絡(luò)（神經(jīng)網(wǎng)絡(luò)）的一個處理單元704直接對接。每一個存儲器組 702可存儲與對應(yīng)的處理單元(神經(jīng)處理器)704相關(guān)聯(lián)的變量(神經(jīng)信號）、突觸權(quán)重、和/或 系統(tǒng)參數(shù)，延遲，頻率槽信息，性能度量和系統(tǒng)狀態(tài)信息。在本公開的一方面，處理單元704 可被配置成將神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段，用第一處理節(jié)點來執(zhí)行 神經(jīng)網(wǎng)絡(luò)的該部分，在該時間段之后將神經(jīng)網(wǎng)絡(luò)的該部分返回給第二處理節(jié)點，和/或用第 二處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分。
[0106] 圖8解說根據(jù)本公開的某些方面的神經(jīng)網(wǎng)絡(luò)800的示例實現(xiàn)。如圖8中所解說的，神 經(jīng)網(wǎng)絡(luò)800可具有多個局部處理單元802,它們可執(zhí)行本文所描述的方法的各種操作。每個 局部處理單元802可包括存儲該神經(jīng)網(wǎng)絡(luò)的參數(shù)的局部狀態(tài)存儲器804和局部參數(shù)存儲器 806。另外，局部處理單元802可具有用于存儲局部模型程序的局部(神經(jīng)元)模型程序(LMP) 存儲器808、用于存儲局部學(xué)習(xí)程序的局部學(xué)習(xí)程序(LLP)存儲器810、以及局部連接存儲器 812。此外，如圖8中所解說的，每個局部處理單元802可與用于提供對局部處理單元的局部 存儲器的配置的配置處理單元814對接，并且與提供各局部處理單元802之間的路由的路由 連接處理元件816對接。
[0107] 在一種配置中，神經(jīng)元模型被配置成用于將神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié) 點達(dá)一時間段，用第一處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分，在該時間段之后將神經(jīng)網(wǎng)絡(luò)的 該部分返回給第二處理節(jié)點，和/或用第二處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分。該神經(jīng)元模 型包括交換裝置、用于用第一處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分的裝置、返回裝置、以及用 于用第二處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分的裝置。在一個方面，交換裝置、用于用第一處 理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分的裝置、返回裝置、和/或用于用第二處理節(jié)點來處理神經(jīng) 網(wǎng)絡(luò)的該部分的裝置可以是被配置成執(zhí)行所敘述的功能的通用處理器502、程序存儲器 506、存儲器塊504、存儲器602、互連網(wǎng)絡(luò)604、處理單元606、處理單元704、局部處理單元 802、和/或路由連接處理單元816。在另一種配置中，前述裝置可以是被配置成執(zhí)行由前述 裝置所敘述的功能的任何模塊或任何裝置。
[0108] 在另一配置中，神經(jīng)元模型被配置成通過初始在第一處理核處執(zhí)行神經(jīng)網(wǎng)絡(luò)的一 部分和/或?qū)⑸窠?jīng)網(wǎng)絡(luò)的該部分移至第二處理核以供進(jìn)一步執(zhí)行來協(xié)同定位離線學(xué)習(xí)。該 神經(jīng)元模型包括協(xié)同定位裝置和移動裝置。在一個方面，協(xié)同定位裝置和/或移動裝置可以 是被配置成執(zhí)行所敘述的功能的通用處理器502、程序存儲器506、存儲器塊504、存儲器 602、互連網(wǎng)絡(luò)604、處理單元606、處理單元704、局部處理單元802、和/或路由連接處理單元 816。在另一種配置中，前述裝置可以是被配置成執(zhí)行由前述裝置所敘述的功能的任何模塊 或任何裝置。
[0109] 根據(jù)本公開的某些方面，每個局部處理單元802可被配置成基于神經(jīng)網(wǎng)絡(luò)的一個 或多個期望功能性特征來確定神經(jīng)網(wǎng)絡(luò)的參數(shù)，以及隨著所確定的參數(shù)被進(jìn)一步適配、調(diào) 諧和更新來使這一個或多個功能性特征朝著期望的功能性特征發(fā)展。
[0110] 圖9是解說根據(jù)本公開的各方面的神經(jīng)網(wǎng)絡(luò)的示例性架構(gòu)900的框圖。架構(gòu)900可 包括協(xié)同處理器904,該協(xié)同處理器904可包括處理節(jié)點A 906和處理節(jié)點B 908。在一些方 面，處理節(jié)點A 906和處理節(jié)點B 908可以被包括在相同的硬件核內(nèi)。然而，這僅是示例性 的，并且處理節(jié)點A 906和處理節(jié)點B 908可替換地在分開的硬件核中提供。
[0111] 處理節(jié)點A 906和處理節(jié)點B 908可被有差別地配置。即，在一些方面，處理節(jié)點A 906和處理節(jié)點B 908可具有適于高效地執(zhí)行神經(jīng)網(wǎng)絡(luò)的功能特征的不同配置。在一些配置 中，處理節(jié)點A 906可被配置有比處理節(jié)點B更大的資源。例如，處理節(jié)點A 906可被配置有 比處理節(jié)點B 908更快和/或更大的處理能力（例如，多個處理器或更快的處理速度）。在第 二示例中，處理節(jié)點B 908可被配置有更多和/或更快的存儲器。
[0112] 處理節(jié)點A 906和處理節(jié)點B 908可被配置成經(jīng)由輸入節(jié)點902來接收輸入。處理 節(jié)點A 906和處理節(jié)點B 908還可被配置成向輸出節(jié)點910提供輸出。輸入902和輸出910可 包括傳感器、致動器、以及其他輸入/輸出設(shè)備。
[0113] 另外，處理節(jié)點A 906和處理節(jié)點B 908可被通信地彼此耦合以使得能在處理節(jié)點 之間實現(xiàn)對神經(jīng)網(wǎng)絡(luò)的執(zhí)行中的功能特征的熱交換。即，在運(yùn)行時間期間，具有較多特征的 處理節(jié)點（例如，906、908)可納入或者接管處理具有較少特征的核的功能。
[0114] 在一些方面，處理節(jié)點A 906的狀態(tài)可被復(fù)制并且經(jīng)由通信路徑912或任何其他通 信路徑提供給處理節(jié)點B 908。處理節(jié)點A 906的狀態(tài)可以例如包括狀態(tài)變量、連通性信息、 以及其他狀態(tài)信息。
[0115] 處理節(jié)點B 908的資源可被分配用于從處理節(jié)點A 906接管對神經(jīng)網(wǎng)絡(luò)的功能特 征的處理。另外，經(jīng)由輸入節(jié)點902提供的輸入可被路由至處理節(jié)點B 908?；趤碜蕴幚砉?jié) 點A 906的狀態(tài)信息以及這些輸入，處理節(jié)點B 908可接管處理先前在由處理節(jié)點A 906處 理的神經(jīng)網(wǎng)絡(luò)的功能特征。
[0116]在一些方面，處理節(jié)點A 906可繼續(xù)經(jīng)由輸入節(jié)點902接收被提供給處理節(jié)點B 908的相同輸入。由此，處理節(jié)點A 906的輸出可與處理節(jié)點B 908的輸出進(jìn)行比較以提供一 致性檢查。在一個示例中，處理節(jié)點B 908可被配置為調(diào)試核以標(biāo)識和減少處理節(jié)點A 906 中的缺陷或瑕疵。在本公開的其他方面，處理節(jié)點A 906可處理神經(jīng)網(wǎng)絡(luò)的其他功能特征。
[0117] 處理節(jié)點B 908可繼續(xù)處理神經(jīng)網(wǎng)絡(luò)的從處理節(jié)點A 906納入的該部分達(dá)預(yù)定時 間段或者在一些方面直至特定任務(wù)或任務(wù)集合完成。例如，處理節(jié)點B 908可被配置成實現(xiàn) 學(xué)習(xí)并且可繼續(xù)處理神經(jīng)網(wǎng)絡(luò)的從處理節(jié)點A 906納入的該部分直至達(dá)成學(xué)習(xí)。在另一示 例中，處理節(jié)點B 908可被配置成實現(xiàn)尖峰定時依賴可塑性。由此，處理節(jié)點B可處理所接收 到的狀態(tài)信息并且應(yīng)用可塑性規(guī)則直至狀態(tài)信息的更新(例如，權(quán)重更新)被確定。
[0118] 在一些方面，特征較多的處理節(jié)點（例如，906、908)可基于系統(tǒng)性能度量來接管處 理。例如，特征較多的處理節(jié)點可在特征較少的處理節(jié)點的系統(tǒng)性能低于閾值水平時納入 處理。在其他方面，可在電源被施加于系統(tǒng)時執(zhí)行交換。當(dāng)然，這些僅是示例性基礎(chǔ)，并且其 他系統(tǒng)和網(wǎng)絡(luò)性能度量可提供用于將處理從特征較少的處理節(jié)點交換至特征較多的處理 節(jié)點的基礎(chǔ)。
[0119]在任務(wù)完成或者時間段期滿之際，處理節(jié)點B 908的狀態(tài)可被復(fù)制并且被提供給 處理節(jié)點A 906作為經(jīng)修改的核。在一些方面，神經(jīng)網(wǎng)絡(luò)的一部分的返回可基于系統(tǒng)性能度 量來執(zhí)行。例如，當(dāng)系統(tǒng)性能高于閾值時，處理節(jié)點B 908的狀態(tài)可被復(fù)制并且被提供給處 理節(jié)點A 906。在第二示例中，返回可在電源被施加于系統(tǒng)(例如，系統(tǒng)插上電源)時發(fā)生。在 一些方面，經(jīng)由輸入節(jié)點902提供的輸入可被路由至處理節(jié)點A 906以使用包括來自處理節(jié) 點B 908的狀態(tài)信息的經(jīng)修改的核來繼續(xù)處理該神經(jīng)網(wǎng)絡(luò)的功能特征。
[0120] 圖10A-F是解說根據(jù)本公開的各方面的神經(jīng)網(wǎng)絡(luò)中的原位協(xié)同處理的示例性框圖 1000。每一個示例性框圖示出包括靜態(tài)核1008和學(xué)習(xí)核1006的協(xié)同處理器1004。靜態(tài)核 1008可被配置有用于執(zhí)行與操作神經(jīng)網(wǎng)絡(luò)或其一部分相關(guān)聯(lián)的功能的靜態(tài)權(quán)重。學(xué)習(xí)核 1006可被配置成實現(xiàn)學(xué)習(xí)和執(zhí)行學(xué)習(xí)操作。例如，在一些方面，學(xué)習(xí)核1006可被配置成實現(xiàn) 增強(qiáng)學(xué)習(xí)或其他學(xué)習(xí)模型。
[0121] 在一些方面，學(xué)習(xí)核1006可被配置有比靜態(tài)核1008更大的資源。例如，學(xué)習(xí)核1006 可被配置有比靜態(tài)核1008更快和/或更多的處理能力（例如，多個處理器或更快的處理速 度）。在另一示例中，學(xué)習(xí)核1006可被配置有與靜態(tài)核1008不同的存儲器資源（例如，更多 和/或更快的存儲器）。不同類型的存儲器資源可以例如使得能夠?qū)崿F(xiàn)關(guān)于參數(shù)(例如，權(quán) 重）的更大(或更小)精度或提供用于捕捉尖峰歷史的更多資源、使得能夠?qū)崿F(xiàn)對學(xué)習(xí)規(guī)則 的訪問、以及實現(xiàn)尖峰定時依賴可塑性和/或比特分配。當(dāng)然，與處理和性能相關(guān)的這些特 征僅是示例性的，并且與處理和性能相關(guān)的其他特征或者增強(qiáng)可以被有差別地包括在學(xué)習(xí) 核1006和靜態(tài)核1008中。
[0122] 盡管圖10A-F中所包括的每個框圖僅示出了一個靜態(tài)核1008和學(xué)習(xí)核1006,但是 這僅是示例性的并且是出于便于解說的目的。取而代之的是，例如，出于設(shè)計效率的目的， 可以包括任何數(shù)目的靜態(tài)核1008和學(xué)習(xí)核1006。此外，靜態(tài)核1008和學(xué)習(xí)核1006可以被包 括在相同的處理核內(nèi)或者可替換地在分開的處理核中提供。
[0123] 靜態(tài)核1008和學(xué)習(xí)核1006可選擇性地經(jīng)由輸入節(jié)點1002接收輸入并且向輸出節(jié) 點1010提供輸出。在一些方面，靜態(tài)核1008和學(xué)習(xí)核1006兩者均可經(jīng)由輸入節(jié)點1002接收 輸入。同樣，靜態(tài)核1008和學(xué)習(xí)核1006兩者均可向輸出節(jié)點1010提供輸出以使得能夠?qū)崿F(xiàn) 一致性檢查或處理驗證。
[0124] 在圖10A中，來自輸入節(jié)點1002的輸入被提供給靜態(tài)核1008而不是學(xué)習(xí)核1006。在 此示例性方面，神經(jīng)網(wǎng)絡(luò)的操作可被流水線化以經(jīng)由靜態(tài)核1008來執(zhí)行。在一些方面，可以 不實現(xiàn)學(xué)習(xí)。
[0125] 在圖10B中，靜態(tài)核1008的狀態(tài)信息可被復(fù)制并且經(jīng)由通信路徑1012提供給學(xué)習(xí) 核1006。該狀態(tài)信息可以例如包括神經(jīng)元狀態(tài)變量、突觸狀態(tài)信息、連通性信息(例如，圖或 表）、以及權(quán)重信息。
[0126] 在圖10C中，經(jīng)由輸入節(jié)點1002的輸入可被路由至學(xué)習(xí)核1006。在一些方面，輸入 可僅被提供給學(xué)習(xí)核1006。當(dāng)然，輸入可替換地被提供學(xué)習(xí)核1006和靜態(tài)核1008兩者。在此 配置中，例如，可以執(zhí)行驗證技術(shù)以確保來自靜態(tài)核1008和學(xué)習(xí)核1006的輸出是一致的（例 如，相等的）。
[0127] 在圖10D中，學(xué)習(xí)核1006納入或接管處理與曾由靜態(tài)核1008執(zhí)行的神經(jīng)網(wǎng)絡(luò)(或其 一部分)相關(guān)聯(lián)的功能。學(xué)習(xí)核1006可接管處理達(dá)預(yù)定義時間段或者在特定任務(wù)或功能的 執(zhí)行期間接管處理。例如，在一些方面，學(xué)習(xí)核1006可從特征較少的靜態(tài)核1008接管處理以 實現(xiàn)STDP或?qū)W習(xí)模型(諸如結(jié)合神經(jīng)網(wǎng)絡(luò)或其部分的強(qiáng)化學(xué)習(xí)）。
[0128] 在另一示例中，神經(jīng)網(wǎng)絡(luò)的由學(xué)習(xí)核1006納入處理的部分可以是深度置信網(wǎng)絡(luò)的 層。深度置信網(wǎng)絡(luò)是由多層隨機(jī)潛伏變量構(gòu)成的概率生成模型。在深度置信網(wǎng)絡(luò)中，學(xué)習(xí)可 例如以自頂向下的方式逐層實現(xiàn)。
[0129] 學(xué)習(xí)可在線或離線地實現(xiàn)。當(dāng)進(jìn)行離線學(xué)習(xí)時，學(xué)習(xí)核1006的輸入(例如，1002)和 輸出（例如，1010)可包括神經(jīng)網(wǎng)絡(luò)的其他層。此外，學(xué)習(xí)核1006的輸入(例如，1002)和輸出 (例如，1010)還可包括傳感器、致動器等。
[0130]在一些方面，靜態(tài)核1008可繼續(xù)接收輸入。例如，靜態(tài)核1008可作為監(jiān)督核來操作 以使得能夠?qū)崿F(xiàn)受監(jiān)督學(xué)習(xí)。由此，靜態(tài)核1008的輸出可訓(xùn)練學(xué)習(xí)核1006。在其他方面，靜 態(tài)核1008可繼續(xù)接收輸入并且可被指派以執(zhí)行與神經(jīng)網(wǎng)絡(luò)或其一部分的操作相關(guān)聯(lián)的其 他任務(wù)。在又一些方面，靜態(tài)核1008可停止接收輸入。
[0131] 在圖10E中，在預(yù)定義時間段期滿之后或者在任務(wù)或所執(zhí)行的功能完成(例如，達(dá) 成學(xué)習(xí)）之際，學(xué)習(xí)核1006可發(fā)起將處理控制返回給靜態(tài)核1008。學(xué)習(xí)核1006的狀態(tài)信息可 被復(fù)制并且經(jīng)由通信路徑1012被提供給靜態(tài)核1008。在一些方面，學(xué)習(xí)核1006的狀態(tài)信息 可包括靜態(tài)核1008的不同實例。例如，該不同實例可以是基于所達(dá)成的學(xué)習(xí)來增強(qiáng)的經(jīng)修 改靜態(tài)核1008。在另一示例中，經(jīng)修改靜態(tài)核1008可包括基于STDP規(guī)則的實現(xiàn)對靜態(tài)權(quán)重 的更新。
[0132] 在圖10F中，學(xué)習(xí)核1006將控制返回給靜態(tài)核1008以基于來自學(xué)習(xí)核1006的狀態(tài) 信息來繼續(xù)執(zhí)行與神經(jīng)網(wǎng)絡(luò)或其一部分的操作相關(guān)聯(lián)的功能。
[0133] 圖11解說了用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的方法1100。在框1102,神經(jīng)元模型 將神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段。在框1104,神經(jīng)元模型用第一處理 節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該部分。在框1106，神經(jīng)元模型在該時間段之后將神經(jīng)網(wǎng)絡(luò)的該部 分返回給第二處理節(jié)點。此外，在框1108,神經(jīng)元模型用第二處理節(jié)點來執(zhí)行神經(jīng)網(wǎng)絡(luò)的該 部分。
[0134] 圖12解說了用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的方法1200。在框1202,神經(jīng)元模型 通過初始在第一處理核處執(zhí)行神經(jīng)網(wǎng)絡(luò)的一部分來對離線學(xué)習(xí)進(jìn)行協(xié)同定位。在框1204， 神經(jīng)元模型將神經(jīng)網(wǎng)絡(luò)的該部分移至第二處理核以供進(jìn)一步執(zhí)行。
[0135] 以上所描述的方法的各種操作可由能夠執(zhí)行相應(yīng)功能的任何合適的裝置來執(zhí)行。 這些裝置可包括各種硬件和/或軟件組件和/或模塊，包括但不限于電路、專用集成電路 (ASIC)、或處理器。一般而言，在附圖中有解說的操作的場合，那些操作可具有帶相似編號 的相應(yīng)配對裝置加功能組件。
[0136] 如本文所使用的，術(shù)語"確定"涵蓋各種各樣的動作。例如，"確定"可包括演算、計 算、處理、推導(dǎo)、研究、查找(例如，在表、數(shù)據(jù)庫或其他數(shù)據(jù)結(jié)構(gòu)中查找）、探知及諸如此類。 另外，"確定"可包括接收(例如接收信息）、訪問（例如訪問存儲器中的數(shù)據(jù)）、及類似動作。 而且，"確定"可包括解析、選擇、選取、確立及類似動作。
[0137] 如本文所使用的，引述一列項目中的"至少一個"的短語是指這些項目的任何組 合，包括單個成員。作為示例，"a、b或c中的至少一個"旨在涵蓋:a、b、c、a-b、a-c、b-c、&& a-b-c〇
[0138] 結(jié)合本公開和附錄A所描述的各種解說性邏輯框、模塊、以及電路可用設(shè)計成執(zhí)行 本文所描述功能的通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程 門陣列信號(FPGA)或其他可編程邏輯器件(PLD)、分立的門或晶體管邏輯、分立的硬件組件 或其任何組合來實現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，處理器可以是 任何市售的處理器、控制器、微控制器、或狀態(tài)機(jī)。處理器還可以被實現(xiàn)為計算設(shè)備的組合， 例如DSP與微處理器的組合、多個微處理器、與DSP核心協(xié)同的一個或多個微處理器、或任何 其它此類配置。
[0139] 結(jié)合本公開和附錄A描述的方法或算法的步驟可直接在硬件中、在由處理器執(zhí)行 的軟件模塊中、或在這兩者的組合中實施。軟件模塊可駐留在本領(lǐng)域所知的任何形式的存 儲介質(zhì)中?？墒褂玫拇鎯橘|(zhì)的一些示例包括隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、閃 存、可擦除可編程只讀存儲器(EPROM)、電可擦除可編程只讀存儲器(EEPR0M)、寄存器、硬 盤、可移動盤、CD-ROM，等等。軟件模塊可包括單條指令、或許多條指令，且可分布在若干不 同的代碼段上，分布在不同的程序間以及跨多個存儲介質(zhì)分布。存儲介質(zhì)可被耦合到處理 器以使得該處理器能從/向該存儲介質(zhì)讀寫信息。在替換方案中，存儲介質(zhì)可以被整合到處 理器。
[0140] 本文所公開的方法包括用于實現(xiàn)所描述的方法的一個或多個步驟或動作。這些方 法步驟和/或動作可以彼此互換而不會脫離權(quán)利要求的范圍。換言之，除非指定了步驟或動 作的特定次序，否則具體步驟和/或動作的次序和/或使用可以改動而不會脫離權(quán)利要求的 范圍。
[0141] 本文中所描述的功能可以在硬件、軟件、固件、或其任何組合中實現(xiàn)。如果以硬件 實現(xiàn)，則示例硬件配置可包括設(shè)備中的處理系統(tǒng)。處理系統(tǒng)可以用總線架構(gòu)來實現(xiàn)。取決于 處理系統(tǒng)的具體應(yīng)用和整體設(shè)計約束，總線可包括任何數(shù)目的互連總線和橋接器?？偩€可 將包括處理器、機(jī)器可讀介質(zhì)、以及總線接口的各種電路鏈接在一起。總線接口可尤其將網(wǎng) 絡(luò)適配器等經(jīng)由總線連接至處理系統(tǒng)。網(wǎng)絡(luò)適配器可實現(xiàn)信號處理功能。對于某些方面，用 戶接口（例如，按鍵板、顯示器、鼠標(biāo)、操縱桿，等等)也可以被連接到總線。總線還可以鏈接 各種其他電路，諸如定時源、外圍設(shè)備、穩(wěn)壓器、功率管理電路以及類似電路，它們在本領(lǐng)域 中是眾所周知的，因此將不再進(jìn)一步描述。
[0142] 處理器可負(fù)責(zé)管理總線和一般處理，包括執(zhí)行存儲在機(jī)器可讀介質(zhì)上的軟件。處 理器可用一個或多個通用和/或?qū)Ｓ锰幚砥鱽韺崿F(xiàn)。示例包括微處理器、微控制器、DSP處理 器、以及其他能執(zhí)行軟件的電路系統(tǒng)。軟件應(yīng)當(dāng)被寬泛地解釋成意指指令、數(shù)據(jù)、或其任何 組合，無論是被稱作軟件、固件、中間件、微代碼、硬件描述語言、或其他。作為示例，機(jī)器可 讀介質(zhì)可包括隨機(jī)存取存儲器(RAM)、閃存、只讀存儲器(R0M)、可編程只讀存儲器(PR0M)、 可擦式可編程只讀存儲器(EPROM)、電可擦式可編程只讀存儲器(EEPR0M)、寄存器、磁盤、光 盤、硬驅(qū)動器、或者任何其他合適的存儲介質(zhì)、或其任何組合。機(jī)器可讀介質(zhì)可被實施在計 算機(jī)程序產(chǎn)品中。該計算機(jī)程序產(chǎn)品可以包括包裝材料。
[0143] 在硬件實現(xiàn)中，機(jī)器可讀介質(zhì)可以是處理系統(tǒng)中與處理器分開的一部分。然而，如 本領(lǐng)域技術(shù)人員將容易領(lǐng)會的，機(jī)器可讀介質(zhì)或其任何部分可在處理系統(tǒng)外部。作為示例， 機(jī)器可讀介質(zhì)可包括傳輸線、由數(shù)據(jù)調(diào)制的載波、和/或與設(shè)備分開的計算機(jī)產(chǎn)品，所有這 些都可由處理器通過總線接口來訪問。替換地或補(bǔ)充地，機(jī)器可讀介質(zhì)或其任何部分可被 集成到處理器中，諸如高速緩存和/或通用寄存器文件可能就是這種情形。雖然所討論的各 種組件可被描述為具有特定位置，諸如局部組件，但它們也可按各種方式來配置，諸如某些 組件被配置成分布式計算系統(tǒng)的一部分。
[0144] 處理系統(tǒng)可以被配置為通用處理系統(tǒng)，該通用處理系統(tǒng)具有一個或多個提供處理 器功能性的微處理器、以及提供機(jī)器可讀介質(zhì)中的至少一部分的外部存儲器，它們都通過 外部總線架構(gòu)與其他支持電路系統(tǒng)鏈接在一起。替換地，該處理系統(tǒng)可以包括一個或多個 神經(jīng)元形態(tài)處理器以用于實現(xiàn)本文所述的神經(jīng)元模型和神經(jīng)系統(tǒng)模型。作為另一替換方 案，處理系統(tǒng)可以用帶有集成在單塊芯片中的處理器、總線接口、用戶接口、支持電路系統(tǒng)、 和至少一部分機(jī)器可讀介質(zhì)的專用集成電路(ASIC)來實現(xiàn)，或者用一個或多個現(xiàn)場可編程 門陣列(FPGA)、可編程邏輯器件(PLD)、控制器、狀態(tài)機(jī)、門控邏輯、分立硬件組件、或者任何 其他合適的電路系統(tǒng)、或者能執(zhí)行本公開通篇所描述的各種功能性的電路的任何組合來實 現(xiàn)。取決于具體應(yīng)用和加諸于整體系統(tǒng)上的總設(shè)計約束，本領(lǐng)域技術(shù)人員將認(rèn)識到如何最 佳地實現(xiàn)關(guān)于處理系統(tǒng)所描述的功能性。
[0145] 機(jī)器可讀介質(zhì)可包括數(shù)個軟件模塊。這些軟件模塊包括當(dāng)由處理器執(zhí)行時使處理 系統(tǒng)執(zhí)行各種功能的指令。這些軟件模塊可包括傳送模塊和接收模塊。每個軟件模塊可以 駐留在單個存儲設(shè)備中或者跨多個存儲設(shè)備分布。作為示例，當(dāng)觸發(fā)事件發(fā)生時，可以從硬 驅(qū)動器中將軟件模塊加載到RAM中。在軟件模塊執(zhí)行期間，處理器可以將一些指令加載到高 速緩存中以提高訪問速度。隨后可將一個或多個高速緩存行加載到通用寄存器文件中以供 處理器執(zhí)行。在以下述及軟件模塊的功能性時，將理解此類功能性是在處理器執(zhí)行來自該 軟件模塊的指令時由該處理器來實現(xiàn)的。
[0146] 如果以軟件實現(xiàn)，則各功能可作為一條或多條指令或代碼存儲在計算機(jī)可讀介質(zhì) 上或藉其進(jìn)行傳送。計算機(jī)可讀介質(zhì)包括計算機(jī)存儲介質(zhì)和通信介質(zhì)兩者，這些介質(zhì)包括 促成計算機(jī)程序從一地向另一地轉(zhuǎn)移的任何介質(zhì)。存儲介質(zhì)可以是能被計算機(jī)訪問的任何 可用介質(zhì)。作為示例而非限定，這樣的計算機(jī)可讀介質(zhì)可包括RAM、R0M、EEPR0M、CD-R0M或其 它光盤存儲、磁盤存儲或其它磁存儲設(shè)備、或能攜帶或存儲指令或數(shù)據(jù)結(jié)構(gòu)形式的期望程 序代碼且能被計算機(jī)訪問的任何其它介質(zhì)。另外，任何連接也被正當(dāng)?shù)胤Q為計算機(jī)可讀介 質(zhì)。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(DSL)、或無線技術(shù)(諸 如紅外（IR)、無線電、以及微波）從web網(wǎng)站、服務(wù)器、或其他遠(yuǎn)程源傳送而來，則該同軸電 纜、光纖電纜、雙絞線、DSL或無線技術(shù)(諸如紅外、無線電、以及微波)就被包括在介質(zhì)的定 義之中。如本文中所使用的盤(disk)和碟(disc)包括壓縮碟(CD)、激光碟、光碟、數(shù)字多用 碟(DVD)、軟盤、和藍(lán)光*碟，其中盤(disk)常常磁性地再現(xiàn)數(shù)據(jù)，而碟(disc)用激光來光學(xué) 地再現(xiàn)數(shù)據(jù)。因此，在一些方面，計算機(jī)可讀介質(zhì)可包括非瞬態(tài)計算機(jī)可讀介質(zhì)(例如，有形 介質(zhì)）。另外，對于其他方面，計算機(jī)可讀介質(zhì)可包括瞬態(tài)計算機(jī)可讀介質(zhì)（例如，信號）。上 述的組合應(yīng)當(dāng)也被包括在計算機(jī)可讀介質(zhì)的范圍內(nèi)。
[0147] 因此，某些方面可包括用于執(zhí)行本文中給出的操作的計算機(jī)程序產(chǎn)品。例如，此類 計算機(jī)程序產(chǎn)品可包括其上存儲(和/或編碼)有指令的計算機(jī)可讀介質(zhì)，這些指令能由一 個或多個處理器執(zhí)行以執(zhí)行本文中所描述的操作。對于某些方面，計算機(jī)程序產(chǎn)品可包括 包裝材料。
[0148] 此外，應(yīng)當(dāng)領(lǐng)會，用于執(zhí)行本文中所描述的方法和技術(shù)的模塊和/或其它恰適裝置 能由用戶終端和/或基站在適用的場合下載和/或以其他方式獲得。例如，此類設(shè)備能被耦 合至服務(wù)器以促成用于執(zhí)行本文中所描述的方法的裝置的轉(zhuǎn)移。替換地，本文所述的各種 方法能經(jīng)由存儲裝置(例如，RAM、R0M、諸如壓縮碟(CD)或軟盤等物理存儲介質(zhì)等)來提供， 以使得一旦將該存儲裝置耦合至或提供給用戶終端和/或基站，該設(shè)備就能獲得各種方法。 此外，可利用適于向設(shè)備提供本文所描述的方法和技術(shù)的任何其他合適的技術(shù)。
[0149] 將理解，權(quán)利要求并不被限定于以上所解說的精確配置和組件?？稍谝陨纤枋?的方法和裝置的布局、操作和細(xì)節(jié)上作出各種改動、更換和變形而不會脫離權(quán)利要求的范 圍。
【主權(quán)項】
1. 一種在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的方法，包括： 將所述神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段； 用所述第一處理節(jié)點來執(zhí)行所述神經(jīng)網(wǎng)絡(luò)的所述部分； 在所述時間段之后將所述神經(jīng)網(wǎng)絡(luò)的所述部分返回給第二處理節(jié)點；以及 用所述第二處理節(jié)點來執(zhí)行所述神經(jīng)網(wǎng)絡(luò)的所述部分。2. 如權(quán)利要求1所述的方法，其特征在于，所述第一處理節(jié)點包括單獨的硬件核。3. 如權(quán)利要求1所述的方法，其特征在于，所述第一處理節(jié)點包括學(xué)習(xí)處理核。4. 如權(quán)利要求3所述的方法，其特征在于，所述學(xué)習(xí)處理核被配置有比所述第二處理節(jié) 點更高等級的資源。5. 如權(quán)利要求3所述的方法，其特征在于，學(xué)習(xí)是離線或在線地實現(xiàn)的。6. 如權(quán)利要求5所述的方法，其特征在于，在學(xué)習(xí)是離線地實現(xiàn)時，所述學(xué)習(xí)處理核的 輸入和輸出包括所述神經(jīng)網(wǎng)絡(luò)的其他層。7. 如權(quán)利要求1所述的方法，其特征在于： 所述第一處理節(jié)點包括學(xué)習(xí)處理核； 所述第二處理節(jié)點包括靜態(tài)處理核； 交換包括： 將所述靜態(tài)處理核的狀態(tài)復(fù)制到所述學(xué)習(xí)處理核；以及 將輸入路由至所述學(xué)習(xí)處理核，以使得所述學(xué)習(xí)處理核納入所述靜態(tài)處理核的功能； 并且 返回包括： 將所述學(xué)習(xí)處理核的狀態(tài)復(fù)制到所述靜態(tài)處理核；以及 將控制返回給經(jīng)修改的靜態(tài)處理核。8. 如權(quán)利要求1所述的方法，其特征在于，所述交換包括將來自所述第一處理節(jié)點的資 源分配給所述第二處理節(jié)點。9. 如權(quán)利要求1所述的方法，其特征在于，所述神經(jīng)網(wǎng)絡(luò)的所述部分包括深度置信網(wǎng)絡(luò) 的層。10. 如權(quán)利要求1所述的方法，其特征在于，所述第一處理節(jié)點包括調(diào)試核。11. 如權(quán)利要求1所述的方法，其特征在于，所述交換是在系統(tǒng)性能低于閾值時發(fā)生的。12. 如權(quán)利要求1所述的方法，其特征在于，所述返回是在系統(tǒng)性能高于閾值時發(fā)生的。13. 如權(quán)利要求1所述的方法，其特征在于，所述交換或返回是在電源被施加于系統(tǒng)時 發(fā)生的。14. 一種用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的裝置，包括： 存儲器；以及 耦合至所述存儲器的至少一個處理器，所述至少一個處理器被配置成： 將所述神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段； 用所述第一處理節(jié)點來執(zhí)行所述神經(jīng)網(wǎng)絡(luò)的所述部分； 在所述時間段之后將所述神經(jīng)網(wǎng)絡(luò)的所述部分返回給第二處理節(jié)點；以及 用所述第二處理節(jié)點來執(zhí)行所述神經(jīng)網(wǎng)絡(luò)的所述部分。15. 如權(quán)利要求14所述的裝置，其特征在于，所述第一處理節(jié)點包括單獨的硬件核。16. 如權(quán)利要求14所述的裝置，其特征在于，所述第一處理節(jié)點包括學(xué)習(xí)處理核。17. 如權(quán)利要求16所述的裝置，其特征在于，所述學(xué)習(xí)處理核被配置有比所述第二處理 節(jié)點更高等級的資源。18. 如權(quán)利要求16所述的裝置，其特征在于，學(xué)習(xí)是離線或在線地實現(xiàn)的。19. 如權(quán)利要求18所述的裝置，其特征在于，在學(xué)習(xí)是離線地實現(xiàn)時，所述學(xué)習(xí)處理核 的輸入和輸出包括所述神經(jīng)網(wǎng)絡(luò)的其他層。20. 如權(quán)利要求14所述的裝置，其特征在于，所述第一處理節(jié)點包括學(xué)習(xí)處理核并且所 述第二處理節(jié)點包括靜態(tài)處理核，并且所述至少一個處理器被進(jìn)一步配置成： 將所述靜態(tài)處理核的狀態(tài)復(fù)制到所述學(xué)習(xí)處理核； 將輸入路由至所述學(xué)習(xí)處理核，以使得所述學(xué)習(xí)處理核納入所述靜態(tài)處理核的功能； 將所述學(xué)習(xí)處理核的狀態(tài)復(fù)制到所述靜態(tài)處理核；以及 將控制返回給經(jīng)修改的靜態(tài)處理核。21. 如權(quán)利要求14所述的裝置，其特征在于，所述至少一個處理器被進(jìn)一步配置成將來 自所述第一處理節(jié)點的資源分配給所述第二處理節(jié)點。22. 如權(quán)利要求14所述的裝置，其特征在于，所述神經(jīng)網(wǎng)絡(luò)的所述部分包括深度置信網(wǎng) 絡(luò)的層。23. 如權(quán)利要求14所述的裝置，其特征在于，所述第一處理節(jié)點包括調(diào)試核。24. 如權(quán)利要求14所述的裝置，其特征在于，所述至少一個處理器被進(jìn)一步配置成在系 統(tǒng)性能低于閾值時將所述神經(jīng)網(wǎng)絡(luò)的所述部分交換至所述第一處理節(jié)點。25. 如權(quán)利要求14所述的裝置，其特征在于，所述至少一個處理器被進(jìn)一步配置成在系 統(tǒng)性能高于閾值時將所述神經(jīng)網(wǎng)絡(luò)的所述部分返回給所述第二處理節(jié)點。26. 如權(quán)利要求14所述的裝置，其特征在于，所述至少一個處理器被進(jìn)一步配置成在電 源被施加于系統(tǒng)時將所述神經(jīng)網(wǎng)絡(luò)的所述部分交換至所述第一處理節(jié)點或者將所述神經(jīng) 網(wǎng)絡(luò)的所述部分返回給所述第二處理節(jié)點。27. -種用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的設(shè)備，包括： 用于將所述神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段的裝置； 用于用所述第一處理節(jié)點來執(zhí)行所述神經(jīng)網(wǎng)絡(luò)的所述部分的裝置； 用于在所述時間段之后將所述神經(jīng)網(wǎng)絡(luò)的所述部分返回給第二處理節(jié)點的裝置；以及 用于用所述第二處理節(jié)點來執(zhí)行所述神經(jīng)網(wǎng)絡(luò)的所述部分的裝置。28. -種用于在神經(jīng)網(wǎng)絡(luò)中執(zhí)行協(xié)同處理的計算機(jī)程序產(chǎn)品，包括： 其上編碼有程序代碼的非瞬態(tài)計算機(jī)可讀介質(zhì)，所述程序代碼包括： 用于將所述神經(jīng)網(wǎng)絡(luò)的一部分交換至第一處理節(jié)點達(dá)一時間段的程序代碼； 用于用所述第一處理節(jié)點來執(zhí)行所述神經(jīng)網(wǎng)絡(luò)的所述部分的程序代碼； 用于在所述時間段之后將所述神經(jīng)網(wǎng)絡(luò)的所述部分返回給第二處理節(jié)點的程序代碼； 以及 用于用所述第二處理節(jié)點來執(zhí)行所述神經(jīng)網(wǎng)絡(luò)的所述部分的程序代碼。
【文檔編號】G06N3/08GK106030622SQ201580009326
【公開日】2016年10月12日
【申請日】2015年2月13日
【發(fā)明人】M·坎伯斯, A·路易斯, N·G·勞
【申請人】高通股份有限公司