通過并行多幀配置方案實(shí)現(xiàn)高速fpga啟動(dòng)的制作方法
【專利摘要】本申請(qǐng)涉及通過并行多幀配置方案實(shí)現(xiàn)高速FPGA啟動(dòng)。本文中提供用于實(shí)現(xiàn)可編程集成電路裝置的系統(tǒng)和方法，該可編程集成電路裝置通過顯著減少配置時(shí)間實(shí)現(xiàn)高速FPGA啟動(dòng)。通過實(shí)現(xiàn)高速FPGA啟動(dòng)，與傳統(tǒng)的可編程集成電路裝置能夠適應(yīng)的應(yīng)用相比，該可編程集成電路裝置將能夠適應(yīng)需要更快的啟動(dòng)時(shí)間的應(yīng)用。為了實(shí)現(xiàn)高速啟動(dòng)，針對(duì)數(shù)據(jù)線的每個(gè)數(shù)據(jù)線段實(shí)現(xiàn)專用地址寄存器，繼而顯著地減少配置隨機(jī)訪問存儲(chǔ)器(CRAM)寫入時(shí)間(例如，減少到至少二分之一)。
【專利說明】通過并行多幀配置方案實(shí)現(xiàn)高速FPGA啟動(dòng)
【背景技術(shù)】
[0001] 已知諸如現(xiàn)場(chǎng)可編程門陣列（FPGA)裝置的集成電路裝置遭受著通過使其少于優(yōu) 化配置隨機(jī)訪問存儲(chǔ)器(CRAM)編程時(shí)間來防止高速啟動(dòng)的瓶頸。相應(yīng)地，在這種裝置中不 能夠?qū)崿F(xiàn)在諸如FPGA裝置的可編程集成電路裝置中提供的需要啟動(dòng)時(shí)間比編程時(shí)間快的 應(yīng)用。通常，形成這些瓶頸是因?yàn)榕渲脮r(shí)間在傳統(tǒng)的可編程集成電路裝置是不可伸縮 (scalable)的，并且因此，運(yùn)行應(yīng)用所需的裝置越大，每個(gè)數(shù)據(jù)幀的配置時(shí)間變得越大。例 如，當(dāng)FPGA設(shè)計(jì)被更大伸縮時(shí)，數(shù)據(jù)線和地址線變得更大，因此需要將要用于被配置的更多 時(shí)間。

【發(fā)明內(nèi)容】

[0002] 本文中提供用于實(shí)現(xiàn)可編程集成電路裝置的系統(tǒng)和方法，該可編程集成電路裝置 通過顯著減少配置時(shí)間實(shí)現(xiàn)高速FPGA啟動(dòng)。通過實(shí)現(xiàn)高速FPGA啟動(dòng)，與傳統(tǒng)的邏輯集成電 路裝置能夠適應(yīng)的應(yīng)用相比，該可編程集成電路裝置將能夠適應(yīng)需要更快的啟動(dòng)時(shí)間的應(yīng) 用。
[0003]為了實(shí)現(xiàn)高速啟動(dòng)，針對(duì)數(shù)據(jù)線的每個(gè)數(shù)據(jù)線段(data line segment)實(shí)現(xiàn)專用 地址寄存器，這繼而顯著地減少配置隨機(jī)訪問存儲(chǔ)器(CRAM)寫入時(shí)間（例如，減少到至少二 分之一 )。
【附圖說明】
[0004] 本發(fā)明的進(jìn)一步的特征、其性質(zhì)和各種優(yōu)點(diǎn)將結(jié)合附圖根據(jù)以下【具體實(shí)施方式】考 慮變得顯而易見，其中，相同的參考標(biāo)記自始至終指代相同的部件，并且其中：
[0005] 圖1根據(jù)本公開的一些實(shí)施例描述可編程集成電路裝置，該可編程集成電路裝置 包括:配置源、數(shù)據(jù)寄存器、數(shù)據(jù)線段、和地址寄存器；
[0006] 圖2根據(jù)本公開的一些實(shí)施例描述時(shí)序圖，該時(shí)序圖表明參照?qǐng)D1描述的每個(gè)活動(dòng) 需要的時(shí)間長(zhǎng)度；
[0007] 圖3根據(jù)本公開的一些實(shí)施例描述時(shí)序圖，如果加快向數(shù)據(jù)寄存器傳輸來自配置 源的數(shù)據(jù)所花費(fèi)的時(shí)間，則該時(shí)序圖表明參照?qǐng)D1描述的每個(gè)活動(dòng)將需要的時(shí)間的長(zhǎng)度。
[0008] 圖4是根據(jù)本公開的一些實(shí)施例描述可編程集成電路裝置的系統(tǒng)圖，該可編程集 成電路裝置包括:配置源、數(shù)據(jù)寄存器、數(shù)據(jù)線段、和多個(gè)地址寄存器；
[0009] 圖5根據(jù)本公開的一些實(shí)施例描述時(shí)序圖，該時(shí)序圖表明參照?qǐng)D4描述的每個(gè)活動(dòng) 需要的時(shí)間的長(zhǎng)度；
[0010] 圖6是根據(jù)本公開的一些實(shí)施例的流程圖，該流程圖描述用于以可伸縮方式將數(shù) 據(jù)寫入至可編程集成電路裝置的CRAM中的過程；
[0011] 圖7是根據(jù)本公開的一些實(shí)施例的示例性系統(tǒng)的簡(jiǎn)化框圖，該示例性系統(tǒng)采用包 含本公開的系統(tǒng)和方法的可編程邏輯裝置。
[0012] 圖8是根據(jù)本公開的一些實(shí)施例的利用用于執(zhí)行本文中描述的方法的一組可執(zhí)行 機(jī)器指令編碼的磁數(shù)據(jù)存儲(chǔ)介質(zhì)的橫截面圖；以及
[0013] 圖9是根據(jù)本公開的一些實(shí)施例的利用用于執(zhí)行本文中描述的方法的一組可執(zhí)行 機(jī)器指令編碼的光學(xué)可讀數(shù)據(jù)存儲(chǔ)介質(zhì)的橫截面圖；
【具體實(shí)施方式】
[0014] 圖1根據(jù)本公開的一些實(shí)施例描述可編程集成電路裝置，該可編程集成電路裝置 包括:配置源、數(shù)據(jù)寄存器、數(shù)據(jù)線段、和地址寄存器?？删幊碳呻娐费b置100可以包括:配 置源102、數(shù)據(jù)寄存器104、數(shù)據(jù)線段106、地址寄存器108、CRAM 110、和緩存列112。配置源 102包含用于向數(shù)據(jù)存儲(chǔ)器104發(fā)送的數(shù)據(jù)。如圖所示，字母"a"對(duì)應(yīng)于通過數(shù)據(jù)寄存器104 傳輸來自配置源102的數(shù)據(jù)的必要時(shí)間的總量。一旦數(shù)據(jù)寄存器104已經(jīng)接收來自配置源 102的數(shù)據(jù)，數(shù)據(jù)寄存器104就將數(shù)據(jù)從數(shù)據(jù)寄存器104傳播至每個(gè)數(shù)據(jù)線段106,以便將數(shù) 據(jù)寫入至每個(gè)CRAM 110。當(dāng)數(shù)據(jù)沿著數(shù)據(jù)線傳播時(shí)，緩存列112再次緩存數(shù)據(jù)，以便確保信 號(hào)的強(qiáng)度在數(shù)據(jù)通過數(shù)據(jù)線傳播時(shí)沒有劣化(deteriorate)。字母"b"對(duì)應(yīng)于對(duì)一段數(shù)據(jù)線 充電或放電需要的時(shí)間總量。當(dāng)將數(shù)據(jù)完全地傳播至全部CRAM 110時(shí)，激活使數(shù)據(jù)被寫入 至CRAM110中的地址寄存器108。在圖1中，首字母縮略詞"DR"代表"數(shù)據(jù)寄存器"、首字母縮 略詞"DL"代表"數(shù)據(jù)線"和首字母縮略詞"AL"代表"地址線"。
[0015] 圖2根據(jù)本公開的一些實(shí)施例描述時(shí)序圖，該時(shí)序圖表明用于參照?qǐng)D1描述的每個(gè) 活動(dòng)需要的時(shí)間的長(zhǎng)度?？?02表明用于將數(shù)據(jù)從配置源102傳輸至數(shù)據(jù)寄存器104花費(fèi)的 時(shí)間"a"的總量?？?04表明將數(shù)據(jù)從數(shù)據(jù)寄存器104傳播至CRAM 110(通過數(shù)據(jù)段106的方 式)花費(fèi)的時(shí)間"b"的總量，使得對(duì)一段數(shù)據(jù)線進(jìn)行充電或放電?？?04還表明，已經(jīng)傳播數(shù) 據(jù)后將數(shù)據(jù)寫入至CRAM 110花費(fèi)的時(shí)間"c"的總量，使得對(duì)數(shù)據(jù)幀進(jìn)行充電或放電。在圖2 中，首字母縮略詞"DR"代表"數(shù)據(jù)寄存器"和首字母縮略詞"DL"代表"數(shù)據(jù)線"。
[0016] 如上所述，數(shù)據(jù)傳輸和CRAM編程可以并行地發(fā)生。此外，用于對(duì)每個(gè)數(shù)據(jù)幀編程的 時(shí)間可以被描述為以下過程時(shí)間的最大時(shí)間：（1)將數(shù)據(jù)從配置源102傳輸至數(shù)據(jù)寄存器 104花費(fèi)的時(shí)間的總量;或(2)將數(shù)據(jù)從數(shù)據(jù)寄存器104傳播至數(shù)據(jù)線段106以及將數(shù)據(jù)寫入 至CRAM 110二者花費(fèi)的時(shí)間的總量。可以可選擇地規(guī)定該時(shí)間的總量如下:Tpr〇g(c_) = max (a，（b+c))〇
[0017] 圖3根據(jù)本公開的一些實(shí)施例描述時(shí)序圖，如果加快向數(shù)據(jù)寄存器傳輸來自配置 源的數(shù)據(jù)所花費(fèi)的時(shí)間，則該時(shí)序圖表明用于參照?qǐng)D1描述的每個(gè)活動(dòng)將要需要的時(shí)間的 長(zhǎng)度。具體地，設(shè)計(jì)圖3以例示發(fā)生在可編程集成電路裝置100的環(huán)境中的瓶頸，其中，無論 使用于將數(shù)據(jù)從配置源102傳輸至數(shù)據(jù)寄存器104的時(shí)間的總量加快多少，也根本沒有改進(jìn) 用于將數(shù)據(jù)從數(shù)據(jù)寄存器104傳播至CRAM 110并且然后向CRAM 110寫入數(shù)據(jù)花費(fèi)的時(shí)間總 量。如圖3所示，框302表明將要將數(shù)據(jù)從配置源102傳輸至數(shù)據(jù)寄存器104花費(fèi)的時(shí)間"a"的 總量。注意的是，在框302處的時(shí)間"a"比在框202處的時(shí)間"a"明顯更短(對(duì)應(yīng)于將數(shù)據(jù)從配 置源102傳輸至數(shù)據(jù)寄存器104花費(fèi)的加快的時(shí)間）。框304表明將數(shù)據(jù)從數(shù)據(jù)寄存器104傳 播至CRAM 110(通過數(shù)據(jù)段106的方式)花費(fèi)的時(shí)間"b"的總量?？?04還表明，已經(jīng)傳播數(shù)據(jù) 后將數(shù)據(jù)寫入CRAM 110花費(fèi)的時(shí)間"c"的總量。注意的是，組合時(shí)間"b"和"c"與圖2中描述 的時(shí)間"b"和"c"相同。
[0018] 如上所述，數(shù)據(jù)傳輸和CRAM編程可以并行地發(fā)生。此外，參照?qǐng)D3用于對(duì)每個(gè)數(shù)據(jù) 幀110編程的時(shí)間仍可以被描述為以下過程時(shí)間的更大的最大時(shí)間：（1)將數(shù)據(jù)從配置源 102傳輸至數(shù)據(jù)寄存器104花費(fèi)的時(shí)間的總量;或(2)將數(shù)據(jù)從數(shù)據(jù)寄存器104傳播至數(shù)據(jù)線 段106以及將數(shù)據(jù)寫入至CRAM 110二者花費(fèi)的時(shí)間的總量。同上，可以規(guī)定該時(shí)間的總量如 下：Tprcig(c_) =max(a，（b+c))。這是例示的，因?yàn)榧词箤⒂糜趯?shù)據(jù)從配置源102傳輸至數(shù) 據(jù)寄存器104所需的時(shí)間減少至比將數(shù)據(jù)從數(shù)據(jù)寄存器104傳播至數(shù)據(jù)線段106和向CRAM 110寫入數(shù)據(jù)二者花費(fèi)的時(shí)間更少，還是形成瓶頸。因此，在這個(gè)情況下，可以可選擇地規(guī)定 該時(shí)間的總量如下：T pr〇g(_v) = b+c 〇
[0019]最近，諸如FPGA的可編程集成電路裝置已經(jīng)包含嵌入式片上系統(tǒng)電路系統(tǒng)，該嵌 入式片上系統(tǒng)電路系統(tǒng)能夠通過使用更寬的數(shù)據(jù)帶寬相當(dāng)容易地幫助加快將數(shù)據(jù)從配置 源102傳輸至數(shù)據(jù)寄存器104所需的時(shí)間的持續(xù)時(shí)間。這沒有解決上述的瓶頸，上述的瓶頸 是通過數(shù)據(jù)線段106傳播來自數(shù)據(jù)寄存器104的數(shù)據(jù)，以及啟用和禁用地址寄存器108以便 向CRAM 110寫入數(shù)據(jù)花費(fèi)的時(shí)間。為了更進(jìn)一步地減少可編程集成電路裝置(例如，F(xiàn)PGA) 啟動(dòng)時(shí)間（例如，至少減少1/2或更多），同時(shí)最低限度地影響將必須被用于可編程集成電路 裝置的組件的芯片面積的總量，專用地址寄存器可以被分配給每個(gè)數(shù)據(jù)線段，如將參照?qǐng)D4 在以下討論的。
[0020] 圖4是根據(jù)本公開的一些實(shí)施例描述可編程集成電路裝置的系統(tǒng)圖，該可編程集 成電路裝置包括:配置源、數(shù)據(jù)寄存器、數(shù)據(jù)線段、地址寄存器、CRAM和管線列?？删幊碳?電路裝置400可以包括：配置源402、數(shù)據(jù)寄存器404、數(shù)據(jù)線（DL)段406、地址寄存器408、 CRAM 410、和管線列412。通過含有多個(gè)地址寄存器408改進(jìn)可編程集成電路裝置400。地址 寄存器408還被稱作為ARn，其中，盡管僅描述了四個(gè)地址寄存器，可以存在n個(gè)地址寄存器。 單獨(dú)地址寄存器408允許每次每個(gè)數(shù)據(jù)線段的一個(gè)數(shù)據(jù)幀寫入。結(jié)果，每個(gè)裝置可以同時(shí)將 多個(gè)CRAM 410寫入。配置源402包含用于向數(shù)據(jù)存儲(chǔ)器404發(fā)送的配置數(shù)據(jù)。如圖所示，字母 "a"對(duì)應(yīng)于傳輸來自配置源402的數(shù)據(jù)通過數(shù)據(jù)寄存器404的必要時(shí)間的總量。一旦數(shù)據(jù)寄 存器404已經(jīng)接收來自配置源402的數(shù)據(jù)，數(shù)據(jù)寄存器404就將數(shù)據(jù)從數(shù)據(jù)寄存器404傳播至 每個(gè)數(shù)據(jù)線段406,以便將數(shù)據(jù)寫入至每個(gè)CRAM 410。管線列412允許新數(shù)據(jù)向下傳播至每 個(gè)數(shù)據(jù)線(例如，每個(gè)時(shí)鐘循環(huán)可以將新數(shù)據(jù)沿?cái)?shù)據(jù)線向下管線式傳播(pipeline))。字母 "b"對(duì)應(yīng)于需要對(duì)一段數(shù)據(jù)線(DL)段406充電或放電的時(shí)間總量。當(dāng)將數(shù)據(jù)傳播至單獨(dú)數(shù)據(jù) 線段406-n的CRAM 410時(shí)，激活與數(shù)據(jù)線段406-n對(duì)應(yīng)的地址寄存器408-n，這使數(shù)據(jù)被寫入 至在對(duì)應(yīng)數(shù)據(jù)線段406-n中的CRAM 410。
[0021] 通過以上參照?qǐng)D4描述的步驟，通過每個(gè)數(shù)據(jù)線段傳播CRAM值至合適的CRAM單元。 通過在每個(gè)數(shù)據(jù)線段406處被管線式傳輸?shù)腃RAM值，多個(gè)數(shù)據(jù)幀能夠同時(shí)被編程。形成數(shù)據(jù) 線段406的數(shù)據(jù)線的管線的頻率可以取決于在面積開銷與配置時(shí)間減少之間的平衡。在任 何情況下，每個(gè)數(shù)據(jù)線段406-n將具有其自身對(duì)應(yīng)的地址寄存器408。通過配置源402單獨(dú)地 控制每個(gè)相應(yīng)的地址寄存器408-n。例如，配置源402可以向每個(gè)地址寄存器408-n提供一個(gè) 或更多個(gè)輸入信號(hào)。該獨(dú)立控制使可編程集成電路裝置400顯著改進(jìn)寫入時(shí)間。
[0022] 根據(jù)以上描述，可以描述從配置源402傳輸至CRAM 410的數(shù)據(jù)流的編程過程如下。 首先，數(shù)據(jù)寄存器404被填入來自配置源402的數(shù)據(jù)配置比特流。接下來，將配置比特流數(shù)據(jù) (即，CRAM值)從數(shù)據(jù)寄存器404移位至數(shù)據(jù)線段406的相鄰管線寄存器，直到數(shù)據(jù)到達(dá)最遠(yuǎn) 的數(shù)據(jù)線段406為止。與此過程同時(shí)的是，與下一個(gè)數(shù)據(jù)幀對(duì)應(yīng)的數(shù)據(jù)將繼續(xù)從配置源402 填滿數(shù)據(jù)寄存器404。
[0023]在這個(gè)過程之后，當(dāng)數(shù)據(jù)線段406-n的全部管線列412被填滿每個(gè)相應(yīng)CRAM值時(shí)， 相應(yīng)地址線408-n將被啟用以使數(shù)據(jù)寫入相應(yīng)的CRAM 410-n。在這個(gè)方式中，將多個(gè)數(shù)據(jù)幀 并行地寫入至CRAM 410(8卩，通過每個(gè)數(shù)據(jù)線段406并行地寫入一個(gè)數(shù)據(jù)幀），因此，減少配 置時(shí)間（參照已知裝置中需要的配置時(shí)間）。
[0024] 圖5根據(jù)本公開的一些實(shí)施例描述時(shí)序圖，該時(shí)序圖表明用于參照?qǐng)D4描述的每個(gè) 活動(dòng)需要的時(shí)間的長(zhǎng)度。圖5假設(shè)圖4包括4個(gè)數(shù)據(jù)線段(意味著，將存在三個(gè)管線級(jí)）。框502 表明將要使數(shù)據(jù)從配置源402傳輸至數(shù)據(jù)寄存器404花費(fèi)的時(shí)間"a"的總量。注意的是，因?yàn)?其能夠更容易地加速，所以在框502處的時(shí)間"a"比在框202處的時(shí)間"a"明顯更短?？?04表 明將數(shù)據(jù)從數(shù)據(jù)寄存器404傳播至CRAM 410(通過數(shù)據(jù)段406的方式)花費(fèi)的時(shí)間的總量。注 意的是，因?yàn)槟軌蛲ㄟ^圖4的系統(tǒng)并行地處理每個(gè)數(shù)據(jù)幀，并且存在四個(gè)數(shù)據(jù)段（四個(gè)數(shù)據(jù) 段中的每個(gè)可以處理數(shù)據(jù)幀），所以在這個(gè)示例中，用于使數(shù)據(jù)從數(shù)據(jù)存儲(chǔ)器404傳播至 CRAM 410的時(shí)間被減至1 /4。相應(yīng)地，對(duì)于任何給定的數(shù)據(jù)幀向CRAM 410寫入數(shù)據(jù)花費(fèi)的時(shí) 間是"b"除以4?？?04還表明，已經(jīng)傳播數(shù)據(jù)后將數(shù)據(jù)寫入CRAM 410花費(fèi)的時(shí)間"c"的總量。 與參照?qǐng)D1至圖3描述的活動(dòng)相似，時(shí)間"c"沒有通過圖4的系統(tǒng)顯著地加快;然而，寫入時(shí)間 僅需要對(duì)全部地址寄存器發(fā)生一次，并且因此用于全部數(shù)據(jù)線段的時(shí)間"c"僅此一次是必 要的，然而，圖1至圖3中描述的系統(tǒng)需要用于每個(gè)段發(fā)生一次的時(shí)間"c"。相應(yīng)地，寫入時(shí)間 也減少至1/4。注意的是，時(shí)間"b"和"c"各自與圖2中描述的時(shí)間"b"和"c"相同。
[0025] 此外，參照?qǐng)D5,用于將每個(gè)數(shù)據(jù)幀編程至CRAM 410的時(shí)間可以被描述為將數(shù)據(jù)從 數(shù)據(jù)寄存器404傳播至數(shù)據(jù)線段406和經(jīng)由數(shù)據(jù)線段406向CRAM 410寫入數(shù)據(jù)二者花費(fèi)的時(shí) 間的總量?？梢钥蛇x擇地規(guī)定該時(shí)間的總量如下：Tprcig(c_) = (b+c) /4。作為提示，圖5描述 其中使用四個(gè)數(shù)據(jù)線段的示例;然而，圖5的示例僅是示例性的，并且系統(tǒng)能夠是對(duì)N個(gè)數(shù)據(jù) 線段406進(jìn)行伸縮，這將因此使編程時(shí)間減少至1/N。換言之，時(shí)間的總量可以被規(guī)定為 T prog(c_) = (b+c )/N，其中，實(shí)現(xiàn)N個(gè)數(shù)據(jù)線段406。
[0026] 還可以參照在圖4和5中描述的改進(jìn)的活動(dòng)相對(duì)于參考圖1至圖3中描述的活動(dòng)來 描述"節(jié)約因子"。具體地，描述節(jié)約因子如下：
'其中，再次地N是 實(shí)現(xiàn)數(shù)據(jù)線段的數(shù)目。這進(jìn)一步例證了參照?qǐng)D4和5描述的系統(tǒng)能夠以實(shí)現(xiàn)的數(shù)據(jù)線段和對(duì) 應(yīng)數(shù)據(jù)寄存器的數(shù)目成正比地改進(jìn)CRAM的配置時(shí)間。
[0027] 如以上和以下所描述，因?yàn)槊繑?shù)據(jù)幀的編程時(shí)間可伸縮，圖4和圖5的方案是有優(yōu) 勢(shì)的，其中，甚至對(duì)于更大裝置，通過添加足夠管線功能（即，通過實(shí)現(xiàn)足夠數(shù)據(jù)線段和地址 寄存器），能夠相對(duì)于在圖1至圖3中描述的方案顯著減少每數(shù)據(jù)幀的編程時(shí)間。
[0028] 因?yàn)樘囟愋偷膽?yīng)用需要快速啟動(dòng)，所以圖4和5的方案還是有優(yōu)勢(shì)的。具體地，更 大裝置需要更長(zhǎng)的編程時(shí)間。利用參照?qǐng)D4和5描述的方案，諸如FPGA裝置的更大的可編程 集成電路裝置能夠在其中出售這種應(yīng)用的市場(chǎng)上具有競(jìng)爭(zhēng)力。最后，因?yàn)樵趫D4和5的環(huán)境 中多個(gè)數(shù)據(jù)幀可以同時(shí)進(jìn)行擦除，所以這個(gè)方案同樣地能夠加快擦除操作。
[0029] 圖6是根據(jù)本公開的一些實(shí)施例的流程圖，該流程圖描述用于以可伸縮方式將數(shù) 據(jù)寫入至可編程集成電路裝置的CRAM中的過程。過程600開始在602處，其中，在可配置的源 (例如，可配置的源402)處接收數(shù)據(jù)。在604處，在數(shù)據(jù)寄存器(例如，數(shù)據(jù)寄存器404)處接收 來自可配置的源(例如，可配置的源402)的數(shù)據(jù)。在606處，通過裝置的每個(gè)數(shù)據(jù)線段(例如， 數(shù)據(jù)線段406)，從數(shù)據(jù)寄存器(例如，數(shù)據(jù)寄存器404)管線式傳輸數(shù)據(jù)，其中，每個(gè)數(shù)據(jù)線段 包括CRAM 410。
[0030] 在608處，當(dāng)數(shù)據(jù)寄存器通過每個(gè)數(shù)據(jù)線段管線式傳輸數(shù)據(jù)時(shí)，將新數(shù)據(jù)從可配置 的源(例如，可配置的源402)發(fā)送至數(shù)據(jù)寄存器(例如，數(shù)據(jù)寄存器404)。在這個(gè)方式中，能 夠?qū)?shù)據(jù)寫入至CRAM 410,同時(shí)，配置源402以新數(shù)據(jù)填充數(shù)據(jù)寄存器404。在610處，通過對(duì) 應(yīng)地址寄存器408,將數(shù)據(jù)寫入每個(gè)相應(yīng)數(shù)據(jù)線段的相應(yīng)CARM中。在一些實(shí)施方式中，出于 將數(shù)據(jù)寫入具體數(shù)據(jù)線段的CRAM 410的目的，地址寄存器408-一對(duì)應(yīng)于數(shù)據(jù)線段406,使 得每個(gè)數(shù)據(jù)線段406具有單獨(dú)地址寄存器408。
[0031] 應(yīng)該理解的是，在流程圖600中示出的一個(gè)或更多個(gè)要素（諸如，要素602、604、 606、608,和/或610)可以與其它要素組合、以任何適合的順序執(zhí)行、以并行的方式執(zhí)行（例 如，同時(shí)地或大體上同時(shí)地）、或移除。例如，流程圖600的要素606和608可以同時(shí)地被執(zhí)行， 或以與圖6中示出的不同的順序被執(zhí)行。以任何適合方式，使用硬件和/或軟件的任何適合 組合可以實(shí)現(xiàn)過程600。例如，使用在非暫時(shí)性機(jī)器可讀存儲(chǔ)介質(zhì)上編碼的指令可以實(shí)現(xiàn)流 程圖600。
[0032] 如圖7中所描述的，可以在許多類型的電子裝置中使用根據(jù)本公開的包含多個(gè)網(wǎng) 絡(luò)平面的集成電路可編程邏輯裝置(PLD)700。集成電路可編程邏輯裝置700可以是集成電 路、處理塊、應(yīng)用專用標(biāo)準(zhǔn)產(chǎn)品（ASSP)、應(yīng)用專用集成電路(ASIC)、可編程邏輯裝置(PLD) (諸如，現(xiàn)場(chǎng)可編程門陣列(FPGA)、全定制芯片或?qū)Ｓ眯酒?，然而，為了?jiǎn)便，本文中可以將 其稱作為PLD 700。一種可能的用途是在圖7示出的示例性數(shù)據(jù)處理系統(tǒng)700中。數(shù)據(jù)處理系 統(tǒng)700可以包括以下組件中的一個(gè)或更多個(gè):處理器701;存儲(chǔ)器702; I/O電路系統(tǒng)703;和外 部裝置704。這些組件通過系統(tǒng)總線705耦合在一起，并且占據(jù)在被包含在終端用戶系統(tǒng)707 中的電路板706上。
[0033]系統(tǒng)700能夠被使用在諸如計(jì)算機(jī)網(wǎng)絡(luò)、數(shù)據(jù)網(wǎng)絡(luò)、儀器儀表、視頻處理、數(shù)字信號(hào) 處理、或任何其它應(yīng)用的各種各樣的寬范圍的應(yīng)用中，其中使用可編程或再次可編程邏輯 的優(yōu)勢(shì)是所需要的。PLD 700能夠被用于執(zhí)行多個(gè)不同邏輯功能。例如，PLD 700能夠被配置 為與處理器701合作工作的處理器或控制器。PLD 700還可以被用作用于仲裁對(duì)在系統(tǒng)700 中共享資源訪問的仲裁器。在又一個(gè)示例中，PLD 700能夠被配置為處理器701與系統(tǒng)700中 的其它組件中的一個(gè)之間的接口。注意的是，系統(tǒng)700僅是示例性的，并且本發(fā)明的真實(shí)范 圍和精神通過隨附權(quán)利要求指出。
[0034]各種技術(shù)能夠被用于實(shí)現(xiàn)如上所述以及并入本公開的PLD 700。
[0035]圖8呈現(xiàn)能夠利用機(jī)器可執(zhí)行程序(例如，包括圖6的步驟的程序)編碼的磁數(shù)據(jù)存 儲(chǔ)介質(zhì)810的截面部分，該機(jī)器可執(zhí)行程序能夠通過諸如工作站或個(gè)人計(jì)算機(jī)、或其它計(jì)算 機(jī)或類似計(jì)算機(jī)的系統(tǒng)實(shí)施。介質(zhì)810能夠是具有適合的基板811(可以是傳統(tǒng)的）和在基板 811的一側(cè)或兩側(cè)上的適合的涂層812(可以是傳統(tǒng)的）的軟盤或硬盤、或者磁帶，該介質(zhì)810 包含能夠磁性地改變極性或取向的磁疇(magnetic domain)(不可視）。除了是磁帶的情況 外，介質(zhì)810還可以具有用于接收磁盤驅(qū)動(dòng)器或其它數(shù)據(jù)存儲(chǔ)裝置的主軸的開口（未示出）。 [0036]介質(zhì)810的涂層812的磁疇被偏振或定向以便以可以是傳統(tǒng)的方式編碼機(jī)器可執(zhí) 行程序，該程序用于由諸如工作站或個(gè)人計(jì)算機(jī)或其他計(jì)算機(jī)或類似系統(tǒng)的編程系統(tǒng)執(zhí) 行，該編程系統(tǒng)具有要編程的PLD可以插入的套接口或外圍附件，用于配置PLD的合適部分， 如果存在的話，該編程系統(tǒng)具有根據(jù)本發(fā)明的其專用處理塊。
[0037]圖9示出還能夠利用這種機(jī)器可執(zhí)行程序編碼的（例如，包括圖6的步驟的程序)光 學(xué)可讀數(shù)據(jù)存儲(chǔ)介質(zhì)910的截面部分，該機(jī)器可執(zhí)行程序能夠通過諸如上述的工作站或個(gè) 人計(jì)算機(jī)、或其它計(jì)算機(jī)或類似計(jì)算機(jī)的系統(tǒng)實(shí)施。介質(zhì)910能夠是傳統(tǒng)的光盤只讀存儲(chǔ)器 (CD-ROM)或數(shù)字視頻光盤只讀存儲(chǔ)器(DVD-ROM)或可重寫介質(zhì)，諸如，CD-R、CD-RW、DVD-R、 0乂0-1^、0￥0+1?、0￥0+1^、或0￥0-1^11，或者是光學(xué)可讀和磁光可擦寫的磁光光盤。介質(zhì)910優(yōu) 選地具有適合的基板911(可以是傳統(tǒng)的），和適合的涂層912(可以是傳統(tǒng)的），該適合的涂 層912通常在基板911的一側(cè)或兩側(cè)上。
[0038]在基于⑶或基于DVD的介質(zhì)的情況中，眾所周知，涂層912是反射的，并且利用布置 在一個(gè)或更多個(gè)層上的多個(gè)凹坑(pit)913壓印該涂層912,以編碼機(jī)器可執(zhí)行程序。凹坑的 布置通過激光從涂層912的表面反射進(jìn)行讀取。在涂層912的頂部提供優(yōu)選地大體上是透明 的保護(hù)涂層914。
[0039] 在磁光光盤的情況下，眾做周知，涂層912不具有凹坑913,但是具有能夠在加熱 (如，通過激光(未示出））到特定溫度以上時(shí)磁性地改變偏振或取向的多個(gè)磁疇。疇的取向 能夠通過測(cè)量從涂層912反射的激光的偏振進(jìn)行讀取。疇的布置如上所述對(duì)程序編碼。
[0040] 將理解的是，上文僅是例示本公開的原理，并且在不偏離本公開的范圍和精神的 情況下，能夠由本領(lǐng)域技術(shù)人員做出各種修改。例如，能夠以任何所需的數(shù)目和/或布置，在 PLD上提供本公開的各種元素。對(duì)于本領(lǐng)域的技術(shù)人員顯而易見的是，本公開能夠通過不同 于所描述的實(shí)施例進(jìn)行實(shí)踐，所描述的實(shí)施方式是出于例示而非限制的目的呈現(xiàn)，并且本 發(fā)明僅通過隨附權(quán)利要求限制。
[0041] 本公開的任何部分，無論是在【背景技術(shù)】中還是在其他地方，均不被承認(rèn)為形成現(xiàn) 有技術(shù)的部分。
【主權(quán)項(xiàng)】
1. 一種可編程集成電路裝置，其包括： 可配置的源； 數(shù)據(jù)寄存器，所述數(shù)據(jù)寄存器被配置為接收來自所述可配置的源的數(shù)據(jù)； 多個(gè)數(shù)據(jù)線段，所述多個(gè)數(shù)據(jù)線段包括:配置隨機(jī)訪問存儲(chǔ)器，即CRAM，其中，所述數(shù)據(jù) 寄存器被配置為通過每個(gè)數(shù)據(jù)線段管線式傳輸所述數(shù)據(jù)，以及其中，當(dāng)所述數(shù)據(jù)寄存器通 過每個(gè)數(shù)據(jù)線段管線式傳輸所述數(shù)據(jù)時(shí)，所述可配置的源被配置為將新數(shù)據(jù)發(fā)送至所述數(shù) 據(jù)寄存器；以及 多個(gè)地址寄存器，其中，所述多個(gè)地址寄存器中的每個(gè)地址寄存器對(duì)應(yīng)于所述多個(gè)數(shù) 據(jù)線段的相應(yīng)數(shù)據(jù)線段，以及其中，所述多個(gè)地址寄存器中的每個(gè)地址寄存器被配置為向 每個(gè)相應(yīng)數(shù)據(jù)線段的相應(yīng)CRAM寫入所述數(shù)據(jù)。2. 根據(jù)權(quán)利要求1所述的可編程集成電路裝置，其中，管線式傳輸至所述多個(gè)數(shù)據(jù)線段 的任何具體數(shù)據(jù)線段中的所述數(shù)據(jù)是數(shù)據(jù)幀的數(shù)據(jù)，并且其中，所述數(shù)據(jù)被每次一幀寫入 至每個(gè)相應(yīng)數(shù)據(jù)線段的相應(yīng)CRAM中。3. 根據(jù)權(quán)利要求1所述的可編程集成電路裝置，其中，將給定一組數(shù)據(jù)寫入所述CRAM所 需要的時(shí)間的總量的減少與組成所述多個(gè)數(shù)據(jù)線段的數(shù)據(jù)線段的總量成正比。4. 根據(jù)權(quán)利要求1所述的可編程集成電路裝置，其中，所述數(shù)據(jù)包括空數(shù)據(jù)，并且其中， 當(dāng)所述數(shù)據(jù)被寫入至所述CRAM中時(shí)，先前寫入至所述CRAM中的老數(shù)據(jù)被擦除。5. 根據(jù)權(quán)利要求1所述的可編程集成電路裝置，其中，所述可編程集成電路裝置被實(shí)現(xiàn) 在現(xiàn)場(chǎng)可編程門陣列裝置上。6. 根據(jù)權(quán)利要求1所述的可編程集成電路裝置，其中，當(dāng)所述數(shù)據(jù)寄存器通過每個(gè)數(shù)據(jù) 線段管線式傳輸所述數(shù)據(jù)時(shí)，所述多個(gè)數(shù)據(jù)線段的每個(gè)相應(yīng)數(shù)據(jù)線段的每個(gè)相應(yīng)CRAM的數(shù) 據(jù)，在數(shù)據(jù)傳播的方向上移位至下一個(gè)數(shù)據(jù)線段，直到到達(dá)最后的數(shù)據(jù)線段。7. 根據(jù)權(quán)利要求6所述的可編程集成電路裝置，其中，當(dāng)所述多個(gè)數(shù)據(jù)線段的每個(gè)相應(yīng) 數(shù)據(jù)線段的每個(gè)相應(yīng)CRAM的所述數(shù)據(jù)在數(shù)據(jù)傳播的方向上移位至所述下一個(gè)數(shù)據(jù)線段時(shí)， 新的數(shù)據(jù)被發(fā)送至所述數(shù)據(jù)寄存器。8. -種操作可編程集成電路裝置的方法，所述方法包括： 在可配置的源處接收數(shù)據(jù)； 在數(shù)據(jù)寄存器處接收來自所述可配置的源的數(shù)據(jù)； 通過包括配置隨機(jī)訪問存儲(chǔ)器即CRAM的多個(gè)數(shù)據(jù)線段的每個(gè)數(shù)據(jù)線段，管線式傳輸所 述數(shù)據(jù)； 當(dāng)所述數(shù)據(jù)寄存器通過每個(gè)數(shù)據(jù)線段管線式傳輸所述數(shù)據(jù)時(shí)，將新數(shù)據(jù)從所述可配置 的源發(fā)送至所述數(shù)據(jù)寄存器；以及 通過多個(gè)地址寄存器，將所述數(shù)據(jù)寫入至每個(gè)相應(yīng)數(shù)據(jù)線段的相應(yīng)CRAM中，其中，所述 多個(gè)地址寄存器的每個(gè)地址寄存器對(duì)應(yīng)于所述多個(gè)數(shù)據(jù)線段的相應(yīng)數(shù)據(jù)線段。9. 根據(jù)權(quán)利要求8所述的方法，其中，管線式傳輸至所述多個(gè)數(shù)據(jù)線段的任何具體數(shù)據(jù) 線段中的所述數(shù)據(jù)是數(shù)據(jù)幀的數(shù)據(jù)，并且其中，每次一幀將所述數(shù)據(jù)寫入至每個(gè)相應(yīng)數(shù)據(jù) 線段的相應(yīng)CRAM中。10. 根據(jù)權(quán)利要求8所述的方法，其中，將給定一組數(shù)據(jù)寫入至所述CRAM所需要的時(shí)間 的總量的減少與組成所述多個(gè)數(shù)據(jù)線段的數(shù)據(jù)線段的總量成正比。11. 根據(jù)權(quán)利要求8所述的方法，其中，所述數(shù)據(jù)包括空數(shù)據(jù)，并且其中，當(dāng)將所述數(shù)據(jù) 寫入至所述CRAM中時(shí)，擦除先前寫入至所述CRAM中的老數(shù)據(jù)。12. 根據(jù)權(quán)利要求8所述的方法，其中，在現(xiàn)場(chǎng)可編程門陣列裝置上實(shí)現(xiàn)所述可編程集 成電路裝置。13. 根據(jù)權(quán)利要求8所述的方法，其中，當(dāng)所述數(shù)據(jù)寄存器通過每個(gè)數(shù)據(jù)線段管線式傳 輸所述數(shù)據(jù)時(shí)，所述多個(gè)數(shù)據(jù)線段的每個(gè)相應(yīng)數(shù)據(jù)線段的每個(gè)相應(yīng)CRAM的數(shù)據(jù)，在數(shù)據(jù)傳 播的方向上移位至下一個(gè)數(shù)據(jù)線段，直到到達(dá)最后的數(shù)據(jù)線段。14. 根據(jù)權(quán)利要求13所述的方法，其中，當(dāng)所述多個(gè)數(shù)據(jù)線段的每個(gè)相應(yīng)數(shù)據(jù)線段的每 個(gè)相應(yīng)CRAM的所述數(shù)據(jù)在數(shù)據(jù)傳播的所述方向上移位至所述下一個(gè)數(shù)據(jù)線段時(shí)，將所述新 數(shù)據(jù)發(fā)送至所述數(shù)據(jù)寄存器。15. -種非暫時(shí)性機(jī)器可讀介質(zhì)，所述非暫時(shí)性機(jī)器可讀介質(zhì)包括存儲(chǔ)在其上的用于 配置可編程集成電路裝置的指令，所述指令包括： 用于在可配置的源處接收數(shù)據(jù)的指令； 用于在數(shù)據(jù)寄存器處接收來自所述可配置的源的數(shù)據(jù)的指令； 用于通過包括配置隨機(jī)訪問存儲(chǔ)器即CRAM的多個(gè)數(shù)據(jù)線段的每個(gè)數(shù)據(jù)線段管線式傳 輸所述數(shù)據(jù)的指令； 用于當(dāng)所述數(shù)據(jù)寄存器通過每個(gè)數(shù)據(jù)線段管線式傳輸所述數(shù)據(jù)時(shí)，將新數(shù)據(jù)從所述可 配置的源發(fā)送至所述數(shù)據(jù)寄存器的指令；以及 用于通過多個(gè)地址寄存器將所述數(shù)據(jù)寫入至每個(gè)相應(yīng)數(shù)據(jù)線段的相應(yīng)CRAM中的指令， 其中，所述多個(gè)地址存儲(chǔ)器的每個(gè)地址寄存器對(duì)應(yīng)于所述多個(gè)數(shù)據(jù)線段的相應(yīng)數(shù)據(jù)線段。16. 根據(jù)權(quán)利要求15所述的非暫時(shí)性機(jī)器可讀介質(zhì)，其中，管線式傳輸至所述多個(gè)數(shù)據(jù) 線段的任何具體數(shù)據(jù)線段中的所述數(shù)據(jù)是數(shù)據(jù)幀的數(shù)據(jù)，并且其中，所述數(shù)據(jù)每次一幀被 寫入至每個(gè)相應(yīng)數(shù)據(jù)線段的相應(yīng)CRAM中。17. 根據(jù)權(quán)利要求15所述的非暫時(shí)性機(jī)器可讀介質(zhì)，其中，將給定一組數(shù)據(jù)寫入至所述 CRAM所需要的時(shí)間的總量的減少與組成所述多個(gè)數(shù)據(jù)線段的數(shù)據(jù)線段的總量成正比。18. 根據(jù)權(quán)利要求15所述的非暫時(shí)性機(jī)器可讀介質(zhì)，其中，所述數(shù)據(jù)包括空數(shù)據(jù)，并且 其中，當(dāng)所述數(shù)據(jù)被寫入至所述CRAM中時(shí)，先前寫入至所述CRAM中的老數(shù)據(jù)被擦除。19. 根據(jù)權(quán)利要求15所述的非暫時(shí)性機(jī)器可讀介質(zhì)，其中，當(dāng)所述數(shù)據(jù)寄存器通過每個(gè) 數(shù)據(jù)線段管線式傳輸所述數(shù)據(jù)時(shí)，所述多個(gè)數(shù)據(jù)線段的每個(gè)相應(yīng)數(shù)據(jù)線段的每個(gè)相應(yīng)CRAM 的數(shù)據(jù)在數(shù)據(jù)傳播的方向上移位至下一個(gè)數(shù)據(jù)線段，直到到達(dá)最后的數(shù)據(jù)線段。20. 根據(jù)權(quán)利要求19所述的非暫時(shí)性機(jī)器可讀介質(zhì)，其中，當(dāng)所述多個(gè)數(shù)據(jù)線段的每個(gè) 相應(yīng)數(shù)據(jù)線段的每個(gè)相應(yīng)CRAM的所述數(shù)據(jù)在數(shù)據(jù)傳播的所述方向上移位至所述下一個(gè)數(shù) 據(jù)線段時(shí)，所述新數(shù)據(jù)被發(fā)送至所述數(shù)據(jù)寄存器。
【文檔編號(hào)】G06F9/445GK106055345SQ201610226716
【公開日】2016年10月26日
【申請(qǐng)日】2016年4月13日 公開號(hào)201610226716.2, CN 106055345 A, CN 106055345A, CN 201610226716, CN-A-106055345, CN106055345 A, CN106055345A, CN201610226716, CN201610226716.2
【發(fā)明人】陳俊彬, 楊鈞杰, 陳儷萍
【申請(qǐng)人】阿爾特拉公司