一種基于fpga配置總線位寬自動檢測的控制系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)，包括：數(shù)據(jù)移位寄存器，由32位的寄存器組成，寄存器從低到高依次移位，數(shù)據(jù)移位寄存器中的Reg[31:0]分別與配置芯片中Pattern的D[31:0]一一對應(yīng)；位寬檢測器，用于檢測數(shù)據(jù)移位寄存器中的Reg[7:0]，位寬檢測器確定外部數(shù)據(jù)總線寬度后告知控制器；控制器，用于根據(jù)配置模式及總線位寬，啟動控制系統(tǒng)內(nèi)部相對應(yīng)配置接口電路與配置芯片進(jìn)行有效的通訊。本發(fā)明內(nèi)增加一個自動檢測位寬的模塊，就不需要專門用I/O口來告知FPGA的控制系統(tǒng)當(dāng)前配置模式是用幾位寬的總線。
【專利說明】
一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于可編程邏輯器件技術(shù)領(lǐng)域，涉及一種控制系統(tǒng)，尤其是一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)。
【背景技術(shù)】
[0002]可編程邏輯器件(FPGA)，主要包含控制系統(tǒng)，可編程邏輯單元，數(shù)字信號處理DSP，存儲單元BRAM以及一些高速接口，時鐘模塊和IP核等，而控制系統(tǒng)是可編程邏輯器件中最重要的結(jié)構(gòu)，是軟件下載編程的接口，是配置整個FPGA各模塊的控制系統(tǒng)，只有控制系統(tǒng)能正確無誤的把軟件生成的bitstream下載到配置SRAM中，F(xiàn)PGA才能正常工作。為了滿足市場需求，下載編程的接口支持很多種。
[0003]現(xiàn)在的FPGA都會支持各種接口的配置模式來滿足用戶不同的需求，從接口協(xié)議來分可分為:Serial，SPI，BP1-Up，BP1-Down，JTAG，SelectMAP等。從數(shù)據(jù)總線來分可以分為串行即I位寬，并行又分為8位寬、16位寬、32位寬。每一種配置模式都需要通過I/O口來告知FPGA當(dāng)前使用的是什么配置模式及總線位寬。只有FPGA的控制系統(tǒng)知道了當(dāng)前的配置模式和數(shù)據(jù)位寬，才能調(diào)用相應(yīng)的接口電路來配合配置芯片把bitstream準(zhǔn)確無誤的下載到FPGA內(nèi)的配置SRAM中。各種模式與位寬相組合就會需要占用更多的I/O資源。這樣的話，F(xiàn)PGA會需要更多的I/O 口來作為配置模式選擇。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是克服現(xiàn)有的缺陷，提供一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)，在FPGA的控制系統(tǒng)內(nèi)增加一個自動檢測位寬的模塊，就不需要專門用I/O 口來告知FPGA的控制系統(tǒng)當(dāng)前配置模式是用幾位寬的總線。
[0005 ]為了解決上述技術(shù)問題，本發(fā)明提供了如下的技術(shù)方案:
[0006]本發(fā)明一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)，該控制系統(tǒng)包括:
[0007]數(shù)據(jù)移位寄存器，由32位的寄存器組成，寄存器從低到高依次移位，數(shù)據(jù)移位寄存器中的Reg[31:0]分別與配置芯片中Pattern的D[31:0]——對應(yīng)；
[0008]位寬檢測器，用于檢測數(shù)據(jù)移位寄存器中的Reg[7:0]，位寬檢測器確定外部數(shù)據(jù)總線寬度后告知控制器；
[0009]控制器，用于根據(jù)配置模式及總線位寬，啟動控制系統(tǒng)內(nèi)部相對應(yīng)配置接口電路與配置芯片進(jìn)行有效的通訊。
[0010]進(jìn)一步地，位寬檢測器通過檢測數(shù)據(jù)移位寄存器中的Reg[7:0]是否為8’hBB，如果是8’hBB，說明下個8位數(shù)據(jù)就是代表位寬的數(shù)據(jù)，當(dāng)下一組的Reg[7:0]為8’hll，說明當(dāng)前位寬是8位的；當(dāng)下一組的Reg[7:0]為8’h22，說明當(dāng)前位寬是16位的；當(dāng)下一組的Reg[7:0]為8 ’ h44，說明當(dāng)前位寬是32位的。
[0011 ] 進(jìn)一步地，配置芯片中有兩個Pattern，分別為Patternl和Pattern2，用來告知控制系統(tǒng)當(dāng)前使用的配置模式是幾位寬的。
[0012]進(jìn)一步地，控制系統(tǒng)在配置FPGA時先下載配置芯片中Pattern的高位數(shù)據(jù)后下載低位數(shù)據(jù)，先下載Patternl再下載Pattern2。
[0013]本發(fā)明的有益效果:在FPGA的控制系統(tǒng)內(nèi)增加一個自動檢測位寬的模塊，可以減少占用I/O口的資源；只需用少數(shù)幾個I/O口告知FPGA當(dāng)前使用的是哪種協(xié)議的配置模式，不需告知當(dāng)前配置模式的數(shù)據(jù)位寬;FPGA中的控制系統(tǒng)會自動檢測當(dāng)前模式的數(shù)據(jù)位寬，其數(shù)據(jù)位寬可以支持8位寬、16位寬、32位寬。
【附圖說明】
[0014]圖1為本發(fā)明一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)框架圖；
[0015]圖2為本發(fā)明一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)的總線位寬自動檢測模型圖。
[0016]圖3為本發(fā)明一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)的8位寬檢測框圖；
[0017]圖4為本發(fā)明一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)的16位寬檢測框圖；
[0018]圖5為本發(fā)明一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)的32位寬檢測框圖。
【具體實(shí)施方式】
[0019]本發(fā)明所列舉的實(shí)施例，只是用于幫助理解本發(fā)明，不應(yīng)理解為對本發(fā)明保護(hù)范圍的限定，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明思想的前提下，還可以對本發(fā)明進(jìn)行改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求保護(hù)的范圍內(nèi)。
[0020]下面結(jié)合具體附圖和實(shí)施例對本發(fā)明作進(jìn)一步說明。
[0021]如圖1所示，本發(fā)明包括數(shù)據(jù)移位寄存器RegeSter_Shift[2]、位寬檢測器Bus_ffidth_Detecter[3]、控制器CTRL[ I ]。
[0022]圖1中的數(shù)據(jù)移位寄存器RegeSter_Shift[2]是由32位的寄存器Regester組成的，
寄存器Regester排列如圖5所示，從低到高依次移位，Reg [ 31:0 ]分別--對應(yīng)與Pattern中的D[31:0] (Pattern的數(shù)據(jù)與Regester_Shift[2]內(nèi)的32位數(shù)據(jù)是根據(jù)外部數(shù)據(jù)總線位寬，通過相應(yīng)數(shù)量的I/O 口——對應(yīng)連接。比如是8位寬的模式，那就是Pattern中的D[7:0]與Reg[7:0]通過8個I/O口——對應(yīng)連接;16位寬用16個I/O口，32位寬用32個I/O口 )。
[0023]圖1中的位寬檢測器BUS_Width_DeteCter[3]，用于檢測數(shù)據(jù)移位寄存器Regester_Shift[2]內(nèi)的Reg[7:0]。當(dāng)檢測到Reg[7:0]為8’hBB時，下面一組Reg[7:0]的值就代表相應(yīng)的總線位寬。Bus_Width_Detecter[3]確定外部數(shù)據(jù)總線寬度后，就會告知控制器CTRL[ I ]，CTRL[ I ]根據(jù)配置模式及總線位寬，啟動內(nèi)部相對應(yīng)配置電路與配置芯片4進(jìn)行有效的通訊。
[0024]圖1中的控制器CTRL[1]，用于控制整個FPGA的配置過程。
[0025]實(shí)施例一:
[0026]在現(xiàn)有的bit stream之前只需加入2個word的數(shù)據(jù)，如圖2所示，這里稱之為2個pattern。在配置FPGA時會先下載高位數(shù)據(jù)后下載低位數(shù)據(jù)，先下載pat tern I再下載pattern2，即D[31:0]與Regester_Shift [2]中的 Reg[31:0]能--對應(yīng)。這兩個 pat tern 是用來告知FPGA的控制系統(tǒng)當(dāng)前使用的配置模式是幾位寬的。
[0027]如圖3所示，當(dāng)選擇配置總線為8位寬來下載bitstream時，Regester_Shift[2]的Reg[7:0]與配置芯片4的8位寬數(shù)據(jù)總線對接。按圖3中pattern數(shù)據(jù)的下載順序，每拍時鐘輸入1^868七61'_511丨;1^[2]8位數(shù)據(jù)。？?64的控制系統(tǒng)內(nèi)的位寬檢測器13118_￥丨(11:11_06七6(^61
[3]，通過檢測Reg[7:0]是否為8’hBB，如果是8’hBB就說明下個8位數(shù)據(jù)就是代表位寬的數(shù)據(jù)，緊接著下一組的Reg[7:0]為8’hll時就說明當(dāng)前位寬是8位的。
[0028]如圖4所示，當(dāng)選擇配置總線為16位寬來下載bitstream時，Regester_Shift[2]的Reg[ 15:0]與配置芯片4的16位寬數(shù)據(jù)總線對接。按圖4中pattern數(shù)據(jù)的下載順序，每拍時鐘輸入1^868七61311丨忖[2]16位數(shù)據(jù)(^?64的控制系統(tǒng)內(nèi)的位寬檢測器此8_￥丨(1讓_Detecter[3]，通過檢測Reg[7:0]是否為8’hBB，如果是8’hBB就說明下個8位數(shù)據(jù)就是代表位寬的數(shù)據(jù)，緊接著下一組的Reg[ 7:0]為8’h22時就說明當(dāng)前位寬是16位的。
[0029]如圖5所示，當(dāng)選擇配置總線為32位寬來下載bitstream時，Regester_Shift[2]的Reg[31:0]與配置芯片4的32位寬數(shù)據(jù)總線對接。按圖5中pattern數(shù)據(jù)的下載順序，每拍時鐘輸入Regester_Shift[2]32位數(shù)據(jù)。FPGA的控制系統(tǒng)內(nèi)的位寬檢測器Bus_Width_Detecter[3]，通過檢測Reg[7:0]是否為8’hBB，如果是8’hBB就說明下個8位數(shù)據(jù)就是代表位寬的數(shù)據(jù)，緊接著下一組的Reg[7:0]為8’h44時就說明當(dāng)前位寬是32位的。
[°03°] 綜上所述，不管數(shù)據(jù)總線位寬是8、16、32位，13118_￥丨(11:11_06丨6(^61'[3]只需通過檢測Reg[7:0]是否為8’hBB，如果是8’hBB就說明下個8位數(shù)據(jù)就是代表位寬的數(shù)據(jù)，當(dāng)緊接著的Reg[7:0]為8’hll時就說明當(dāng)前位寬是8位的；為8’h22說明當(dāng)前位寬是16位的；為8’h44時就說明當(dāng)前位寬是32位的。
[0031]這種位寬適用于任何并行的配置模式，因?yàn)榇械呐渲媚Ｊ奖緛砭椭恍枰晃粩?shù)據(jù)總線沒必要來檢測位寬。CTRL[ I]通過配置模式及總線位寬，就可以確定用調(diào)用相應(yīng)的配置接口電路結(jié)合配置芯片，正確無誤的把bitstream下載到FPGA內(nèi)的配置SRAM中。
【主權(quán)項(xiàng)】
1.一種基于FPGA配置總線位寬自動檢測的控制系統(tǒng)，其特征在于，所述控制系統(tǒng)包括: 數(shù)據(jù)移位寄存器(2)，由32位的寄存器組成，寄存器從低到高依次移位，數(shù)據(jù)移位寄存器(2)中的Reg[31:0]分別與配置芯片(4)中Pattern的D[31:0]——對應(yīng)； 位寬檢測器(3)，用于檢測數(shù)據(jù)移位寄存器(2)中的Reg[7:0]，位寬檢測器(3)確定外部數(shù)據(jù)總線寬度后告知控制器(I); 控制器(I)，用于根據(jù)配置模式及總線位寬，啟動控制系統(tǒng)內(nèi)部相對應(yīng)配置接口電路與配置芯片(4)進(jìn)行有效的通訊。2.根據(jù)權(quán)利要求1所述的基于FPGA配置總線位寬自動檢測的控制系統(tǒng)，其特征在于，所述位寬檢測器(3)通過檢測數(shù)據(jù)移位寄存器(2)中的Reg[7:0]是否為8’hBB，如果是8’hBB，說明下個8位數(shù)據(jù)就是代表位寬的數(shù)據(jù)，當(dāng)下一組的Reg[7:0]為8’hll，說明當(dāng)前位寬是8位的；當(dāng)下一組的Reg[7:0]為8’h22，說明當(dāng)前位寬是16位的；當(dāng)下一組的Reg[7:0]為8’h44，說明當(dāng)前位寬是32位的。3.根據(jù)權(quán)利要求1所述的基于FPGA配置總線位寬自動檢測的控制系統(tǒng)，其特征在于，所述配置芯片(4)中有兩個Pattern，分別為Patternl和Pattern2，用來告知控制系統(tǒng)當(dāng)前使用的配置模式是幾位寬的。4.根據(jù)權(quán)利要求1所述的基于FPGA配置總線位寬自動檢測的控制系統(tǒng)，其特征在于，所述控制系統(tǒng)在配置FPGA時先下載配置芯片(4)中Pattern的高位數(shù)據(jù)后下載低位數(shù)據(jù)，先下載Patternl 再下載Pattern2。
【文檔編號】G06F13/42GK106055510SQ201610415725
【公開日】2016年10月26日
【申請日】2016年6月15日
【發(fā)明人】莊雪亞, 閆華, 單悅爾, 張艷飛
【申請人】中國電子科技集團(tuán)公司第五十八研究所