用于實(shí)現(xiàn)伽羅華域約簡(jiǎn)的電路和方法
【專利摘要】一種用于使用不可約多項(xiàng)式約簡(jiǎn)伽羅華域擴(kuò)展值的伽羅華域約簡(jiǎn)電路裝置，包括多個(gè)存儲(chǔ)器，每個(gè)存儲(chǔ)器用于存儲(chǔ)從不可約多項(xiàng)式導(dǎo)出的相應(yīng)值和擴(kuò)展位值的相應(yīng)組合，其中，擴(kuò)展值的擴(kuò)展位對(duì)多個(gè)存儲(chǔ)器尋址以輸出相應(yīng)值中的一個(gè)或多個(gè)值。伽羅華域約簡(jiǎn)電路裝置還包括用于將多個(gè)存儲(chǔ)器的輸出與所述擴(kuò)展值的域內(nèi)位組合的異或電路裝置。還存在一種操作這樣的伽羅華域約簡(jiǎn)電路裝置以約簡(jiǎn)伽羅華域擴(kuò)展值的方法，一種并入電路裝置的可編程集成電路器件，一種在這樣的可編程集成電路器件上執(zhí)行伽羅華域乘法運(yùn)算的方法和一種將可編程集成電路器件配置為執(zhí)行這樣的伽羅華域乘法運(yùn)算的方法。
【專利說(shuō)明】
用于實(shí)現(xiàn)伽羅華域約簡(jiǎn)的電路和方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明設(shè)及用于實(shí)現(xiàn)伽羅華域約簡(jiǎn)的電路裝置和使用該電路裝置來(lái)實(shí)現(xiàn)任意大 小的伽羅華域約簡(jiǎn)的方法，特別設(shè)及一種可編程集成電路器件。
【背景技術(shù)】
[0002] 有限域或者伽羅華域算術(shù)具有運(yùn)種特性，即對(duì)特定有限域內(nèi)的兩個(gè)值的任何操作 的結(jié)果也落在域內(nèi)。顯然對(duì)于有限域內(nèi)的值的許多操作而言，該特性將容易實(shí)現(xiàn)，但是對(duì)于 其它操作而言，該特性可能變得難W實(shí)現(xiàn)。作為數(shù)學(xué)上最簡(jiǎn)單的示例，例如，如果操作是加 法，那么有限域的較低范圍內(nèi)的值的普通加法提供仍然在域內(nèi)的結(jié)果，但是如果操作的值 中的一個(gè)值是域內(nèi)的最高值，那么不存在提供仍然在域內(nèi)的結(jié)果的普通加法操作(假定域 內(nèi)的所有值是正的）。
[0003] 因此，眾所周知，特別是當(dāng)實(shí)現(xiàn)在電路中時(shí)，伽羅華域操作包括兩個(gè)級(jí)-擴(kuò)展級(jí)和 約簡(jiǎn)級(jí)，所述擴(kuò)展級(jí)可能導(dǎo)致域外的值，并且所述約簡(jiǎn)級(jí)使該值返回到域中。當(dāng)域和操作的 大小是已知的時(shí)，建造執(zhí)行伽羅華域約簡(jiǎn)的電路是簡(jiǎn)單的。然而，存在特別地當(dāng)設(shè)計(jì)用于可 編程集成電路器件-例如現(xiàn)場(chǎng)可編程口陣列(FPGA)的伽羅華域操作時(shí)，由于域和操作的大 小取決于未來(lái)用戶需要，因此它們是未知并且是任意的。

【發(fā)明內(nèi)容】

[0004] 根據(jù)本發(fā)明的實(shí)施例，可W將電路裝置添加到集成電路設(shè)備W簡(jiǎn)化伽羅華域約簡(jiǎn) 操作。盡管電路裝置可W具有固定大小，級(jí)聯(lián)電路裝置的多個(gè)塊的能力允許執(zhí)行任意深度 的伽羅華域約簡(jiǎn)。
[0005] 因此，根據(jù)本發(fā)明的實(shí)施例，提供了用于使用不可約多項(xiàng)式約簡(jiǎn)伽羅華域擴(kuò)展值 的伽羅華域約簡(jiǎn)電路裝置。伽羅華域約簡(jiǎn)電路裝置包括多個(gè)存儲(chǔ)器，每個(gè)存儲(chǔ)器用于存儲(chǔ) 從不可約多項(xiàng)式所導(dǎo)出的相應(yīng)值和相應(yīng)的擴(kuò)展位位置。Π 選擇與包含"Γ的相應(yīng)的擴(kuò)展位 位置中的擴(kuò)展位位置相對(duì)應(yīng)的所述多個(gè)存儲(chǔ)器中的存儲(chǔ)器，并且異或口組合選擇的口的輸 出。
[0006] 提供了一種操作伽羅華域約簡(jiǎn)電路裝置W使用不可約多項(xiàng)式約簡(jiǎn)伽羅華域擴(kuò)展 值的方法，其中，伽羅華域約簡(jiǎn)電路裝置包括多個(gè)存儲(chǔ)器、選擇多個(gè)存儲(chǔ)器中的存儲(chǔ)器的口 和用于將選擇的口組合的異或口。方法包括:對(duì)于伽羅華域擴(kuò)展中的每個(gè)相應(yīng)的擴(kuò)展位位 置而言，從相應(yīng)的擴(kuò)展位位置和不可約多項(xiàng)式導(dǎo)出相應(yīng)值;將相應(yīng)值中的每一個(gè)值存儲(chǔ)在 多個(gè)存儲(chǔ)器中的相應(yīng)一個(gè)存儲(chǔ)器中；使用與包含"Γ的相應(yīng)的擴(kuò)展位位置中的擴(kuò)展位位置 相對(duì)應(yīng)的口中的口；選擇多個(gè)存儲(chǔ)器中的對(duì)應(yīng)的存儲(chǔ)器；W及將存儲(chǔ)在多個(gè)存儲(chǔ)器中的相 應(yīng)存儲(chǔ)器中的相應(yīng)值組合。
[0007] 還提供了一種用于可編程集成電路器件的專用處理塊。專用處理塊包括乘法器 級(jí)、在乘法器級(jí)上游的輸入級(jí)，輸入級(jí)包括寄存器文件電路裝置，寄存器文件電路裝置包括 多個(gè)存儲(chǔ)器、選擇多個(gè)存儲(chǔ)器中的存儲(chǔ)器的口、用于組合選擇的口的輸出的或口、用于組合 選擇的口的輸出的異或口w及在或口與所述異或口的輸出之間選擇的寄存器文件輸出，并 且能夠可選擇地連接到乘法器級(jí)并且能夠可選擇地連接到專用處理塊的輸出。
[0008] 還提供了一種包括多個(gè)運(yùn)樣的專用處理塊、附加乘法器和附加異或口的可編程集 成電路器件，其中，附加異或口的輸入能夠可選擇地連接到附加乘法器的輸出的范圍，范圍 中的每一個(gè)范圍具有等于位的數(shù)量的位寬度，并且能夠可選擇地連接到多個(gè)專用處理塊的 寄存器文件輸出。
[0009] 提供了一種在運(yùn)樣的可編程集成電路器件上使用不可約多項(xiàng)式執(zhí)行對(duì)兩個(gè)m位數(shù) 字的乘法運(yùn)算的方法。方法包括提供專用處理塊的多個(gè)實(shí)體(instances)的多個(gè)級(jí)聯(lián)鏈，其 中，多個(gè)存儲(chǔ)器中的每個(gè)存儲(chǔ)器具有位的數(shù)量的寬度，并且多個(gè)存儲(chǔ)器包括至少等于位的 數(shù)量的存儲(chǔ)器數(shù)量，m是位的數(shù)量的倍數(shù)，多個(gè)級(jí)聯(lián)鏈在數(shù)量方面等于倍數(shù)，并且專用處理 塊的所述多個(gè)實(shí)體在數(shù)量方面等于所述倍數(shù)。對(duì)于m-1伽羅華域擴(kuò)展位位置的每個(gè)相應(yīng)的 一個(gè)擴(kuò)展位位置而言，相應(yīng)值通過(guò)執(zhí)行相應(yīng)的擴(kuò)展位位置和不可約多項(xiàng)式的相應(yīng)的異或?qū)?出，并且相應(yīng)值被存儲(chǔ)在級(jí)聯(lián)鏈中的一個(gè)級(jí)聯(lián)鏈中的對(duì)應(yīng)的相應(yīng)的存儲(chǔ)器上。對(duì)兩個(gè)m位數(shù) 字執(zhí)行乘法運(yùn)算W得到（2m-l)位伽羅華域擴(kuò)展結(jié)果。伽羅華域擴(kuò)展結(jié)果的m基礎(chǔ)位分區(qū)為 在數(shù)量方面等于倍數(shù)的多個(gè)段。對(duì)于包含"Γ的伽羅華域擴(kuò)展結(jié)果的m-1擴(kuò)展位中的每一個(gè) 擴(kuò)展位而言，在級(jí)聯(lián)鏈中的一個(gè)級(jí)聯(lián)鏈的存儲(chǔ)器的對(duì)應(yīng)行上執(zhí)行異或操作。針對(duì)級(jí)聯(lián)鏈中 的每個(gè)相應(yīng)一個(gè)級(jí)聯(lián)鏈，執(zhí)行段的相應(yīng)一個(gè)段與在存儲(chǔ)器的對(duì)應(yīng)行上的異或操作的結(jié)果的 另一異或操作。串聯(lián)進(jìn)一步的異或操作的結(jié)果。
[0010] 還提供了一種將運(yùn)樣的可編程集成電路器件配置為執(zhí)行運(yùn)樣的伽羅華域操作的 方法。對(duì)專用處理塊的多個(gè)實(shí)體的多個(gè)級(jí)聯(lián)鏈進(jìn)行配置，多個(gè)級(jí)聯(lián)鏈在數(shù)量方面等于寬度 的倍數(shù)，并且專用處理塊的多個(gè)實(shí)體在數(shù)量方面等于所述寬度的倍數(shù)。邏輯在可編程集成 電路器件中被配置為針對(duì)m-1伽羅華域擴(kuò)展位位置中的每個(gè)相應(yīng)的一個(gè)擴(kuò)展位位置，相應(yīng) 值通過(guò)執(zhí)行相應(yīng)的擴(kuò)展位位置和不可約多項(xiàng)式的相應(yīng)的異或來(lái)導(dǎo)出，其中，m是寬度的倍 數(shù)，并且邏輯在可編程集成電路器件中被配置為在級(jí)聯(lián)鏈中的一個(gè)級(jí)聯(lián)鏈中的對(duì)應(yīng)的相應(yīng) 的存儲(chǔ)器上存儲(chǔ)相應(yīng)值。邏輯在可編程集成電路器件中被配置為對(duì)兩個(gè)m位數(shù)字執(zhí)行乘法 運(yùn)算W得到2m-l位伽羅華域擴(kuò)展結(jié)果。邏輯在可編程集成電路器件中被配置為將伽羅華域 擴(kuò)展結(jié)果的m基礎(chǔ)位分區(qū)為在數(shù)量方面等于倍數(shù)的多個(gè)段。邏輯在可編程集成電路器件中 被配置為針對(duì)包含"Γ的伽羅華域擴(kuò)展結(jié)果的m-1擴(kuò)展位中的每一個(gè)擴(kuò)展位執(zhí)行在級(jí)聯(lián)鏈 中的一個(gè)級(jí)聯(lián)鏈上的存儲(chǔ)器的對(duì)應(yīng)行的異或操作。邏輯在可編程集成電路器件中被配置為 針對(duì)級(jí)聯(lián)鏈的每個(gè)相應(yīng)一個(gè)執(zhí)行段的相應(yīng)一個(gè)段與在存儲(chǔ)器的對(duì)應(yīng)行上的異或操作的結(jié) 果的進(jìn)一步的異或操作。邏輯在可編程集成電路器件中被配置為串聯(lián)進(jìn)一步的異或操作的 結(jié)果。
[0011] 還提供了用于使用不可約多項(xiàng)式約簡(jiǎn)伽羅華域擴(kuò)展值的伽羅華域約簡(jiǎn)電路裝置， 其中，伽羅華域約簡(jiǎn)電路裝置包括多個(gè)存儲(chǔ)器，每個(gè)存儲(chǔ)器用于存儲(chǔ)從不可約多項(xiàng)式導(dǎo)出 的相應(yīng)值和擴(kuò)展位值的相應(yīng)組合，其中，擴(kuò)展值的擴(kuò)展位對(duì)多個(gè)存儲(chǔ)器尋址W輸出相應(yīng)值 中的一個(gè)或多個(gè)值。伽羅華域約簡(jiǎn)電路裝置還包括用于將多個(gè)存儲(chǔ)器的輸出與所述擴(kuò)展值 的域內(nèi)（in-field)位組合的異或電路裝置。
[0012] 還提供了一種操作伽羅華域約簡(jiǎn)電路裝置W使用不可約多項(xiàng)式約簡(jiǎn)伽羅華擴(kuò)展 值的方法，其中，伽羅華約簡(jiǎn)電路包括多個(gè)存儲(chǔ)器W及用于將多個(gè)存儲(chǔ)器的輸出與擴(kuò)展值 的域內(nèi)位組合的異或電路裝置。方法包括針對(duì)伽羅華域擴(kuò)展值中的每個(gè)相應(yīng)的擴(kuò)展位位置 從相應(yīng)的擴(kuò)展位位置和不可約多項(xiàng)式導(dǎo)出相應(yīng)值。方法還包括針對(duì)擴(kuò)展位位置中的位的不 同的可能組合將相應(yīng)值中的值組合W得到相應(yīng)的經(jīng)組合的值。方法還包括:將每個(gè)相應(yīng)的 經(jīng)組合的值存儲(chǔ)在多個(gè)存儲(chǔ)器中的相應(yīng)一個(gè)存儲(chǔ)器中；使用擴(kuò)展位位置的值對(duì)多個(gè)存儲(chǔ)器 進(jìn)行尋址并且選擇經(jīng)組合的值中的對(duì)應(yīng)的一個(gè)或多個(gè)值；W及對(duì)選擇經(jīng)組合的值中的對(duì)應(yīng) 的一個(gè)或多個(gè)值和域內(nèi)位進(jìn)行操作來(lái)確定約簡(jiǎn)的伽羅華域值。
[0013] 還提供了一種包括多個(gè)專用處理塊的可編程集成電路器件，專用處理塊中的每一 個(gè)專用處理塊具有乘法器級(jí)，其包括具有進(jìn)位電路裝置的加法器和用于可選擇地去激活進(jìn) 位電路裝置的與口電路。輸入級(jí)在乘法器級(jí)的上游，W及輸入級(jí)包括能由專用處理塊的輸 入尋址的多個(gè)存儲(chǔ)器。塊還具有用于將多個(gè)存儲(chǔ)器的輸出與專用處理塊的其它輸入組合的 異或電路裝置，W及從乘法器級(jí)到專用處理塊中的另一個(gè)專用處理塊的級(jí)聯(lián)連接。
[0014] 還提供了一種在運(yùn)樣的可編程集成電路器件使用不可約多項(xiàng)式執(zhí)行對(duì)兩個(gè)m位數(shù) 字的伽羅華域乘法的方法W及一種將可編程集成電路器件配置為執(zhí)行運(yùn)樣的伽羅華域乘 法運(yùn)算的方法。
【附圖說(shuō)明】
[0015] 基于對(duì)結(jié)合附圖取得的W下詳細(xì)描述的考慮，本發(fā)明的進(jìn)一步特征、其性質(zhì)和各 種優(yōu)點(diǎn)將是明顯的，其中，相同附圖標(biāo)記自始至終是指相同部分，并且其中：
[0016] 圖1示出了根據(jù)本發(fā)明的實(shí)施例適合于簡(jiǎn)化伽羅華域約簡(jiǎn)操作的可編程集成電路 器件的專用處理塊的一部分的示例；
[0017] 圖2示出了用于并入圖1的結(jié)構(gòu)中的根據(jù)本發(fā)明的實(shí)施例的寄存器文件結(jié)構(gòu)；
[0018] 圖3示出了包括根據(jù)本發(fā)明的實(shí)施例的伽羅華域約簡(jiǎn)電路裝置的塊可W如何級(jí)聯(lián) W執(zhí)行更深的伽羅華域約簡(jiǎn)操作；
[0019] 圖4示出了包括根據(jù)本發(fā)明的實(shí)施例的伽羅華域約簡(jiǎn)電路裝置的塊還可W如何在 兩個(gè)維度中級(jí)聯(lián)W執(zhí)行更寬并且更深的伽羅華域約簡(jiǎn)操作；
[0020] 圖5是用于將并入本發(fā)明的可編程集成電路器件配置為執(zhí)行伽羅華域約簡(jiǎn)的根據(jù) 本發(fā)明的實(shí)施例的方法的流程圖；
[0021] 圖6是用于將并入本發(fā)明的設(shè)備操作為執(zhí)行伽羅華域約簡(jiǎn)的根據(jù)本發(fā)明的實(shí)施例 的方法的流程圖；
[0022] 圖7是并入本發(fā)明的實(shí)施例的可編程集成電路器件中的DSP塊的內(nèi)部結(jié)構(gòu)的簡(jiǎn)化 版本；
[0023] 圖8示出了本發(fā)明的實(shí)施例中使用的系數(shù)表的示例；
[0024] 圖9示出了根據(jù)本發(fā)明的實(shí)施例的進(jìn)位禁止電路；
[0025] 圖10是根據(jù)本發(fā)明的實(shí)施例所執(zhí)行的乘法運(yùn)算的示圖；
[0026] 圖11A和11B(在下文中被統(tǒng)稱為圖11)示出了兩個(gè)數(shù)字信號(hào)處理塊可W如何組合 W執(zhí)行伽羅華域乘法的示例；
[0027] 圖12是用于將并入本發(fā)明的可編程集成電路器件配置為執(zhí)行伽羅華域約簡(jiǎn)的根 據(jù)本發(fā)明的實(shí)施例的另一方法的流程圖；
[0028] 圖13是用于將并入本發(fā)明的設(shè)備操作為執(zhí)行伽羅華域約簡(jiǎn)的根據(jù)本發(fā)明的實(shí)施 例的方法的流程圖；
[0029] 圖14是采用并入本發(fā)明的可編程邏輯設(shè)備的示例性系統(tǒng)的簡(jiǎn)化框圖；
[0030] 圖15是利用用于執(zhí)行將可編程集成電路器件配置為執(zhí)行伽羅華域約簡(jiǎn)的根據(jù)本 發(fā)明的方法的機(jī)器可執(zhí)行指令集編碼的磁性數(shù)據(jù)存儲(chǔ)介質(zhì)的剖視圖；W及
[0031] 圖16是利用用于執(zhí)行將可編程集成電路器件配置為執(zhí)行伽羅華域約簡(jiǎn)的根據(jù)本 發(fā)明的方法的機(jī)器可執(zhí)行指令集編碼的光學(xué)可讀數(shù)據(jù)存儲(chǔ)介質(zhì)的剖視圖。
【具體實(shí)施方式】
[0032] 如上文所提到的，伽羅華域算術(shù)具有對(duì)特定有限域內(nèi)的兩個(gè)值的任何操作的結(jié)果 也落在域內(nèi)的特性。W下討論將使用GF(2m)域-即m位二進(jìn)制數(shù)字的域中的伽羅華域乘法的 例示。例如，在數(shù)字電子產(chǎn)品中，對(duì)表示化0-25510的8位二進(jìn)制數(shù)字進(jìn)行操作是常見(jiàn)的。m被 稱為伽羅華域的"度"。伽羅華域中的元素是使用程度m的所選擇的"發(fā)生器多項(xiàng)式"ρ(α)來(lái) 生成的。α可W被稱為多項(xiàng)式的"根"或者"基礎(chǔ)"。多形式必須是不可約的-即不具有因數(shù)。例 如：
[0033] 對(duì)于 GF(16)=GF(24)而言，ρ(α)=α4+α+1
[0034] 對(duì)于GF(256)=GF(28)而言，ρ(α)=α8+α4+α 3+α2+1 對(duì)于GF(24)情況而言，域的元素 是：
[0035]

'[0038]如所提到的，通過(guò)定義，所有伽羅華域操作必須得出在域內(nèi)的元素。伽羅華域操作I 包括加法(沒(méi)有進(jìn)位的異或）、減法(沒(méi)有借位的異或，其基本上與加法相同）、乘法(沒(méi)有進(jìn) 位的與和異或)和除法(其是使用乘法、減法和移位的組合來(lái)執(zhí)行的）。域內(nèi)的較小值的加法 (或者減法)在沒(méi)有附加操作的情況下將保持在域內(nèi)。然而，對(duì)于域的較高端處的加法或者 對(duì)于設(shè)及乘法的任何操作而言，附加操作需要將結(jié)果保持在域內(nèi)。
[0039] 如上文部分提到的，一種用于GF(2")域中的伽羅華域乘法的已知方法是GF(2m)乘 法的擴(kuò)展和使用不可約多項(xiàng)式的返回到基礎(chǔ)GF(2m)域的域的約簡(jiǎn)。兩個(gè)m位數(shù)字在相乘時(shí) 將生成（2m-l)位擴(kuò)展值，其將被約簡(jiǎn)回到m位值。在下文所示的示例中，m = 8,兩個(gè)輸入是 011001012(即，lOlio)和 100100002(即，14410)，并且不可約多項(xiàng)式是〇8+〇4+〇3+〇2+1(即， 1000111012,或者 28510)。
[0040] 下表示出了011001012 X 100100002 的擴(kuò)展：
[0041]
[0042] 結(jié)果-0110100110100002或者13化〇1〇遠(yuǎn)地在有限域的28(即，0-化5io)范圍外。
[0043] 將該擴(kuò)展結(jié)果約簡(jiǎn)回到有限域的一個(gè)已知方式是執(zhí)行逐位異或(XOR)操作，將剩 余值與不可約多項(xiàng)式進(jìn)行異或，無(wú)論在那里"Γ是否發(fā)生在超過(guò)域大小的值的最高有效位 中。因此，在我們的示例中：
[0044]
[0045] 其得到結(jié)果 1110111〇2(即，23810)。
[0046] 然而，前述約簡(jiǎn)技術(shù)不容易一般化到任意伽羅華域操作。根據(jù)本發(fā)明的實(shí)施例的 備選技術(shù)是通過(guò)將位的位置與不可約多項(xiàng)式異或計(jì)算針對(duì)域外的任何位置的域中的值。雖 然運(yùn)些值將取決于多項(xiàng)式而逐實(shí)施方式不同，但是對(duì)于任何特定實(shí)施方式而言，可W將值 預(yù)計(jì)算并且存儲(chǔ)在根據(jù)本發(fā)明的電路的實(shí)施例中。對(duì)于我們的示例的GF(28)多項(xiàng)式而言， 大于域(即，第九個(gè)到第十五個(gè)位置)的上升"Γ的十進(jìn)制值分別是29、58、116、232、205、135 和19。對(duì)于使用該多項(xiàng)式的任何特定乘法而言，可W將域內(nèi)的擴(kuò)展的一部分與包含"Γ的域 外的任何位置的所存儲(chǔ)的值異或(異或）?？蒞并行應(yīng)用所有必要的異或操作，并且所有異 或操作保持在m位域?qū)挾葍?nèi)。運(yùn)些異或操作的結(jié)果自身異或W獲得最終結(jié)果：
[0047]
[004引即，11610、205i0和13510的等效二進(jìn)制數(shù)單獨(dú)地與1 10 100002異或，運(yùn)得到 011101002、110011012 和 100001112,其自身異或 W 得到111011102(即，23810)，其是上文使用 傳統(tǒng)技術(shù)所獲得的相同結(jié)果。
[0049] 擴(kuò)展產(chǎn)生2m-l位，其中m-1位在域外。可W將m-1預(yù)計(jì)算值（在該示例中，{2910、 581〇、1161〇、2321〇、2051〇、1351〇、191〇})可^加載到寄存器文件，諸如位置0至化下文所描述的 那個(gè)。擴(kuò)展域(位2m-l到m+1)中的上m-1位-即，在該實(shí)體中的7位-將被用于選擇待一起進(jìn)行 異或的寄存器文件位置，其結(jié)果然后將與擴(kuò)展結(jié)果的下m位(在該示例中的8位)進(jìn)行異或。
[0050] 可W在集成電路設(shè)備上的其自身的專用塊中提供待被用于寄存器文件的電路裝 置。然而，因?yàn)榧拇嫫魑募蒞具有其它使用，并且為了保存管忍空間，寄存器文件電路裝 置還可W包括為設(shè)備上的另一專用處理塊的一部分。例如，圖1示出了將寄存器文件電路裝 置101包括在數(shù)字信號(hào)處理(DSP)塊中。
[0051] 更特別地，圖1示出了寄存器文件電路裝置101已經(jīng)添加到的來(lái)自加利福尼亞圣何 塞的Altera公司的FPGA的ST民A'nx'is家族中所提供的DSP塊100的一部分的簡(jiǎn)化擅染。運(yùn) 樣的DSP塊具有至少輸入級(jí)102和乘法器級(jí)103,加上附加級(jí)（未示出）。級(jí)可W是流水線的， 并且在每個(gè)級(jí)102、103(W及級(jí)103內(nèi)）示出流水線寄存器104。如所示的輸入級(jí)102包括預(yù)加 器112(其可W在多路復(fù)用器122的控制下旁路)和寄存器文件電路裝置101(其可W在多路 復(fù)用器132的控制下旁路）"DSP塊100的乘法器級(jí)103可W包含兩個(gè)19x18乘法器，其可W組 合為制造一個(gè)28x27乘法器。在圖1中，在乘法器級(jí)103中示出了一個(gè)乘法器的部件，包括部 分乘積發(fā)生器113、壓縮器123、133和進(jìn)位傳播加法器。注意，壓縮器133和進(jìn)位傳播加法器 143可W與第二部分乘積發(fā)生器(未示出)共享W提供兩個(gè)乘法運(yùn)算的經(jīng)組合的輸出。
[0052] 每個(gè)乘法器的一個(gè)輸入可W是塊輸入105或者預(yù)加器112的輸出（其可W例如將18 位輸入105、106中的兩個(gè)添加 W改進(jìn)對(duì)于對(duì)稱無(wú)限沖激響應(yīng)-即，F(xiàn)IR-濾波器的支持）。每個(gè) 乘法器的另一輸入可W來(lái)自DSP塊輸入107或者存儲(chǔ)在寄存器文件電路裝置101中的系數(shù) 表。在該示例中，塊輸入107的下4位被選擇為系數(shù)表?xiàng)l目。系數(shù)表的深度將取決于寄存器文 件電路裝置101中的寄存器的數(shù)量。因此，如果存在四個(gè)或者八個(gè)寄存器，則深度將是16或 者 256。
[0053] 關(guān)于寬度，每個(gè)寄存器可W是18位寬度，運(yùn)提供18位寬度寄存器文件。然而，如上 文所提到的，存在兩個(gè)乘法器，并且因此存在第二寄存器文件(未示出），并且兩個(gè)寄存器文 件可W -起操作為單個(gè)36位寬度文件。
[0054] 寄存器文件電路裝置101具有可W輸入到乘法器級(jí)103的輸出111(例如，當(dāng)寄存器 文件電路裝置101被用于存儲(chǔ)FIR濾波器系數(shù))和分離的伽羅華域約簡(jiǎn)電路裝置121?？蒞通 過(guò)參考示出寄存器文件電路裝置101的細(xì)節(jié)的圖2理解那些輸出的生成。
[0055] 在圖2中所示的實(shí)施方式中，寄存器文件電路裝置101包括四個(gè)寄存器201。在該實(shí) 施方式中，每個(gè)寄存器201是18位寬度，但是其它寬度是可能的。類似地，寄存器201的數(shù)量 是四個(gè)，但是可W提供其它數(shù)量的寄存器201(例如，八個(gè)，如上文所討論的）。寄存器201可 W在寫地址解碼器203的控制下經(jīng)由輸入202利用數(shù)據(jù)(其在該示例中是18位寬度)加載，所 述寫地址解碼器203解碼寫地址213(其在該示例中是四位寬度）。
[0056] 為了讀，寄存器文件電路裝置可W在"正常"（即，非GF約簡(jiǎn))模式(例如，當(dāng)用作FIR 濾波器系數(shù)表時(shí)，如上文所描述的)或者在GF約簡(jiǎn)模式中操作。在正常模式中，控制信號(hào)204 使得多路復(fù)用器205選擇解碼讀地址216的讀地址解碼器206的輸出。所得的位被用于打開 與Π 226中的適當(dāng)?shù)囊粋€(gè)。與Π 226的輸出將是獨(dú)熱(one-hot)的（或者"η-熱(n-hot)的"，其 中，η是寄存器201的寬度)-即，與口226中的僅一個(gè)將是非零的。然后與口226的那些輸出在 或口處進(jìn)行或運(yùn)算W讀出寄存器201中的所期望一個(gè)的內(nèi)容。
[0057] 在GF約簡(jiǎn)模式中，利用上文所描述的m-1預(yù)計(jì)算值中的一個(gè)預(yù)計(jì)算值加載每個(gè)寄 存器201?？刂菩盘?hào)204使得多路復(fù)用器205選擇GF擴(kuò)展輸入207,其是擴(kuò)展結(jié)果的上m-1位。 如所繪制的，該信號(hào)可W容納高達(dá)18個(gè)擴(kuò)展位，但是可W提供其它信號(hào)寬度。該信號(hào)激活與 口226中的適當(dāng)?shù)目?W選擇m-1預(yù)計(jì)算值的所期望的值，其在異或口208處進(jìn)行異或W提供 伽羅華域約簡(jiǎn)輸出121(取決于選擇多少預(yù)計(jì)算值，運(yùn)可W采取多個(gè)異或步驟來(lái)將結(jié)果降低 到有限域），其然后與擴(kuò)展結(jié)果的下m位分離地異或(參見(jiàn)下文）。
[005引如果寄存器201具有某個(gè)寬度（例如，18位），運(yùn)限制了可W使用單個(gè)專用處理塊 (例如，DSP塊)執(zhí)行的伽羅華域約簡(jiǎn)的大小。然而，不同的應(yīng)用可W具有不同的要求。例如， 大部分Reed-Solomon解碼器應(yīng)用使用8-12位域。許多BCH應(yīng)用（諸如閃速SSD服務(wù)器）使用 12-14位域。那些應(yīng)用將安裝在單個(gè)塊內(nèi)。然而，其它應(yīng)用需要更大的域。例如，高級(jí)加密標(biāo) 準(zhǔn)伽羅華/計(jì)數(shù)器模式(AES-GCM)加密/驗(yàn)證需要128位，并且許多楠圓曲線密碼學(xué)化CC)應(yīng) 用將需要160-233位寬度或者甚至更寬的域。
[0059] 因此，根據(jù)本發(fā)明的另一方面，如上文所描述的伽羅華域約簡(jiǎn)電路裝置可W級(jí)聯(lián) 在一起W提供更深的寄存器文件。圖3示出了 W示意性表示的上文所描述的類型的Ξ個(gè)DSP 塊100,其中，僅示出了對(duì)于級(jí)聯(lián)伽羅華域約簡(jiǎn)操作的理解所必要的元件。因此，寄存器文件 301與上文寄存器201相對(duì)應(yīng)。異或口 303與上文異或口 208相對(duì)應(yīng)。
[0060] 級(jí)聯(lián)連接300諸如來(lái)自Altera公司的FPGA的前述STRATIX'w家族中的前述DSP 塊之間的那些已知級(jí)聯(lián)連接相對(duì)應(yīng)。與口 302和多路復(fù)用器304確保級(jí)聯(lián)正確的信號(hào)。特別 地，級(jí)聯(lián)連接可W被用于取決于配置FPGA利用的用戶邏輯設(shè)計(jì)，級(jí)聯(lián)塊100中的任何數(shù)量的 不同的信號(hào)。當(dāng)級(jí)聯(lián)伽羅華域約簡(jiǎn)電路裝置時(shí)，期望異或口 208/303中的一個(gè)的輸出被路由 為異或口 208/303的后續(xù)一個(gè)的輸入。在輸出側(cè)，多路復(fù)用器304被用于選擇當(dāng)前塊100中的 異或口 303的輸出作為在當(dāng)前塊的級(jí)聯(lián)輸出上待輸出的信號(hào)(在塊100中的許多級(jí)聯(lián)信號(hào)中 間）。并且在輸入側(cè)，當(dāng)相鄰塊100的異或口 303的輸出是已經(jīng)輸入在當(dāng)前塊的級(jí)聯(lián)輸入上的 信號(hào)時(shí)（與當(dāng)前塊的某個(gè)其它部分預(yù)期的信號(hào)相反），與口 302僅將當(dāng)前塊的級(jí)聯(lián)輸入連接 到異或口 303。
[0061] 雖然圖3的布置允許塊100級(jí)聯(lián)W增加伽羅華域約簡(jiǎn)深度，但是圖4示出了塊100可 W如何級(jí)聯(lián)W增加伽羅華域約簡(jiǎn)寬度。可W要求增加運(yùn)兩個(gè)維度，因?yàn)橐话愕?2m-l)位擴(kuò) 展的伽羅華域約簡(jiǎn)要求m x(m-l)矩陣。
[0062] 在圖4中，在401處相乘的兩個(gè)數(shù)字A和B中的每一個(gè)是128位寬度，運(yùn)得到具有128 基礎(chǔ)位[128:1]和127擴(kuò)展位[255:129]的255位寬度擴(kuò)展402。如果每個(gè)DSP塊100可W處置 32位，如上文所討論的，那么（除從左到右而不是從右到左外，類似于圖3的Ξ塊級(jí)聯(lián)布置 的）四個(gè)DSP塊100的每個(gè)級(jí)聯(lián)行403將約簡(jiǎn)矩陣的深度增加到128。為了處置增加的寬度，提 供四個(gè)運(yùn)樣的級(jí)聯(lián)行403W形成DSP塊100的矩陣413,并且每個(gè)行403與基礎(chǔ)位[128:1]的分 離的32位范圍進(jìn)行異或，并且串聯(lián)四個(gè)異或結(jié)果W提供約簡(jiǎn)的乘積。擴(kuò)展位的值從一個(gè)行 403穿到下一行403,使得在每個(gè)行403中，對(duì)應(yīng)的DSP塊具有相同的擴(kuò)展位輸入。
[0063] 在該實(shí)施方式中，乘法器401W及異或口 404、405、406和407可W外部地提供給集 成電路設(shè)備;可W分離地提供在集成電路設(shè)備上;可W根據(jù)諸如DSP塊100的附加的DSP塊中 的那些的設(shè)備上的現(xiàn)有乘法器進(jìn)行配置;或者可W根據(jù)設(shè)備上的通用可編程邏輯進(jìn)行配置 (假定設(shè)備是諸如FPGA的可編程設(shè)備）。如此處所示，設(shè)備是FPGA 400。
[0064] 如上文所描述的，諸如提供有DSP塊100中的寄存器文件電路裝置101的FPGA 400 的可編程設(shè)備可W被配置為執(zhí)行針對(duì)m的預(yù)先確定值和特定不可約多項(xiàng)式的伽羅華域約簡(jiǎn) 操作，如下(參見(jiàn)圖5):
[0065] 一旦m和不可約多項(xiàng)式是已知的，則上文所描述的m-1個(gè)預(yù)計(jì)算值可W計(jì)算（如在 501處)并且存儲(chǔ)(如在502處)存儲(chǔ)在適合數(shù)量的DSP塊100中的寄存器201中的適當(dāng)?shù)募拇?器。一般地，將使用ηχη DSP塊100的矩陣，其中，n = ceil(m/w)并且W是每個(gè)寄存器201的寬 度。通過(guò)將控制信號(hào)204(如在503處)配置為使得多路復(fù)用器205選擇GF擴(kuò)展輸入207和將每 個(gè)DSP塊100中的與口 226(如在504處)配置為選擇可W適于輸入到該DSP塊100的異或口 208 一樣多的寄存器201(而不是在獨(dú)熱方式中被選擇為在非GF約簡(jiǎn)模式中，待輸入到或口 227 的單個(gè)寄存器201 )，矩陣中的每個(gè)DSP塊100被配置用于伽羅華域約簡(jiǎn)操作。另外，DSP塊100 中的每一行403通過(guò)在每一個(gè)DSP塊中（但是除了行403中的DSP塊100的最后一個(gè)DSP塊)設(shè) 置級(jí)聯(lián)多路復(fù)用器304W選擇伽羅華域約簡(jiǎn)輸出121(如在505處)作為其輸入，并且通過(guò)在 每一個(gè)DSP塊中（除了行403中的DSP塊100的第一個(gè)DSP塊)設(shè)置級(jí)聯(lián)與口 302 W選擇從先前 塊100(如在506處)級(jí)聯(lián)的伽羅華域約簡(jiǎn)輸出121作為該塊100的異或口 208的輸入。最后，如 在507處，每個(gè)行403中的最后的DSP塊100的伽羅華域約簡(jiǎn)輸出121被配置為輸入到異或口 404、 405、406、407等等中的一個(gè)異或口（與存在行403-樣多的異或口）。
[0066] 在伽羅華域約簡(jiǎn)電路裝置已經(jīng)配置為上文之后或者對(duì)于已經(jīng)利用m-1個(gè)預(yù)計(jì)算值 加載的固定伽羅華域約簡(jiǎn)電路裝置而言（如在50U502處），伽羅華域電路可W操作為約簡(jiǎn) 伽羅華域擴(kuò)展如下(參見(jiàn)圖6):
[0067] 在已經(jīng)在乘法器401中執(zhí)行擴(kuò)展之后（如在601處），則取決于m的值，擴(kuò)展的m個(gè)基 礎(chǔ)位被分解為例如32位的范圍（如在602處），并且基礎(chǔ)位的每個(gè)范圍被輸入到異或口404、 405、 406、407等等中的一個(gè)異或口（如在603處）。類似地m-1擴(kuò)展位被分解為范圍并且每個(gè) 范圍被輸入到矩陣400的列（如在604處），并且每個(gè)行403的作為結(jié)果的輸出被輸入(如在 605處)到異或口 404、405、406、407等等中的其對(duì)應(yīng)的一個(gè)異或口。串聯(lián)與所使用的一樣多 的異或口 404、405、406、407等等的輸出（如在606處）W提供約簡(jiǎn)的結(jié)果。
[0068] 在迄今為止所描述的實(shí)施方式中，已經(jīng)在專用處理塊(例如，數(shù)字信號(hào)處理塊）中 提供實(shí)現(xiàn)為寄存器文件的系數(shù)表W存儲(chǔ)約簡(jiǎn)常量。然而，寄存器文件必須更改W提供支持 "正常"模式和伽羅華域操作模式之間的操作的選擇。例如，雖然上文所描述的簡(jiǎn)化寄存器 文件具有四個(gè)條目，但是可W最終要求十六個(gè)條目，同時(shí)許多可用的設(shè)備僅提供其專用處 理塊中的八條目寄存器文件。
[0069] 附加邏輯也添加到寄存器文件。例如，在物理口電平處，所添加的異或口 208最終 是18x 15 = 270異或口。在具有兩個(gè)系數(shù)表的專用處理塊中，那意指2x270 = 540個(gè)額外異或 口添加到塊。
[0070] 上文還提出，在圖4的示例中，可W使用32條目寄存器文件。在運(yùn)種情況下，異或口 的數(shù)量增加到每個(gè)寄存器文件中的32x31 = 992個(gè)異或口，運(yùn)意指如果每專用處理塊存在兩 個(gè)寄存器文件，則1984個(gè)附加異或口將包括在每個(gè)專用處理塊中。
[0071] 因此，根據(jù)本發(fā)明的進(jìn)一步的實(shí)施例，取代存儲(chǔ)針對(duì)每個(gè)域外位置的常量并且在 域內(nèi)值的操作期間對(duì)其進(jìn)行異或，異或操作預(yù)計(jì)算并且存儲(chǔ)在系數(shù)表中，使得不需要附加 異或口。另外，其它實(shí)施例包括專用處理塊內(nèi)的乘法器和加法器中的能夠進(jìn)位/禁止進(jìn)位機(jī) 審IJ，使得進(jìn)一步的乘法或者加法操作不需要在塊外執(zhí)行(例如，在可編程設(shè)備的編程的通用 邏輯中）。運(yùn)允許現(xiàn)有專用處理塊在沒(méi)有針對(duì)許多伽羅華域操作的附加資源的情況下使用。
[0072] 特別地，在上文所討論的先前實(shí)施例中，系數(shù)表存儲(chǔ)將與結(jié)果的下域內(nèi)位進(jìn)行異 或的乘法結(jié)果的上域外位的常量。從表檢索常量，并且執(zhí)行異或操作。如果常量之一的異或 結(jié)果仍然在域外，那么該結(jié)果還與乘法結(jié)果的下位進(jìn)行異或。
[0073] 例如，在上文所討論的GF(28)域中，使用所闡述的特定發(fā)生器多項(xiàng)式，屯個(gè)域外位 的相應(yīng)的那些的常量是{29,58，116,232,205，135，19}。因此，"2滬將存儲(chǔ)在表的條目1中， "58"將存儲(chǔ)在表的條目帥，"116"將存儲(chǔ)在表的條目3中等等。域外位是"Γ的每個(gè)常量進(jìn) 而與域內(nèi)位進(jìn)行異或，運(yùn)可能導(dǎo)致如果任何異或結(jié)果仍然在域外的附加異或操作。
[0074] 根據(jù)本發(fā)明的前述進(jìn)一步的實(shí)施方式，不是存儲(chǔ)用于稍后異或操作的單獨(dú)的常 量，確定并且存儲(chǔ)域外位的所有組合的異或值。在圖7中示出了基于來(lái)自Altera公司的FPGA 的ST民ΑΤΠΧ婚和ARRIA⑩'豪族中的DSP塊的DSP塊700的內(nèi)部結(jié)構(gòu)的簡(jiǎn)化版本。存在可 W用作乘法器703、704的輸入的兩個(gè)系數(shù)表存儲(chǔ)器701、702(下文所討論的）。如上文所提到 的，運(yùn)些可W是16條目系數(shù)表。上文關(guān)于屯個(gè)域外位的所有組合所提到的屯個(gè)常量的異或 結(jié)果可W通過(guò)使用用于屯個(gè)域外位中的四個(gè)域外位的一個(gè)表(例如，位11:8)和使用用于屯 個(gè)域外位中的Ξ個(gè)域外位的另一個(gè)表(例如，位14:12)容納在運(yùn)兩個(gè)16條目系數(shù)表701、702 中。可W加載兩個(gè)表，如圖8中所示，其中，表示異或操作。下文將結(jié)合圖10討論更多特定 示例。
[0075] 如上文所討論的，在一些實(shí)施方式中，在諸如FPGA的可編程設(shè)備中，在專用處理塊 外的所配置的通用可編程邏輯中執(zhí)行伽羅華域乘法運(yùn)算自身，因?yàn)橘ち_華域操作不同地處 理進(jìn)位。根據(jù)圖9所圖示的實(shí)施方式，乘法器703、704可W被修改為提供當(dāng)執(zhí)行伽羅華域操 作時(shí)可W激活的進(jìn)位禁止特征。如圖9中可見(jiàn)，每個(gè)乘法器900包括用于每個(gè)位901的最終加 法器902。每個(gè)加法器902輸出和數(shù)輸出912和進(jìn)位輸出922。根據(jù)該實(shí)施方式，為每個(gè)位提供 與口 932。每個(gè)相應(yīng)的進(jìn)位輸出922在相應(yīng)的與口 932處與伽羅華域配置位903進(jìn)行與運(yùn)算。 在"正常"模式中，位903是"Γ并且正常地輸出進(jìn)位。在伽羅華域模式中，位903是"0"，因此 不輸出進(jìn)位。
[0076] 圖10和11示出了圖7中所示的類型的兩個(gè)數(shù)字信號(hào)處理塊可W如何組合W在不使 用可編程設(shè)備的通用可編程邏輯的情況下執(zhí)行伽羅華域乘法的示例。在該示例中，待相乘 的兩個(gè)值是100111012和100101012,其分別是1111和1121處的輸入。多路復(fù)用器1123被配置 為選擇輸入1121而不是系數(shù)寄存器1131。在圖10中W示圖表示乘法器1191中的實(shí)際乘法運(yùn) 算。結(jié)果的域內(nèi)位[7:0]是101110012,而結(jié)果的域外位[14:8]是10001012。
[0077] 最高域外位[14]用作用于DSP塊1101的系數(shù)表1141的查找地址，其是通過(guò)配置多 路復(fù)用器1181來(lái)選擇的。即使針對(duì)該查找通常需要乘法結(jié)果，僅當(dāng)操作數(shù)二者的 最高位是"Γ時(shí)結(jié)果的最高位可W是"Γ，因此那兩個(gè)位可W被用于選擇針對(duì)最高位的兩個(gè) 預(yù)計(jì)算異或選擇之一。該查找值在塊1101中的1151處(伽羅華域模式通過(guò)將"0"應(yīng)用到輸入 1155激活時(shí)，如上文結(jié)合圖9所討論的）添加（異或）到乘法器1161的輸出W經(jīng)由加法器/累 加器1172和多路復(fù)用器1173得到圖10的中間值1004(未示出在1004處的域外位與值1003的 域外位相同）。值1004的十五個(gè)位從塊1101處輸出并且在鏈內(nèi)輸入1112輸入到塊1102。
[0078] 使用結(jié)果1003的位[10:引執(zhí)行圖10的查找2W對(duì)塊1102的系數(shù)寄存器1122進(jìn)行尋 址，而使用結(jié)果1003的位[13:11]執(zhí)行圖10的查找3W對(duì)塊1102的系數(shù)寄存器1132進(jìn)行尋 址。通過(guò)配置多路復(fù)用器1142、1152選擇系數(shù)寄存器1122、1132。在加法器1162處添加(異或 的）查找2和查找3(伽羅華域模式是通過(guò)將"0"應(yīng)用到輸入1165來(lái)激活的，如上文所討論 的）。在加法器1172處添加(異或的）來(lái)自組合查找2和查找3的導(dǎo)出值1005(伽羅華域是通過(guò) 將"0"應(yīng)用到輸入1175來(lái)激活的，如上文結(jié)合圖9所討論的），并且在1182處經(jīng)由多路復(fù)用器 1174輸出結(jié)果。
[0079] 圖10和11的該方法可W被用于任何大小伽羅華域計(jì)算，因?yàn)槠洳灰蕾囉趯⑻囟〝?shù) 量的異或口添加到每個(gè)DSP塊，而是依賴于鏈接附加 DSP塊，其可W串行或者并行地完成。另 夕h因?yàn)槲词褂每膳渲玫耐ㄓ眠壿?，而是僅相對(duì)更多的固定DSP塊，操作更快并且定時(shí)更確 定。然而，應(yīng)當(dāng)注意，該方法不排除對(duì)用于特定用戶邏輯設(shè)計(jì)的可配置的通用邏輯的依賴， 應(yīng)當(dāng)使用可配置的通用邏輯的設(shè)計(jì)要求。
[0080] 在圖12中W示圖表示用于將可編程集成電路器件配置為執(zhí)行伽羅華域操作的根 據(jù)該方法的方法1200。一旦示出m和不可約多項(xiàng)式，則可W計(jì)算(如在1201處)上文所描述的 m-1個(gè)預(yù)計(jì)算值。那些預(yù)計(jì)算值可W然后與域外位的所有可能組合進(jìn)行異或（如在1202處） (參見(jiàn)圖8)，并且存儲(chǔ)(如在1203處)在適合數(shù)量的DSP塊1101、1102中的寄存器1141、1122、 1132中的適當(dāng)那些中。通過(guò)將多路復(fù)用器1181、1142、1152配置為選擇系數(shù)表1141、1121、 1132(如在1204處），將多路復(fù)用器1123配置為選擇輸入1121(如在1205處)并且使得加法器 1151、1162、1172(如在1206處)的伽羅華域模式能夠去激活其進(jìn)位。
[0081] 在已經(jīng)W該方式配置伽羅華域約簡(jiǎn)電路裝置之后，伽羅華域電路可W操作為約簡(jiǎn) 伽羅華域擴(kuò)展如下(參見(jiàn)圖13)。
[0082] 在已經(jīng)在乘法器1191中執(zhí)行擴(kuò)展之后（如在1301處），那么取決于m的值，m-1個(gè)擴(kuò) 展位分解為例如一位、Ξ位和Ξ位的范圍（如在1302處）。1141處的查找值基于一位的值進(jìn) 行選擇(如在1303處)并且與乘法結(jié)果的m個(gè)域內(nèi)位進(jìn)行異或(如在1304處）。1122、1132處的 查找值基于兩個(gè)Ξ位域進(jìn)行選擇(如在1305處)并且一起進(jìn)行異或(如在1306處）。該結(jié)果與 先前異或結(jié)果(在1304處)進(jìn)行異或（如在1307處）W提供最終結(jié)果。取決于總體操作的大 小，可W串聯(lián)(如在1308處)數(shù)個(gè)運(yùn)樣的"最終"結(jié)果W提供期望的結(jié)果。
[0083] 因此，應(yīng)當(dāng)看到，已經(jīng)提供伽羅華約簡(jiǎn)電路和用于配置和操作運(yùn)樣的電路的方法。
[0084] 根據(jù)本發(fā)明的實(shí)施方式的被配置為包括伽羅華域約簡(jiǎn)電路裝置的化D 140可W使 用在許多種電子設(shè)備中。一種可能使用是在圖14中所示的示例性數(shù)據(jù)處理系統(tǒng)1400中。數(shù) 據(jù)處理系統(tǒng)1400可W包括W下部件中的一個(gè)或多個(gè)：處理器1401;存儲(chǔ)器1402; I/O電路 1403;和外圍設(shè)備1404。運(yùn)些部件通過(guò)系統(tǒng)總線1405禪合在一起并且填充在包含在終端用 戶系統(tǒng)1407中的電路板1406上。
[0085] 系統(tǒng)1400可W使用在各種各樣的應(yīng)用中，諸如計(jì)算機(jī)網(wǎng)絡(luò)、數(shù)據(jù)網(wǎng)絡(luò)、儀器、視頻 處理、數(shù)字信號(hào)處理、遠(yuǎn)程無(wú)線電頭端(RRH)或者其中使用可編程或者可再編程邏輯的優(yōu)點(diǎn) 是期望的任何其它應(yīng)用。PLD 140可W被用于執(zhí)行各種不同的邏輯功能。例如，PLD 140可W 被配置為與處理器1404協(xié)同工作的處理器或者控制器。PLD 140還可W用作用于仲裁對(duì)系 統(tǒng)1400中的共享資源的訪問(wèn)的仲裁器。在又一示例中，PLD 140可W被配置為處理器1401與 系統(tǒng)1400中的其它部件之一之間的接口。應(yīng)當(dāng)注意，系統(tǒng)1400僅是示例性的，并且本發(fā)明的 真實(shí)范圍和精神應(yīng)當(dāng)由W下權(quán)利要求指示。
[0086] 各種技術(shù)可W被用于實(shí)現(xiàn)如上文所描述并且并入本發(fā)明的PLD140。
[0087] 用于對(duì)可編程設(shè)備編程的用于執(zhí)行根據(jù)本發(fā)明的方法的指令可W編碼在機(jī)器可 讀介質(zhì)上W由適合的計(jì)算機(jī)或者類似設(shè)備執(zhí)行來(lái)實(shí)現(xiàn)用于對(duì)PLD或者其它可編程設(shè)備編程 或者配置的本發(fā)明的方法。例如，個(gè)人計(jì)算機(jī)可W裝備有化D可W連接到的接口，并且個(gè)人 計(jì)算機(jī)可W由用戶被用于使用適合的軟件工具對(duì)PLD進(jìn)行編程，如上文所描述的。
[0088] 圖15呈現(xiàn)了可W利用可W由諸如前述個(gè)人計(jì)算機(jī)或者其它計(jì)算機(jī)或者類似設(shè)備 的系統(tǒng)執(zhí)行的機(jī)器可執(zhí)行程序編碼的磁性數(shù)據(jù)存儲(chǔ)介質(zhì)1500的剖視圖。介質(zhì)1500可W是軟 盤或者硬盤或者磁帶，其具有適合的襯底1501，其可W是常規(guī)的和適合的涂層1502,其可W 是常規(guī)的，在一側(cè)或者兩側(cè)，包含其極性或者取向可W磁性地更改的磁域(不可見(jiàn)的）。除在 其是磁帶的情況中之外，介質(zhì)1500還可W具有用于接收磁盤驅(qū)動(dòng)器或者其它數(shù)據(jù)存儲(chǔ)設(shè)備 的錠子的開口（未示出）。
[0089] 介質(zhì)1500的涂層1502的磁域極化或者取向W便W可W是常規(guī)的方式編碼機(jī)器可 執(zhí)行程序W用于由諸如個(gè)人計(jì)算機(jī)或者其它計(jì)算機(jī)或者類似系統(tǒng)的程序系統(tǒng)(其具有待編 程的PLD可W插入的插座或者外圍附件)執(zhí)行W配置PLD的適當(dāng)部分，其根據(jù)本發(fā)明，如果有 的話，則包括其專用處理塊。
[0090] 圖16示出了還可W利用諸如機(jī)器可執(zhí)行程序編碼的光學(xué)可讀數(shù)據(jù)存儲(chǔ)介質(zhì)1510 的剖視圖，其可W是通過(guò)諸如前述個(gè)人計(jì)算機(jī)或者其它計(jì)算機(jī)或者類似設(shè)備來(lái)執(zhí)行的。介 質(zhì)1510可W是常規(guī)壓縮磁盤只讀存儲(chǔ)器(CD-ROM)或者數(shù)字視頻光盤只讀存儲(chǔ)器(DVD-ROM) 或者諸如〔0-3、〔0-1^、0￥0-1?、0￥0-1^、0￥0+1?、0￥0+1^或者0￥0-1?施或者光學(xué)可讀并且磁光可 重寫的磁光盤。介質(zhì)1510優(yōu)選地具有適合的襯底1511(其可W是常規(guī)的）和適合的涂層1512 (其可W是常規(guī)的），通常在襯底1511的一側(cè)或者兩側(cè)。
[0091] 在基于CD或者基于DVD的介質(zhì)的情況下，眾所周知，涂層1512是反射性的并且利用 布置在一個(gè)或多個(gè)層上的多個(gè)凹點(diǎn)1513傳送W編碼機(jī)器可執(zhí)行程序。凹點(diǎn)的布置是通過(guò)反 射離開涂層1512的表面的激光來(lái)讀取的。在涂層1512之上提供保護(hù)涂層1514,其優(yōu)選地是 基本上透明的。
[0092] 在磁光盤的情況下，眾所周知，涂層1512不具有凹點(diǎn)1513,但是具有多個(gè)磁域，其 極性或者取向可W在如通過(guò)激光(未示出）加熱到某個(gè)溫度W上時(shí)可W磁性地改變?？蒞通 過(guò)測(cè)量從涂層1512反射的激光的極性讀取域的取向。域的布置對(duì)程序進(jìn)行編碼，如上文所 描述的。
[0093] 在一些實(shí)施例中，用于使用不可約多項(xiàng)式約簡(jiǎn)伽羅華域擴(kuò)展值的伽羅華域約簡(jiǎn)電 路裝置可W包括多個(gè)存儲(chǔ)器，每個(gè)存儲(chǔ)器用于存儲(chǔ)從不可約多項(xiàng)式導(dǎo)出的相應(yīng)值和擴(kuò)展位 值的相應(yīng)組合，其中，擴(kuò)展值的擴(kuò)展位對(duì)多個(gè)存儲(chǔ)器進(jìn)行尋址W輸出相應(yīng)值中的一個(gè)或多 個(gè)值;W及用于將多個(gè)存儲(chǔ)器的輸出與擴(kuò)展值的域內(nèi)位組合的異或電路裝置。
[0094] 在一些實(shí)施例中，擴(kuò)展位的不同范圍可W對(duì)多個(gè)存儲(chǔ)器的不同的存儲(chǔ)器尋址W輸 出多個(gè)相應(yīng)值。如果期望的話，則異或電路裝置可W包括用于將多個(gè)相應(yīng)值彼此組合的第 一異或電路裝置，和用于將第一異或電路裝置的輸出與擴(kuò)展值的域內(nèi)位組合的第二異或電 路裝置。
[0095] 根據(jù)一個(gè)方面，一種操作伽羅華域約簡(jiǎn)電路裝置W使用不可約多項(xiàng)式約簡(jiǎn)伽羅華 擴(kuò)展值的方法，其中，伽羅華域約簡(jiǎn)電路裝置包括多個(gè)存儲(chǔ)器，和用于將多個(gè)存儲(chǔ)器的輸出 與擴(kuò)展值的域內(nèi)位組合的異或電路裝置，可W包括W下操作:針對(duì)伽羅華域擴(kuò)展值中的每 個(gè)相應(yīng)的擴(kuò)展位位置而言，從相應(yīng)的擴(kuò)展位位置和不可約多項(xiàng)式導(dǎo)出相應(yīng)值;針對(duì)擴(kuò)展位 位置的位的不同的可能組合而言，將相應(yīng)值中的值組合W得到相應(yīng)的經(jīng)組合的值;將每個(gè) 相應(yīng)的經(jīng)組合的值存儲(chǔ)在多個(gè)存儲(chǔ)器中的相應(yīng)一個(gè)存儲(chǔ)器中；使用擴(kuò)展位位置的值對(duì)多個(gè) 存儲(chǔ)器尋址和選擇經(jīng)組合的值中的對(duì)應(yīng)的一個(gè)或多個(gè)值；W及對(duì)選擇經(jīng)組合的值和域內(nèi)位 中的對(duì)應(yīng)的一個(gè)或多個(gè)值進(jìn)行操作W確定約簡(jiǎn)的伽羅華域值。
[0096] 在一些實(shí)施例中，組合可W包括執(zhí)行異或操作。
[0097] 在一些實(shí)施例中，操作可W包括執(zhí)行異或操作。
[0098] 在一些實(shí)施例中，從相應(yīng)的擴(kuò)展位位置和不可約多項(xiàng)式導(dǎo)出相應(yīng)值可W包括在相 應(yīng)的擴(kuò)展位位置與不可約多項(xiàng)式之間執(zhí)行異或操作。
[0099] 在一些實(shí)施例中，使用擴(kuò)展位位置的值對(duì)多個(gè)存儲(chǔ)器尋址和選擇經(jīng)組合的值中的 對(duì)應(yīng)的一個(gè)或多個(gè)可W包括使用擴(kuò)展位位置的不同范圍對(duì)多個(gè)存儲(chǔ)器中的不同的存儲(chǔ)器 尋址來(lái)選擇多個(gè)經(jīng)組合的值。
[0100] 在一些實(shí)施例中，操作可W包括使用第一異或操作W將多個(gè)經(jīng)組合的值進(jìn)行進(jìn)一 步組合;和使用第二異或操作W將經(jīng)進(jìn)一步組合的多個(gè)經(jīng)組合的值與域內(nèi)位組合。
[0101] 如果期望的話，操作還可W包括在使用第一異或操作之前和在使用第二異或操作 之前，使用第Ξ異或操作將多個(gè)經(jīng)組合的值中的一個(gè)值與域內(nèi)位組合。
[0102] 根據(jù)一個(gè)方面，一種可編程集成電路器件可W包括多個(gè)專用處理塊，W及專用處 理塊中的每一個(gè)專用處理塊包括:乘法器級(jí)、輸入級(jí)W及從乘法器級(jí)的輸出到專用處理塊 的另一個(gè)的級(jí)聯(lián)連接。乘法器級(jí)可W包括具有進(jìn)位電路裝置和用于可選擇地去激活進(jìn)位電 路裝置的與口電路裝置的加法器。輸入級(jí)可W在乘法器級(jí)的上游并且包括能夠由專用處理 塊的輸入尋址的多個(gè)存儲(chǔ)器，和用于將多個(gè)存儲(chǔ)器的輸出與專用處理塊的其它輸入組合的 異或電路裝置。
[0103] 在一些實(shí)施例中，級(jí)聯(lián)連接可W將專用處理塊中的一個(gè)專用處理塊中的乘法器級(jí) 的輸出連接到專用處理塊中的另一個(gè)專用處理塊的乘法器級(jí)的一部分。如果期望的話，貝U 乘法器級(jí)的一部分是加法器。
[0104] 根據(jù)一個(gè)方面，一種在具有多個(gè)專用處理塊的可編程集成電路器件上使用不可約 多項(xiàng)式對(duì)兩個(gè)m位數(shù)字伽羅華域乘法運(yùn)算的方法，專用處理塊中的每一個(gè)專用處理塊具有 包括具有進(jìn)位電路裝置和用于可選擇地去激活進(jìn)位電路裝置的與口電路裝置的乘法器級(jí)， 在乘法器級(jí)的輸入級(jí)上游，輸入級(jí)具有能由專用處理塊的輸入尋址的多個(gè)存儲(chǔ)器，和用于 將多個(gè)存儲(chǔ)器的輸出與專用處理塊的其它輸入組合的異或電路裝置，W及從乘法器級(jí)的輸 出到專用處理塊中的另一個(gè)專用處理塊的級(jí)聯(lián)連接，由此，方法包括W下操作:針對(duì)伽羅華 域擴(kuò)展值中的每個(gè)潛在擴(kuò)展位位置而言，從潛在擴(kuò)展位位置和不可約多項(xiàng)式導(dǎo)出相應(yīng)值； 針對(duì)擴(kuò)展位位置中的位的不同的可能組合而言，將相應(yīng)值中的值組合W得到相應(yīng)的經(jīng)組合 的值;將每個(gè)相應(yīng)的經(jīng)組合的值存儲(chǔ)在多個(gè)存儲(chǔ)器中的相應(yīng)一個(gè)存儲(chǔ)器中；使用專用處理 塊中的一個(gè)專用處理塊中的乘法器級(jí)將兩個(gè)m位數(shù)字相乘W導(dǎo)出伽羅華域擴(kuò)展值；W及將 相應(yīng)的經(jīng)組合的值中的值與專用處理塊中的一個(gè)專用處理塊和專用處理塊中的另一個(gè)專 用處理塊的電路中的伽羅華域擴(kuò)展值的域內(nèi)位組合。
[0105] 在一些實(shí)施例中，方法還可W包括驅(qū)動(dòng)與口電路裝置W去激活進(jìn)位電路裝置。
[0106] 在一些實(shí)施例中，組合可W包括將相應(yīng)的經(jīng)組合的值中的至少一個(gè)值與專用處理 塊中的一個(gè)專用處理塊的電路中的伽羅華域擴(kuò)展值的域內(nèi)位組合W提供中間值;經(jīng)由級(jí)聯(lián) 連接將中間值輸入到專用處理塊中的另一個(gè)專用處理塊；W及將相應(yīng)的經(jīng)組合的值中的至 少一個(gè)值與專用處理塊中的另一個(gè)專用處理塊的電路中的中間值的域內(nèi)位組合。
[0107] 在一些實(shí)施例中，將相應(yīng)的經(jīng)組合的值中的至少一個(gè)值與專用處理塊中的另一個(gè) 專用處理塊的電路中的中間擴(kuò)展值的域內(nèi)位組合可W包括:在專用處理塊中的另一個(gè)專用 處理塊的異或電路裝置將相應(yīng)的經(jīng)組合的值中的至少兩個(gè)值彼此組合W提供導(dǎo)出的值；W 及將導(dǎo)出的值與專用處理塊中的另一個(gè)專用處理塊的異或電路裝置中的中間值的域內(nèi)位 組合。
[0108] 根據(jù)一個(gè)方面，一種將可編程集成電路器件配置為使用不可約多項(xiàng)式對(duì)兩個(gè)m位 數(shù)字執(zhí)行伽羅華域乘法運(yùn)算的方法，可編程集成電路器件具有多個(gè)專用處理塊，專用處理 塊中的每一個(gè)專用處理塊具有包括具有進(jìn)位電路裝置和用于可選擇地去激活進(jìn)位電路裝 置的與口電路裝置的乘法器級(jí)，在乘法器級(jí)的輸入級(jí)上游，輸入級(jí)具有能由專用處理塊的 輸入尋址的多個(gè)存儲(chǔ)器，和用于將多個(gè)存儲(chǔ)器的輸出與專用處理塊的其它輸入組合的異或 電路裝置，W及從乘法器級(jí)的輸出到專用處理塊中的另一個(gè)專用處理塊的級(jí)聯(lián)連接，由此， 方法包括W下操作:針對(duì)伽羅華域擴(kuò)展值中的每個(gè)潛在擴(kuò)展位位置而言，從潛在擴(kuò)展位位 置和不可約多項(xiàng)式導(dǎo)出相應(yīng)值;針對(duì)擴(kuò)展位位置中的位的不同的可能組合而言，將相應(yīng)值 的中的值組合W得到相應(yīng)的經(jīng)組合的值;將每個(gè)相應(yīng)的經(jīng)組合的值存儲(chǔ)在多個(gè)存儲(chǔ)器中的 相應(yīng)一個(gè)存儲(chǔ)器中；配置專用處理塊中的一個(gè)專用處理塊中的乘法器級(jí)將兩個(gè)m位數(shù)字相 乘W導(dǎo)出伽羅華域擴(kuò)展值；W及將專用處理塊中的一個(gè)專用處理塊和專用處理塊中的另一 個(gè)專用處理塊的異或電路裝置配置為將相應(yīng)的經(jīng)組合的值中的值與伽羅華域擴(kuò)展值的域 內(nèi)位組合。
[0109] 在一些實(shí)施例中，方法可W包括將與口電路裝置配置為去激活進(jìn)位電路裝置。
[0110] 在一些實(shí)施例中，配置異或口電路可W包括將專用處理塊中的一個(gè)專用處理塊的 異或電路裝置配置為將相應(yīng)的經(jīng)組合的值中的至少一個(gè)值與伽羅華域擴(kuò)展值的域內(nèi)位組 合W提供中間值;將級(jí)聯(lián)連接配置為將中間值輸入到專用處理塊中的另一個(gè)專用處理塊； W及將專用處理塊中的另一個(gè)專用處理塊的異或電路裝置配置為將相應(yīng)的經(jīng)組合的值中 的至少一個(gè)值與中間值的域內(nèi)位組合。
[0111] 在一些實(shí)施例中，配置專用處理塊中的另一個(gè)專用處理塊的異或電路裝置可W包 括:將專用處理塊中的另一個(gè)專用處理塊的異或電路裝置配置為將相應(yīng)的經(jīng)組合的值中的 至少兩個(gè)值彼此組合W提供導(dǎo)出的值；W及將專用處理塊中的另一個(gè)專用處理塊的異或電 路裝置配置為將導(dǎo)出的值與中間值的域內(nèi)位組合。
[0112] 根據(jù)一個(gè)方面，一種編碼有用于執(zhí)行將可編程集成電路器件配置為使用不可約多 項(xiàng)式對(duì)兩個(gè)m位數(shù)字執(zhí)行伽羅華域乘法運(yùn)算的方法的指令的非暫態(tài)機(jī)器可讀存儲(chǔ)介質(zhì)，可 編程集成電路器件具有多個(gè)專用處理塊，專用處理塊中的每一個(gè)專用處理塊包括具有進(jìn)位 電路裝置和用于可選擇地去激活進(jìn)位電路裝置的與口電路裝置的乘法器級(jí)，在乘法器級(jí)的 輸入級(jí)上游，輸入級(jí)具有能由專用處理塊的輸入尋址的多個(gè)存儲(chǔ)器，和用于將多個(gè)存儲(chǔ)器 的輸出與專用處理塊的其它輸入組合的異或電路裝置，W及從乘法器級(jí)的輸出到專用處理 塊中的另一個(gè)專用處理塊的級(jí)聯(lián)連接，由此，所編碼的指令可W包括:針對(duì)伽羅華域擴(kuò)展值 中的每個(gè)潛在擴(kuò)展位位置而言，從潛在擴(kuò)展位位置和不可約多項(xiàng)式導(dǎo)出相應(yīng)值;針對(duì)擴(kuò)展 位位置中的位的不同的可能組合而言，將相應(yīng)值中的值的組合W得到相應(yīng)的經(jīng)組合的值； 將從伽羅華域擴(kuò)展值中的潛在擴(kuò)展位位置和不可約多項(xiàng)式的組合導(dǎo)出的相應(yīng)的經(jīng)組合的 值中的每一個(gè)值存儲(chǔ)在多個(gè)存儲(chǔ)器中的相應(yīng)一個(gè)存儲(chǔ)器中；將專用處理塊中的一個(gè)專用處 理塊的乘法器級(jí)配置為將兩個(gè)m位數(shù)字相乘W導(dǎo)出伽羅華擴(kuò)展值的指令；W及將專用處理 塊中的一個(gè)專用處理塊和專用處理塊中的另一個(gè)專用處理塊的異或電路裝置配置為將相 應(yīng)的經(jīng)組合的值中的值與伽羅華域擴(kuò)展值的域內(nèi)位組合的指令。
[0113] 在一些實(shí)施例中，所編碼的指令可W包括將與口電路裝置配置為去激活進(jìn)位電路 裝置的指令。
[0114] 在一些實(shí)施例中，配置異或電路裝置的所編碼的指令還可W包括:將專用處理塊 中的一個(gè)專用處理塊的異或電路裝置配置為將相應(yīng)的經(jīng)組合的值中的至少一個(gè)值與伽羅 華域擴(kuò)展值的域內(nèi)位組合W提供中間值的指令;將級(jí)聯(lián)連接配置為將中間值輸入到專用處 理塊中的另一個(gè)專用處理塊的指令；W及將專用處理塊中的另一個(gè)專用處理塊的異或電路 裝置配置為將相應(yīng)的經(jīng)組合的值中的至少一個(gè)值與中間值的域內(nèi)位組合的指令。
[0115] 在一些實(shí)施例中，配置專用處理塊中的另一個(gè)專用處理塊的異或電路裝置的所編 碼的指令可W包括:將專用處理塊中的另一個(gè)專用處理塊的異或電路裝置配置為將相應(yīng)的 經(jīng)組合的值中的至少兩個(gè)彼此組合W提供導(dǎo)出的值的指令；W及將專用處理塊中的另一個(gè) 專用處理塊的異或電路裝置配置為將導(dǎo)出的值與中間值的域內(nèi)位組合的指令。
[0116] 將理解的是，前述僅圖示本發(fā)明的原理，并且在不脫離本發(fā)明的范圍和精神的情 況下，可W由本領(lǐng)域技術(shù)人員做出各種修改。例如，可任何期望的數(shù)量和/或布置在化D 上提供本發(fā)明的各種元件。本領(lǐng)域技術(shù)人員將理解到，可W通過(guò)除了出于圖示而非限制的 目的呈現(xiàn)的所描述的實(shí)施例實(shí)踐本發(fā)明，并且本發(fā)明僅由W下權(quán)利要求限制。
【主權(quán)項(xiàng)】
1. 一種用于使用不可約多項(xiàng)式約簡(jiǎn)伽羅華域擴(kuò)展值的伽羅華域約簡(jiǎn)電路裝置，所述伽 羅華域約簡(jiǎn)電路裝置包括： 多個(gè)存儲(chǔ)器，每個(gè)存儲(chǔ)器用于存儲(chǔ)從所述不可約多項(xiàng)式導(dǎo)出的相應(yīng)值和擴(kuò)展位值的相 應(yīng)組合，其中，所述擴(kuò)展值的擴(kuò)展位對(duì)所述多個(gè)存儲(chǔ)器尋址以輸出所述相應(yīng)值中的一個(gè)或 多個(gè)值;以及 異或電路裝置，用于將所述多個(gè)存儲(chǔ)器的輸出與所述擴(kuò)展值的域內(nèi)位進(jìn)行組合。2. 根據(jù)權(quán)利要求1所述的伽羅華域約簡(jiǎn)電路裝置，其中： 所述擴(kuò)展位的不同的范圍對(duì)所述多個(gè)存儲(chǔ)器中的不同的存儲(chǔ)器尋址以輸出多個(gè)所述 相應(yīng)值;并且 所述異或電路裝置包括： 第一異或電路裝置，用于將所述多個(gè)所述相應(yīng)值彼此組合，以及 第二異或電路裝置，用于將所述第一異或電路裝置的輸出與所述擴(kuò)展值的所述域內(nèi)位 進(jìn)行組合。3. -種操作伽羅華域約簡(jiǎn)電路裝置以使用不可約多項(xiàng)式約簡(jiǎn)伽羅華域擴(kuò)展值的方法， 其中，所述伽羅華域約簡(jiǎn)電路裝置包括:多個(gè)存儲(chǔ)器，以及用于將所述多個(gè)存儲(chǔ)器的輸出與 所述擴(kuò)展值的域內(nèi)位進(jìn)行組合的異或電路裝置，所述方法包括： 針對(duì)所述伽羅華域擴(kuò)展值中的每個(gè)相應(yīng)的擴(kuò)展位位置，從所述相應(yīng)的擴(kuò)展位位置和所 述不可約多項(xiàng)式導(dǎo)出相應(yīng)值； 針對(duì)所述擴(kuò)展位位置中的位的不同的可能組合，將所述相應(yīng)值中的值組合以得到相應(yīng) 的經(jīng)組合的值； 將每個(gè)所述相應(yīng)的經(jīng)組合的值存儲(chǔ)在所述多個(gè)存儲(chǔ)器中的相應(yīng)的一個(gè)存儲(chǔ)器中； 使用所述擴(kuò)展位位置的值對(duì)所述多個(gè)存儲(chǔ)器尋址并且選擇所述經(jīng)組合的值中的對(duì)應(yīng) 的一個(gè)或多個(gè)值;以及 對(duì)所選擇的所述經(jīng)組合的值中的對(duì)應(yīng)的一個(gè)或多個(gè)值和所述域內(nèi)位進(jìn)行操作來(lái)確定 約簡(jiǎn)的伽羅華域值。4. 根據(jù)權(quán)利要求3所述的方法，其中，所述組合包括執(zhí)行異或操作。5. 根據(jù)權(quán)利要求3所述的方法，其中，所述操作包括執(zhí)行異或操作。6. 根據(jù)權(quán)利要求3所述的方法，其中，從所述相應(yīng)的擴(kuò)展位位置和所述不可約多項(xiàng)式導(dǎo) 出所述相應(yīng)值包括:在所述相應(yīng)的擴(kuò)展位位置與所述不可約多項(xiàng)式之間執(zhí)行異或操作。7. 根據(jù)權(quán)利要求3所述的方法，其中，使用所述擴(kuò)展位位置的值對(duì)所述多個(gè)存儲(chǔ)器尋址 和選擇所述經(jīng)組合的值中的對(duì)應(yīng)的一個(gè)或多個(gè)值包括:使用所述擴(kuò)展位位置的不同范圍對(duì) 所述多個(gè)存儲(chǔ)器中的不同的存儲(chǔ)器尋址以選擇多個(gè)所述經(jīng)組合的值。8. 根據(jù)權(quán)利要求7所述的方法，其中，所述操作包括： 使用第一異或操作將所述多個(gè)經(jīng)組合的值進(jìn)行進(jìn)一步組合；以及使用第二異或操作將 經(jīng)進(jìn)一步組合的所述多個(gè)經(jīng)組合的值與所述域內(nèi)位進(jìn)行組合。9. 一種可編程集成電路器件，包括： 多個(gè)專用處理塊，所述專用處理塊中的每一個(gè)專用處理塊包括： 乘法器級(jí)，包括具有進(jìn)位電路裝置和用于可選擇地去激活所述進(jìn)位電路裝置的與門電 路裝置的加法器； 輸入級(jí)，在所述乘法器級(jí)的上游，所述輸入級(jí)包括： 能夠由所述專用處理塊的輸入尋址的多個(gè)存儲(chǔ)器，以及 異或電路裝置，用于將所述多個(gè)存儲(chǔ)器的輸出與所述專用處理塊的其它輸入進(jìn)行組 合；以及 從所述乘法器級(jí)的輸出到所述專用處理塊中的另一個(gè)專用處理塊的級(jí)聯(lián)連接。10. 根據(jù)權(quán)利要求9所述的可編程集成電路器件，其中，所述級(jí)聯(lián)連接將所述專用處理 塊中的一個(gè)專用處理塊中的所述乘法器級(jí)的輸出連接到所述專用處理塊中的所述另一個(gè) 專用處理塊的所述乘法器級(jí)的一部分。11. 根據(jù)權(quán)利要求10所述的可編程集成電路器件，其中，所述乘法器級(jí)的所述一部分是 所述加法器。12. -種在具有多個(gè)專用處理塊的可編程集成電路器件上使用不可約多項(xiàng)式對(duì)兩個(gè)m 位數(shù)字執(zhí)行伽羅華域乘法運(yùn)算的方法，所述專用處理塊中的每一個(gè)專用處理塊包括:具有 進(jìn)位電路裝置和用于可選擇地去激活所述進(jìn)位電路裝置的與門電路裝置的乘法器級(jí);在所 述乘法器級(jí)上游的輸入級(jí)，所述輸入級(jí)包括能夠由所述專用處理塊的輸入尋址的多個(gè)存儲(chǔ) 器，以及用于將所述多個(gè)存儲(chǔ)器的輸出與所述專用處理塊的其它輸入進(jìn)行組合的異或電路 裝置；以及從所述乘法器級(jí)的輸出到所述專用處理塊中的另一個(gè)專用處理塊的級(jí)聯(lián)連接； 所述方法包括： 針對(duì)伽羅華域擴(kuò)展值中的每個(gè)潛在擴(kuò)展位位置，從所述潛在擴(kuò)展位位置和所述不可約 多項(xiàng)式導(dǎo)出相應(yīng)值； 針對(duì)所述擴(kuò)展位位置的不同的可能組合，將所述相應(yīng)值中的值組合以得到相應(yīng)的經(jīng)組 合的值； 將每個(gè)所述相應(yīng)的經(jīng)組合的值存儲(chǔ)在所述多個(gè)存儲(chǔ)器中的相應(yīng)一個(gè)存儲(chǔ)器中； 使用所述專用處理塊中的一個(gè)專用處理塊中的所述乘法器級(jí)將所述兩個(gè)m位數(shù)字相乘 以導(dǎo)出所述伽羅華域擴(kuò)展值；以及 將相應(yīng)的經(jīng)組合的值中的值與所述專用處理塊中的所述一個(gè)專用處理塊和所述專用 處理塊中的另一個(gè)專用處理塊的電路裝置中的所述伽羅華域擴(kuò)展值的域內(nèi)位進(jìn)行組合。13. 根據(jù)權(quán)利要求12所述的方法，還包括驅(qū)動(dòng)所述與門電路裝置以去激活所述進(jìn)位電 路裝置。14. 根據(jù)權(quán)利要求12所述的方法，其中，所述組合包括： 將所述相應(yīng)的經(jīng)組合的值中的至少一個(gè)值與所述專用處理塊中的所述一個(gè)專用處理 塊的電路裝置中的所述伽羅華域擴(kuò)展值的域內(nèi)位進(jìn)行組合以提供中間值； 經(jīng)由所述級(jí)聯(lián)連接將所述中間值輸入到所述專用處理塊中的所述另一個(gè)專用處理塊； 以及 將所述相應(yīng)的經(jīng)組合的值中的至少一個(gè)值與所述專用處理塊中的所述另一個(gè)專用處 理塊的電路裝置中的所述中間值的域內(nèi)位進(jìn)行組合。15. 根據(jù)權(quán)利要求14所述的方法，其中，將所述相應(yīng)的經(jīng)組合的值中的至少一個(gè)值與所 述專用處理塊中的所述另一個(gè)專用處理塊的電路裝置中的所述中間擴(kuò)展值的域內(nèi)位進(jìn)行 組合包括： 在所述專用處理塊中的所述另一個(gè)專用處理塊的異或電路裝置中將所述相應(yīng)的經(jīng)組 合的值中的至少兩個(gè)值彼此組合以提供導(dǎo)出的值;以及 在所述專用處理塊中的所述另一個(gè)專用處理塊的異或電路裝置中將所述導(dǎo)出的值與 所述中間值的域內(nèi)位進(jìn)行組合。
【文檔編號(hào)】G06F7/535GK106066784SQ201610258613
【公開日】2016年11月2日
【申請(qǐng)日】2016年4月22日 公開號(hào)201610258613.4, CN 106066784 A, CN 106066784A, CN 201610258613, CN-A-106066784, CN106066784 A, CN106066784A, CN201610258613, CN201610258613.4
【發(fā)明人】P·R·查
【申請(qǐng)人】阿爾特拉公司