觸控基板及其制作方法、顯示器件的制作方法
【專利摘要】本發(fā)明涉及觸控技術領域，公開了一種觸控基板及其制作方法、顯示器件。所示觸控基板包括多條觸控電極，每條觸控電極由至少兩個并聯(lián)的子電極組成，能夠減小觸控電極的電阻，降低RC延遲，提高觸摸檢測靈敏度。
【專利說明】
觸控基板及其制作方法、顯示器件
技術領域
[0001] 本發(fā)明涉及觸控技術領域，特別是涉及一種觸控基板及其制作方法、顯示器件。
【背景技術】
[0002] 隨著觸摸顯示技術的發(fā)展，從最初的外掛式發(fā)展到目前的內(nèi)嵌式，對產(chǎn)品的品質 要求越來越高。由于電容式觸摸屏具有高敏感、長壽命且支持多點觸摸的優(yōu)點，成為時下的 主流觸摸技術。電容式觸摸屏又分為自容式觸摸屏和互容式觸摸屏，自容式觸摸屏的觸控 電極與地構成電容，當手指觸摸到電容屏時，會使觸摸點的電容變化，從而來判斷觸摸位 置?；ト菔接|摸屏的觸控電極包括驅動電極和感應電極，觸控電極和驅動電極構成電容，當 手指觸摸到電容屏時，會使觸摸點的電容變化，從而來判斷觸摸位置。
[0003] 為了提高靈敏度，需要減小觸控電極的電阻，降低RC延遲。降低RC延遲的主要方式 是使用低電阻率材質，如Cu、Al等，但是Cu原子活潑性強，容易擴散迀移，需要添加額外的阻 擋層，如ΙΤ0等。同時Cu金屬的刻蝕需要使用H 202，H202存在使用溫度低，易分解等問題。Mo/ Al/Mo的使用，也可以降低電阻，但是受到玻璃應力以及工藝的限制，Mo/Al/Mo膜層必須維 持在一定厚度，電阻不能無限降低。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明提供一種觸控基板及其制作方法、顯示器件，用以解決如何減小觸控電極 的電阻的問題。
[0005] 為解決上述技術問題，本發(fā)明實施例中提供一種觸控基板，包括多條觸控電極，每 條所述觸控電極由至少兩個并聯(lián)的子電極組成。
[0006] 本發(fā)明實施例中還提供一種顯示器件，包括如上所述的觸控基板。
[0007] 本發(fā)明實施例中還提供一種觸控基板的制作方法，包括形成多條觸控電極的步 驟，其特征在于，形成每條觸控電極的步驟包括：
[0008] 形成至少兩個并聯(lián)的子電極。
[0009] 本發(fā)明的上述技術方案的有益效果如下：
[0010] 上述技術方案中，通過設置觸控電極由至少兩個并聯(lián)的子電極組成，能夠減小觸 控電極的電阻，降低RC延遲，提高觸摸檢測靈敏度。
【附圖說明】
[0011] 為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn) 有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可 以根據(jù)這些附圖獲得其他的附圖。
[0012]圖1表不本發(fā)明實施例中觸控基板的結構不意圖一；
[0013]圖2表示圖1沿A-A的剖視圖；
[0014] 圖3表示圖1沿B-B的剖視圖；
[0015] 圖4、5、7、9、11、13和14表示圖1所示觸控基板的制作過程示意圖；
[0016] 圖6表示圖5沿C-C的剖視圖；
[0017]圖8表示圖7沿D-D的剖視圖；
[0018]圖10表示圖9沿E-E的剖視圖；
[0019]圖12表示圖1沿A-A的剖視圖；
[0020]圖15表不本發(fā)明實施例中觸控基板的結構不意圖__。
【具體實施方式】
[0021]下面將結合附圖和實施例，對本發(fā)明的【具體實施方式】作進一步詳細描述。以下實 施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0022] 實施例一
[0023] 本實施例中提供一種觸控基板，用于減小觸控電極的電阻，降低RC延遲，提高觸摸 檢測靈敏度。
[0024] 所述觸控基板包括多條觸控電極，每條所述觸控電極由至少兩個并聯(lián)的子電極組 成，由于所述至少兩個子電極并聯(lián)后，總電阻小于任一子電極的電阻，從而能夠減小觸控電 極的電阻，克服采用低電阻率材料來減小觸控電極的電阻受到工藝限制的問題。
[0025] 本發(fā)明的觸控基板可以為自容式觸控基板，也可以為互容式觸控基板。當所述觸 控基板為互容式觸控基板時，所述觸控電極包括驅動電極和感應電極，驅動電極和/或感應 電極由至少兩個并聯(lián)的子電極組成。
[0026]其中，觸控基板可以外掛在顯示基板上，也可以將觸控電極內(nèi)嵌在顯示基板內(nèi)部， 形成內(nèi)嵌式觸控基板。對于內(nèi)嵌式觸控基板，為了簡化制作工藝，可以在制作導電的顯示膜 層的同時形成觸控電極。
[0027] 本實施例中以觸控電極內(nèi)嵌在薄膜晶體管陣列基板內(nèi)部為例，來具體介紹本發(fā)明 的技術方案。
[0028] 如圖1所示，當觸控電極內(nèi)嵌在薄膜晶體管陣列基板內(nèi)部時，所述內(nèi)嵌式觸控基板 還包括多條柵線1和多條數(shù)據(jù)線6。所述觸控電極包括與柵線1同層的第一子電極2和與數(shù)據(jù) 線6同層的第二子電極8,第一子電極2和第二子電極8并聯(lián)，總電阻小于第一子電極2和第二 子電極8的電阻，從而能夠減小觸控電極的電阻。另外，不需要增加單獨的制作工藝來形成 第一子電極2和第二子電極8,簡化制作工藝，降低生產(chǎn)成本。
[0029] 為了簡化結構，本實施例中設置所述觸控電極與柵線1或數(shù)據(jù)線6平行，下面將通 過兩個具體的實施方式來描述。
[0030] 在一個具體的實施方式中，如圖1所示，所述觸控電極與數(shù)據(jù)線6平行設置，柵線1 包括多條間隔設置且電性連接的第一線段，相鄰的兩條第一線段之間包括開口，觸控電極 位于所述開口所在的區(qū)域內(nèi)。
[0031] 進一步地，參見圖2所示，所述觸控基板還包括多條第一橋接線12,以及位于柵線1 和第一橋接線12之間的第一絕緣層(對于底柵型薄膜晶體管，所述第一絕緣層包括圖2中的 柵絕緣層3和鈍化層11)。所述第一絕緣層中具有多個第一過孔，第一橋接線12通過所述第 一過孔電性連接相鄰的兩條第一線段。具體為，對于一柵線1的相鄰兩條第一線段，對應的 第一橋接線12的第一端通過所述第一過孔與其中一條第一線段電性連接，對應的第一橋接 線12的第二端通過所述第一過孔與另一條第一線段電性連接。其中，圖2為圖1沿A-A的剖視 圖。需要說明的是，電性連接相鄰的兩條第一線段的結構并不局限為橋接線，例如：也可以 設置一第一線段填充所述第一過孔與相鄰的第一線段電性接觸，當然還有其他結構形式， 在此不再一一列舉。
[0032] 本實施方式中，同樣地，也可以通過橋接線來實現(xiàn)觸控電極的第一子電極2和第二 子電極8的并聯(lián)。具體為:如圖14所示，所述觸控基板還包括第三橋接線13,以及位于所述觸 控電極和第三橋接線13之間的第三絕緣層，所述第三絕緣層中還具有第三過孔，第三橋接 線13通過所述第三過孔電性連接第一子電極2和第二子電極8對應的一端，以及第一子電極 2和第二子電極8對應的另一端。通過在觸控電極的兩端分別設置一個第三橋接線13,短接 第一子電極2和第二子電極8的兩端，實現(xiàn)第一子電極2和第二子電極8的并聯(lián)?？蛇x的，設置 觸控電極的端部延伸至觸控區(qū)域外圍的非觸控區(qū)域，第三橋接線13位于非觸控區(qū)域，其設 置不會影響觸控區(qū)域的結構。
[0033] 本實施方式中通過橋接線來電性連接柵線1的多條第一線段，以及并聯(lián)第一子電 極2和第二子電極8,便于通過一次構圖工藝同時形成第一橋接線12和第三橋接線13,簡化 制作工藝，具體將在下面的內(nèi)容中介紹。
[0034] 需要說明的是，附圖中僅示意出觸控電極內(nèi)嵌到底柵型薄膜晶體管陣列基板內(nèi)部 的結構示意圖。本發(fā)明的技術方案也適用于觸控電極內(nèi)嵌到其他類型的薄膜晶體管陣列基 板內(nèi)部，只需根據(jù)陣列基板的各顯示膜層結構對觸控電極的子電極位置進行相應調(diào)整即 可。
[0035] 結合圖1-圖3,以及圖14所示，本實施方式中的內(nèi)嵌式觸控基板具體包括：
[0036] 襯底基板100，為透明基板，如:玻璃基板、石英基板、樹脂基板；
[0037] 設置在襯底基板100上的柵線1、觸控電極的第一子電極2,以及薄膜晶體管的柵電 極，所述柵電極與柵線1為一體結構，柵線1與第一子電極2為由同一柵金屬層制得的同層結 構，柵線1包括多條間隔設置且電性連接的第一線段，相鄰的兩條第一線段之間包括開口， 第一子電極2位于所述開口內(nèi)；
[0038]覆蓋襯底基板100的柵絕緣層3;
[0039] 設置在柵絕緣層3上、與柵電極位置對應的有源層圖案4;
[0040] 設置在柵絕緣層3上、位于像素區(qū)域的像素電極5;
[0041] 設置在柵絕緣層3上的數(shù)據(jù)線6、觸控電極的第二子電極8,以及搭接在有源層4上 的源電極和漏電極7,源電極和數(shù)據(jù)線6為一體結構，數(shù)據(jù)線6和第二子電極8為由同一源漏 金屬層制得的同層結構，漏電極7搭接在像素電極5上；
[0042]覆蓋襯底基板100的鈍化層11;
[0043]設置在鈍化層11上、位于像素區(qū)域的公共電極10,公共電極10上具有多條狹縫； [0044]設置在鈍化層11上的第一橋接線12和第三橋接線13,第一橋接線12通過貫穿鈍化 層11和柵絕緣層3的第一過孔電性連接柵線1的相鄰兩個第一線段，第三橋接線13通過鈍化 層11和柵絕緣層3中的第三過孔短接第一子電極2和第二子電極8的兩端，具體為，第三橋接 線13的一端通過鈍化層11中的第三過孔與第二子電極8電性連接，另一端通過貫穿鈍化層 11和柵絕緣層3與第一子電極2電性連接，實現(xiàn)第一子電極2和第二子電極8并聯(lián)，如圖14所 示。并聯(lián)的第一子電極2和第二子電極8形成觸控電極，所述觸控電極位于柵線1的所述開口 所在的區(qū)域內(nèi)。
[0045] 其中，第一橋接線12和第三橋接線13可以與公共電極10為由同一透明導電層制得 的同層結構。
[0046] 當上述觸控基板不包括公共電極時，在完成薄膜晶體管的制作后才形成像素電 極，像素電極暴露在觸控基板的外面，則第一橋接線12和第三橋接線13可以與像素電極為 由同一透明導電層制得的同層結構。
[0047] 在另一個具體的實施方式中，如圖15所示，所述觸控電極與柵線1平行，包括并聯(lián) 的第一子電極2和第二子電極8,第一子電極2與柵線1同層，第二子電極8與數(shù)據(jù)線6同層。數(shù) 據(jù)線6包括多條間隔設置且電性連接的第二線段，相鄰的兩條第二線段之間包括開口，觸控 電極位于所述開口所在的區(qū)域內(nèi)。
[0048] 進一步地，所述觸控基板還包括多條第二橋接線15,以及位于數(shù)據(jù)線6和第二橋接 線15之間的第二絕緣層。所述第二絕緣層中具有多個第二過孔，第二橋接線15通過所述第 二過孔電性連接相鄰的兩條所述第二線段。具體為:對于一數(shù)據(jù)線6的相鄰兩條第二線段， 對應的第二橋接線15的第一端通過所述第二過孔與其中一條第二線段電性連接，對應的第 二橋接線15的第二端通過所述第二過孔與另一條第二線段電性連接。
[0049] 本實施方式中，同樣地，也可以通過橋接線來實現(xiàn)觸控電極的第一子電極2和第二 子電極8的并聯(lián)。具體為:如圖14所示，所述觸控基板還包括第三橋接線13,以及位于所述觸 控電極和第三橋接線13之間的第三絕緣層，所述第三絕緣層中還具有第三過孔，第三橋接 線13通過所述第三過孔電性連接第一子電極2和第二子電極8對應的一端，以及第一子電極 2和第二子電極8對應的另一端。通過在觸控電極的兩端分別設置一個第三橋接線13,短接 第一子電極2和第二子電極8的兩端，實現(xiàn)第一子電極2和第二子電極8的并聯(lián)。當觸控電極 的端部延伸至觸控區(qū)域外圍的非觸控區(qū)域時，第三橋接線13位于非觸控區(qū)域，其設置不會 影響觸控區(qū)域的結構。
[0050] 本實施方式中通過橋接線來電性連接數(shù)據(jù)線6的多條第二線段，以及并聯(lián)第一子 電極2和第二子電極8,便于通過一次構圖工藝同時形成第二橋接線15和第三橋接線13,簡 化制作工藝。
[0051] 如圖15所示，以觸控電極內(nèi)嵌在底柵型薄膜晶體管陣列基板內(nèi)部為例，所述觸控 基板的具體包括：
[0052] 柵線 1;
[0053]數(shù)據(jù)線6,包括多條間隔設置且電性連接的第二線段，相鄰的兩條第二線段之間包 括開口，相鄰的兩條第二線段通過第二橋接線15電性連接；
[0054]與數(shù)據(jù)線6平行的觸控電極，觸控電極包括與柵線1同層的第一子電極2和與數(shù)據(jù) 線6同層的第二子電極8,所述觸控電極位于數(shù)據(jù)線6的所述開口所在的區(qū)域內(nèi)。
[0055]至于觸控基板的其他結構與上一個【具體實施方式】相同，在此不再贅述。
[0056]當然，本發(fā)明的觸控電極不僅可以內(nèi)嵌到液晶顯示基板內(nèi)部，也可以內(nèi)嵌到0LED 顯示基板內(nèi)部?；蛘邔⒈景l(fā)明的觸控基板外掛到液晶顯示基板、0LED顯示基板或其他類型 的顯不基板上。
[0057] 實施例二
[0058]本實施例中提供一種顯示器件，包括實施例一中的觸控基板，由于減小了觸控電 極的電阻，從而降低了RC延遲，提高了觸摸檢測靈敏度。
[0059] 實施例三
[0060] 基于同一發(fā)明構思，本實施例中提供一種觸控基板的制作方法，包括形成多條觸 控電極的步驟，其特征在于，形成每條觸控電極的步驟包括：
[0061] 形成至少兩個并聯(lián)的子電極。
[0062] 通過上述步驟形成的觸控電極由至少兩個并聯(lián)的子電極組成，由于所述至少兩個 子電極并聯(lián)后，總電阻小于任一子電極的電阻，從而能夠減小觸控電極的電阻，克服采用低 電阻率材料來減小觸控電極的電阻受到工藝限制的問題。
[0063] 結合圖1-圖3所示，當所述觸控電極內(nèi)嵌到薄膜晶體管陣列基板內(nèi)部，形成內(nèi)嵌式 觸控基板時，所述觸控電極包括并聯(lián)的第一子電極2和第二子電極8,所述制作方法包括：
[0064] 形成柵極金屬層，同一次構圖工藝形成柵線1和第一子電極2;
[0065] 形成源漏金屬層，同一次構圖工藝形成數(shù)據(jù)線6和第二子電極7。
[0066] 上述步驟通過對同一柵金屬層的構圖工藝形成第一子電極1和柵線2,通過對同一 源漏金屬層的構圖工藝形成第二子電極8和數(shù)據(jù)線6,不需要增加單獨的制作工藝來形成第 一子電極2和第二子電極8,簡化制作工藝，降低生產(chǎn)成本。
[0067] 為了簡化制作工藝，本實施例中設置所述觸控電極與柵線1或數(shù)據(jù)線6平行，下面 將通過兩個具體的實施方式來描述。
[0068] 在一個具體的實施方式中，結合圖1-圖3所示，所述觸控電極與數(shù)據(jù)線6平行。形成 柵線1的步驟包括：
[0069] 形成多條間隔設置且電性連接的第一線段，相鄰的兩條第一線段之間包括開口， 所述觸控電極位于所述開口所在的區(qū)域內(nèi)。
[0070] 進一步地，所述制作方法還包括：
[0071] 形成多條第一橋接線12;
[0072] 在柵線1和第一橋接線12之間形成第一絕緣層(對于底柵型薄膜晶體管，所述第一 絕緣層包括圖2中的柵絕緣層3和鈍化層11)，并在所述第一絕緣層中形成多個第一過孔9， 第一橋接線12通過第一過孔9電性連接相鄰的兩個第一線段，結合圖2和圖12所示。其中，圖 2為圖1沿A-A的剖視圖，圖12為圖11沿A-A的剖視圖。
[0073]上述步驟通過形成第一橋接線12來電性連接柵線1的多條第一線段。
[0074]同樣地，也可以通過橋接線來實現(xiàn)觸控電極的第一子電極2和第二子電極8的并 聯(lián)，則所述制作方法還包括：
[0075]形成至少兩個第三橋接線13,如圖14所示；
[0076]在所述觸控電極和第三橋接線13之間形成第三絕緣層，并在所述第三絕緣層中形 成多個第三過孔，第三橋接線13通過所述第三過孔電性連接第一子電極2和第二子電極8對 應的一端，以及第一子電極2和第二子電極8對應的另一端，使第一子電極2和第二子電極8 并聯(lián)，結合圖13和圖14所示。可選的，設置觸控電極的端部延伸至觸控區(qū)域外圍的非觸控區(qū) 域，第三橋接線13位于非觸控區(qū)域，其設置不會影響觸控區(qū)域的結構。
[0077]本實施方式中通過對同一膜層的構圖工藝同時形成第一橋接線12和第三橋接線 13,簡化制作工藝。
[0078] 結合圖1-圖14所示，以觸控電極內(nèi)嵌到底柵型薄膜晶體管內(nèi)部形成內(nèi)嵌式觸控基 板為例，觸控基板的制作方法具體包括：
[0079] 步驟S1、提供一襯底基板100，為透明基板，如:玻璃基板、石英基板、樹脂基板；
[0080] 步驟S2、如圖4所示，在襯底基板100上形成柵金屬層，對所述柵金屬層進行構圖工 藝形成柵線1、觸控電極的第一子電極2,以及薄膜晶體管的柵電極，所述柵電極與柵線1為 一體結構，柵線1包括多條間隔設置且電性連接的第一線段，相鄰的兩條第一線段之間包括 開口，第一子電極2位于所述開口內(nèi)；
[0081 ]具體可以利用磁控濺射在襯底基板100上形成厚度為2200~3400 A的柵金屬層， 所述構圖工藝包括涂覆光刻膠，利用掩膜板對光刻膠進行曝光，顯影后形成光刻膠的圖形， 并以光刻膠為阻擋刻蝕柵金屬層，玻璃剩余的光刻膠，形成柵線1、觸控電極的第一子電極 2,以及薄膜晶體管的柵電極。
[0082] 所述柵金屬層可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金屬以及這些金屬的 合金，柵金屬層可以為單層結構或者多層結構，多層結構比如Cu\M〇，Ti\Cu\Ti，Mo\Al\Mo 等。
[0083] 步驟S3、在完成步驟S2的襯底基板100上形成柵絕緣層3,參見圖6所示；
[0084] 柵絕緣層3覆蓋整個襯底基板100,其材料可以選用氧化物、氮化物或者氮氧化物， 可以為單層、雙層或多層結構。具體地，柵絕緣層3的材料可以是SiNx，Si0x或Si(0N)x。
[0085] 可以采用化學氣相沉積的方法連續(xù)沉積氮化硅，形成厚度為3500~4000 A的柵 絕緣層3。
[0086] 步驟S4、在完成步驟S2的襯底基板100上形成有源層圖案4,有源層4與柵電極的位 置對應，結合圖5和圖6所示，圖6為圖5沿C-C的剖視圖；
[0087] 有源層4可以采用硅半導體材料或金屬氧化物半導體材料(如:銦鋅氧化物、銦錫 氧化物）。
[0088] 以非晶硅為例，在襯底基板100上形成厚度為1 800~2300 A的非晶硅層，然后涂 覆光刻膠、曝光、顯影、刻蝕，形成有源層圖案4。
[0089] 步驟S4、在完成步驟S3的襯底基板100上形成像素電極5,像素電極5位于像素區(qū)域 內(nèi)結合，圖7和圖8所示，圖8為圖7沿D-D的剖視圖；
[0090] 像素電極5由透明導電材料制得，如:銦鋅氧化物或銦錫氧化物，透明導電材料可 以通過磁控濺射在襯底基板100上成膜，成膜厚度為400~800 A，然后通過構圖工藝形成 像素電極5。
[0091] 步驟S5、在完成步驟S4的襯底基板100上形成源漏金屬層，對所述源漏金屬層進行 構圖工藝，形成數(shù)據(jù)線6、觸控電極的第二子電極8,以及搭接在有源層4上的源電極和漏電 極7，結合圖9和圖10所示，圖10為圖9沿E-E的剖視圖；
[0092]柵線1和6限定多個像素區(qū)域，源電極和數(shù)據(jù)線6為一體結構，漏電極7搭接在像素 電極5上。
[0093] 所述源漏金屬層可以是&14148肩0,〇，制，附，111，1^&，1等金屬以及這些金屬 的合金，源漏金屬層可以為單層結構或者多層結構，多層結構比如Cu\Mo，Ti\Cu\Ti，Mo\Al\ Mo等。以Μο\Α1\Μο為例，采用磁控派射在襯底基板100上形成源漏金屬層，源漏金屬層的厚 度為3200~40001
[0094] 步驟S6、在完成步驟S5的襯底基板100上形成鈍化層11，并在鈍化層11中形成多個 第一過孔9和第三過孔14，鈍化層11覆蓋整個襯底基板100，參見圖12和圖13所示；
[0095] 鈍化層11的材料可以選用氧化物、氮化物或者氮氧化物，可以為單層、雙層或多層 結構。具體地，鈍化層11的材料可以是SiNx，SiOx或Si (ON)X。
[0096] 可以采用化學氣相沉積方法在襯底基板100上沉積氮化硅，形成厚度為 2500~6000 A的鈍化層11。并通過構圖工藝在鈍化層η中形成多個第一過孔9和第三過 孔14。
[0097] 步驟S7、在完成步驟S6的襯底基板100上形成透明導電層，對所述透明導電層進行 構圖工藝形成公共電極10、第一橋接線12和第三橋接線13,第一橋接線12通過所述第一過 孔9電性連接柵線1的相鄰兩條第一線段，結合2和圖12所示，第三橋接線13通過第三過孔14 短接第一子電極2和第二子電極的兩端，具體的，第三橋接線13的一端通過鈍化層11中的第 三過孔14與第二子電極8電性連接，另一端通過貫穿鈍化層11和柵絕緣層3的第三過孔14與 第一子電極2電性連接，結合圖13和14所示，圖中僅示意出觸控電極的一端，另一端與該端 對稱；
[0098] 公共電極10位于像素區(qū)域內(nèi)，且公共電極10上具有多條狹縫，其由透明導電材料 制得，如:銦鋅氧化物或銦錫氧化物，通過磁控濺射方法在襯底基板100上成膜，形成制備公 共電極1 〇的透明導電層，厚度為40CM 500人5
[0099] 觸控電極的端部延伸至觸控區(qū)域外圍的非觸控區(qū)域，第三橋接線13位于非觸控區(qū) 域。
[0100] 當上述內(nèi)嵌式觸控基板不包括公共電極時，在完成薄膜晶體管的制作后才形成像 素電極，像素電極暴露在觸控基板的外面，則第一橋接線12和第三橋接線13可以與像素電 極由同一透明導電層制得。
[0101] 在另一個具體的實施方式中，如圖15所示，所述觸控電極與柵線1平行，包括并聯(lián) 的第一子電極2和第二子電極8,第一子電極2與柵線1同層，第二子電極8與數(shù)據(jù)線6同層。形 成數(shù)據(jù)線的步驟包括：
[0102] 形成多條間隔設置且電性連接的第二線段，相鄰的兩條第二子電極之間包括開 口，所述觸控電極位于所述開口所在的區(qū)域內(nèi)。
[0103]進一步地，所述制作方法還包括：
[0104] 形成多條第二橋接線15;
[0105] 在數(shù)據(jù)線6和第二橋接線15之間形成第二絕緣層，并在所述第二絕緣層中形成多 個第二過孔，第二橋接線15通過所述第二過孔電性連接相鄰的兩條第二線段。
[0106] 上述步驟通過形成第二橋接線15來電性連接數(shù)據(jù)線6的多條第二線段。
[0107] 同樣地，也可以通過橋接線來實現(xiàn)觸控電極的第一子電極2和第二子電極8的并 聯(lián)，則所述制作方法還包括：
[0108] 形成至少兩個第三橋接線13,如圖14所示；
[0109]在所述觸控電極和第三橋接線13之間形成第三絕緣層，并在所述第三絕緣層中形 成多個第三過孔，第三橋接線13通過所述第三過孔電性連接第一子電極2和第二子電極8， 使第一子電極2和第二子電極8并聯(lián)，結合圖13和圖14所示?？蛇x的，設置觸控電極的端部延 伸至觸控區(qū)域外圍的非觸控區(qū)域，第三橋接線13位于非觸控區(qū)域，其設置不會影響觸控區(qū) 域的結構。
[0110] 本實施方式中通過對同一膜層的構圖工藝同時形成第二橋接線15和第三橋接線 13,簡化制作工藝。
[0111] 如圖15所示，以觸控電極內(nèi)嵌到底柵型薄膜晶體管內(nèi)部形成內(nèi)嵌式觸控基板為 例，觸控基板的制作方法具體包括：
[0112]形成柵線1;
[0113]形成數(shù)據(jù)線6,數(shù)據(jù)線6包括多條間隔設置且電性連接的第二線段，相鄰的兩條第 二線段之間具有開口；
[0114]形成與柵線1平行設置的觸控電極，觸控電極位于數(shù)據(jù)線6的所述開口所在的區(qū)域 內(nèi)，形成觸控電極的步驟包括：
[0115] 通過對同一柵金屬層的構圖工藝形成柵線1和第一子電極2;
[0116] 通過對同一源漏金屬層的構圖工藝形成數(shù)據(jù)線6和第二子電極8;
[0117]形成第三橋接線13,在所述觸控電極和第三橋接線13之間形成第三絕緣層，第三 橋接線13通過位于所述第三絕緣層中的第三過孔電性連接第一子電極2和第二子電極8對 應的一端，以及第一子電極2和第二子電極8對應的另一端，使第一子電極2和第二子電極8 并聯(lián)；
[0118] 形成第二橋接線15,在數(shù)據(jù)線6和第三橋接線13之間形成第二絕緣層，第二橋接線 15和第三橋接線15通過對同一膜層的構圖工藝制得，所述第二絕緣層中還具有第二過孔， 第二橋接線15通過所述第二過孔電性連接數(shù)據(jù)線6的多條第二線段；
[0119] 至于觸控基板的其他結構與上一個【具體實施方式】中的制作工藝相同，在此不再贅 述。
[0120]需要說明的是，本發(fā)明的技術方案也適用于觸控電極內(nèi)嵌到其他類型的薄膜晶體 管陣列基板內(nèi)部，只需根據(jù)陣列基板的各顯示膜層的制作工藝對觸控電極的子電極的制作 工藝進行相應調(diào)整即可。
[0121] 當然，本發(fā)明的觸控電極不僅可以內(nèi)嵌到液晶顯示基板內(nèi)部，也可以內(nèi)嵌到0LED 顯示基板內(nèi)部?；蛘邔⒈景l(fā)明的觸控基板外掛到液晶顯示基板、0LED顯示基板或其他類型 的顯不基板上。
[0122] 以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人 員來說，在不脫離本發(fā)明技術原理的前提下，還可以做出若干改進和替換，這些改進和替換 也應視為本發(fā)明的保護范圍。
【主權項】
1. 一種觸控基板，包括多條觸控電極，其特征在于，每條所述觸控電極由至少兩個并聯(lián) 的子電極組成。2. 根據(jù)權利要求1所述的觸控基板，其特征在于，所述觸控基板還包括多條柵線和多條 數(shù)據(jù)線； 所述觸控電極包括與所述柵線同層的第一子電極和與所述數(shù)據(jù)線同層的第二子電極。3. 根據(jù)權利要求2所述的觸控基板，其特征在于，所述觸控電極與所述數(shù)據(jù)線平行設 置，所述柵線包括多條間隔設置且電性連接的第一線段，相鄰的兩條第一線段之間包括開 口，所述觸控電極位于所述開口所在的區(qū)域內(nèi)。4. 根據(jù)權利要求3所述的觸控基板，其特征在于，所述觸控基板還包括多條第一橋接 線，以及位于所述柵線和第一橋接線之間的第一絕緣層； 所述第一絕緣層中包括多個第一過孔，所述第一橋接線通過所述第一過孔電性連接相 鄰的兩條所述第一線段。5. 根據(jù)權利要求2所述的觸控基板，其特征在于，所述觸控電極與所述柵線平行，所述 數(shù)據(jù)線包括多條間隔設置且電性連接的第二線段，相鄰的兩條第二線段之間包括開口，所 述觸控電極位于所述開口所在的區(qū)域內(nèi)。6. 根據(jù)權利要求5所述的觸控基板，其特征在于，所述觸控基板還包括多條第二橋接 線，以及位于所述數(shù)據(jù)線和第二橋接線之間的第二絕緣層； 所述第二絕緣層中包括多個第二過孔，所述第二橋接線通過所述第二過孔電性連接相 鄰的兩個所述第二線段。7. 根據(jù)權利要求2所述的觸控基板，其特征在于，所述觸控基板還包括第三橋接線，以 及位于所述觸控電極和第三橋接線之間的第三絕緣層； 所述第三絕緣層包括第三過孔，所述第三橋接線通過所述第三過孔電性連接所述第一 子電極和第二子電極對應的一端，以及所述第一子電極和第二子電極對應的另一端。8. 根據(jù)權利要求7所述的觸控基板，其特征在于，所述觸控電極的端部延伸至觸控區(qū)域 外圍的非觸控區(qū)域，所述第三橋接線位于非觸控區(qū)域。9. 根據(jù)權利要求7所述的觸控基板，其特征在于，所述觸控基板還包括像素電極和公共 電極，所述第三橋接線與所述像素電極或公共電極為同層結構。10. -種顯示器件，其特征在于，包括權利要求1-9任一項所述的觸控基板。11. 一種觸控基板的制作方法，包括形成多條觸控電極的步驟，其特征在于，形成每條 觸控電極的步驟包括： 在觸控基板上形成至少兩個并聯(lián)的子電極。12. 根據(jù)權利要求11所述的制作方法，其特征在于，所述觸控電極包括并聯(lián)的第一子電 極和第二子電極，所述制作方法包括： 形成柵極金屬層，同一次構圖工藝形成柵線和第一子電極； 形成源漏金屬層，同一次構圖工藝形成數(shù)據(jù)線和第二子電極。13. 根據(jù)權利要求12所述的制作方法，其特征在于，所述制作方法還包括： 形成第三絕緣層，所述第三絕緣層位于所述觸控電極上，在所述第三絕緣層中形成第 二過孔; 形成第三橋接線，所述第三橋接線通過所述第三過孔電性連接所述第一子電極和第二 子電極對應的一端，以及所述第一子電極和第二子電極對應的另一端。
【文檔編號】G06F3/041GK106095167SQ201610383906
【公開日】2016年11月9日
【申請日】2016年6月1日 公開號201610383906.5, CN 106095167 A, CN 106095167A, CN 201610383906, CN-A-106095167, CN106095167 A, CN106095167A, CN201610383906, CN201610383906.5
【發(fā)明人】姜曉輝, 曲連杰, 王德帥, 張家祥, 張磊
【申請人】北京京東方光電科技有限公司, 京東方科技集團股份有限公司