一種基于spi的光纖陀螺數(shù)據(jù)收發(fā)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及工業(yè)采集測量領(lǐng)域，尤其是涉及一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置。
【背景技術(shù)】
[0002]在SP1、I2C及UART三種串行接口一般情況下速度最快的是SPI。I2C接口由于是二線協(xié)議速度很難超過IMHz/Bit，UART工作在方式O (8位移位寄存器)時時鐘速度為系統(tǒng)時鐘的十二分之一(Fosc/12)，而SPI接口時鐘速度一般為系統(tǒng)時鐘的四分之一(Fosc/4)，光纖陀螺作為一種角速率傳感器，需要較快響應(yīng)速度，所以選用SPI協(xié)議。SPI(SerialPeripheral Interface，串行外設(shè)接口)總線系統(tǒng)是一種同步串行外設(shè)接口，它可以使數(shù)字處理模塊與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息。SPI接口的一個缺點:沒有指定的流控制，沒有應(yīng)答機(jī)制確認(rèn)是否接收到數(shù)據(jù)。
[0003]在光纖陀螺傳感器應(yīng)用領(lǐng)域，因為陀螺輸出的數(shù)據(jù)有多種(包括串口數(shù)據(jù)、脈沖信號、模擬信號等)，測試驗證時，不同的數(shù)據(jù)模式需要選擇不同的采集系統(tǒng)進(jìn)行采集，因此，這就迫切需要一種能適應(yīng)不同光纖陀螺輸出模式的數(shù)據(jù)收發(fā)裝置，實現(xiàn)不同數(shù)據(jù)模式的光纖陀螺用一個裝置就能進(jìn)行數(shù)據(jù)收發(fā)。
【實用新型內(nèi)容】
[0004]本實用新型的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置，不僅可識別應(yīng)答機(jī)制是否接收到信號，還能僅通過一個裝置就可確保光纖陀螺數(shù)據(jù)中模擬量、數(shù)字量、脈沖信號等不同模式信號的收發(fā)，供不同應(yīng)用環(huán)境下使用。
[0005]本實用新型的目的可以通過以下技術(shù)方案來實現(xiàn):
[0006]一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置，包括分別連接光纖陀螺和計算機(jī)的集成主板，所述集成主板包括串口數(shù)據(jù)接收電路、第一光耦隔離芯片、模擬采集器、數(shù)字處理器和數(shù)據(jù)傳輸電路，所述串口數(shù)據(jù)接收電路、第一光耦隔離芯片和模擬采集器均分別連接光纖陀螺和數(shù)字處理器，所述數(shù)字處理器連接數(shù)據(jù)傳輸電路，所述數(shù)據(jù)傳輸電路連接計算機(jī)。
[0007]所述數(shù)據(jù)傳輸電路包括依次連接的第一串口芯片和串口轉(zhuǎn)USB 口芯片，所述第一串口芯片連接數(shù)據(jù)處理器，所述串口轉(zhuǎn)USB 口芯片連接計算機(jī)。
[0008]所述串口數(shù)據(jù)接口電路包括依次連接的第二串口芯片和第二光耦隔離芯片，所述第二串口芯片連接光纖陀螺，所述第二光耦隔離芯片連接數(shù)字處理器。
[0009]所述數(shù)字處理器為FPGA處理器。
[0010]所述FPGA處理器包括FPGA核心處理芯片、FPGA配置芯片和電源芯片。
[0011]還包括用于套裝集成主板的殼體。
[0012]所述集成主板連接光纖陀螺的電源。
[0013]與現(xiàn)有技術(shù)相比，本實用新型具有以下優(yōu)點:
[0014]1、采用連接數(shù)字處理器的串口數(shù)據(jù)接收電路、第一光耦隔離芯片、模擬采集器，不僅可識別應(yīng)答機(jī)制是否接收到信號，還可以同時滿足三種不同數(shù)據(jù)模式下的光纖陀螺數(shù)據(jù)收發(fā)應(yīng)用，用一套設(shè)備即可響應(yīng)多組不同的輸入輸出協(xié)議，最終歸并為同一種協(xié)議交由上位機(jī)處理，供不同應(yīng)用環(huán)境下使用；
[0015]2、采用嵌入式FPGA取代單片機(jī)完成數(shù)字運算的工作，提高數(shù)字部分的工作頻率，故可以把光纖陀螺的響應(yīng)時間控制在μs級別；
[0016]3、結(jié)構(gòu)簡單，功耗非常低，正常工作時，工作電流小于3mA ；
[0017]4、采用光纖陀螺相同的供電電壓，集成主板連接光纖陀螺的電源，故不需要額外進(jìn)行電壓轉(zhuǎn)換；
[0018]5、數(shù)據(jù)傳輸電路采用串口轉(zhuǎn)USB結(jié)構(gòu)，通過USB數(shù)據(jù)線連接計算機(jī)的USB接口，相比連接COM接口，操作方便。
【附圖說明】
[0019]圖1為本實用新型的結(jié)構(gòu)框圖；
[0020]圖2為本實用新型的實際布局圖；
[0021]圖3為本實用新型實際的數(shù)據(jù)采集圖。
[0022]圖中:1、第二串口芯片，2、第二光耦隔離芯片，3、第一光耦隔離芯片，4、模擬采集器，5、數(shù)字處理器，6、第一串口芯片，7、串口轉(zhuǎn)USB 口芯片，1、光纖陀螺，O、計算機(jī)。
【具體實施方式】
[0023]下面結(jié)合附圖和具體實施例對本實用新型進(jìn)行詳細(xì)說明。本實施例以本實用新型技術(shù)方案為前提進(jìn)行實施，給出了詳細(xì)的實施方式和具體的操作過程，但本實用新型的保護(hù)范圍不限于下述的實施例。
[0024]如圖1所示，一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置包括分別連接光纖陀螺I和計算機(jī)O的集成主板，集成主板包括串口數(shù)據(jù)接收電路、第一光耦隔離芯片3、模擬采集器4、數(shù)字處理器5和數(shù)據(jù)傳輸電路，串口數(shù)據(jù)接收電路、第一光耦隔離芯片3和模擬采集器4均分別連接光纖陀螺I和數(shù)字處理器5，數(shù)字處理器5連接數(shù)據(jù)傳輸電路，數(shù)據(jù)傳輸電路連接計算機(jī)O。其中，第一光耦隔離芯片3選用ADUM1200芯片，模擬采集器4選用LTC2440，集成主板連接光纖陀螺I的電源，即采用光纖陀螺I相同的供電電壓，還包括用于套裝集成主板的殼體，形成相應(yīng)產(chǎn)品，便于攜帶。
[0025]數(shù)據(jù)傳輸電路包括依次連接的第一串口芯片6和串口轉(zhuǎn)USB 口芯片7，第一串口芯片6連接數(shù)據(jù)處理器，串口轉(zhuǎn)USB 口芯片7連接計算機(jī)O。其中，第一串口芯片6選用MAX491芯片，串口轉(zhuǎn)USB 口芯片7選用FT232。
[0026]串口數(shù)據(jù)接口電路包括依次連接的第二串口芯片I和第二光耦隔離芯片2，第二串口芯片I連接光纖陀螺I，第二光耦隔離芯片2連接數(shù)字處理器5。其中，第二串口芯片I選用MAX490芯片，第二光耦隔離芯片2選用ADUM1201芯片。
[0027]數(shù)字處理器5為FPGA處理器。FPGA處理器包括FPGA核心處理芯片EP2C8T144I8、FPGA配置芯片EPCS4SI8和電源芯片TPS70345。嵌入式FPGA取代單片機(jī)完成數(shù)字運算的工作，提高數(shù)字部分的工作頻率，故可以把光纖陀螺I的響應(yīng)時間控制在μ s級別。
[0028]同時以上芯片型號的選擇保證收發(fā)裝置的功耗低，正常工作時，工作電流小于3mA。集成主板上的實際布局如圖2所示。
[0029]本實用新型的具體測試方法是:首先光纖陀螺I通過串口線輸入數(shù)據(jù)到光纖陀螺數(shù)據(jù)收發(fā)裝置，數(shù)字處理器5分別處理三路數(shù)據(jù)信號，一路串口數(shù)據(jù)II，經(jīng)過第二串口芯片1、第二光耦隔離芯片2，到達(dá)數(shù)字處理器5 ;—路脈沖信號12，經(jīng)過第一光耦隔離芯片3，到達(dá)數(shù)字處理器5 ;—路模擬信號13，經(jīng)過模擬采集器4，到達(dá)數(shù)字處理器5，數(shù)字處理器5對三路數(shù)據(jù)信號進(jìn)行處理分析，數(shù)字處理器5對握手信號進(jìn)行識別成功后進(jìn)而輸出，第一串口芯片6按照三線的SPI協(xié)議將數(shù)據(jù)輸送給串口轉(zhuǎn)USB 口芯片7，最終通過USB的數(shù)據(jù)傳輸方式傳送給計算機(jī)O，這樣就完成了整個數(shù)據(jù)采集過程。
[0030]其中，對光纖陀螺數(shù)據(jù)收發(fā)裝置進(jìn)行性能試驗的檢測情況如圖3。通過對光纖陀螺I進(jìn)行零偏的測試，可得出測試結(jié)果滿足光纖陀螺I的串口數(shù)據(jù)輸出、模擬信號輸出、脈沖信號輸出的數(shù)據(jù)收發(fā)應(yīng)用的要求，也證明了本實用新型基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置可靠、實用。
【主權(quán)項】
1.一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置，包括分別連接光纖陀螺和計算機(jī)的集成主板，其特征在于，所述集成主板包括串口數(shù)據(jù)接收電路、第一光耦隔離芯片、模擬采集器、數(shù)字處理器和數(shù)據(jù)傳輸電路，所述串口數(shù)據(jù)接收電路、第一光耦隔離芯片和模擬采集器均分別連接光纖陀螺和數(shù)字處理器，所述數(shù)字處理器連接數(shù)據(jù)傳輸電路，所述數(shù)據(jù)傳輸電路連接計算機(jī)。
2.根據(jù)權(quán)利要求1所述的一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置，其特征在于，所述數(shù)據(jù)傳輸電路包括依次連接的第一串口芯片和串口轉(zhuǎn)USB 口芯片，所述第一串口芯片連接數(shù)據(jù)處理器，所述串口轉(zhuǎn)USB 口芯片連接計算機(jī)。
3.根據(jù)權(quán)利要求1所述的一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置，其特征在于，所述串口數(shù)據(jù)接口電路包括依次連接的第二串口芯片和第二光耦隔離芯片，所述第二串口芯片連接光纖陀螺，所述第二光耦隔離芯片連接數(shù)字處理器。
4.根據(jù)權(quán)利要求1所述的一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置，其特征在于，所述數(shù)字處理器為FPGA處理器。
5.根據(jù)權(quán)利要求4所述的一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置，其特征在于，所述FPGA處理器包括FPGA核心處理芯片、FPGA配置芯片和電源芯片。
6.根據(jù)權(quán)利要求1所述的一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置，其特征在于，還包括用于套裝集成主板的殼體。
7.根據(jù)權(quán)利要求1所述的一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置，其特征在于，所述集成主板連接光纖陀螺的電源。
【專利摘要】本實用新型涉及一種基于SPI的光纖陀螺數(shù)據(jù)收發(fā)裝置，包括分別連接光纖陀螺和計算機(jī)的集成主板，所述集成主板包括串口數(shù)據(jù)接收電路、第一光耦隔離芯片、模擬采集器、數(shù)字處理器和數(shù)據(jù)傳輸電路，所述串口數(shù)據(jù)接收電路、第一光耦隔離芯片和模擬采集器均分別連接光纖陀螺和數(shù)字處理器，所述數(shù)字處理器連接數(shù)據(jù)傳輸電路，所述數(shù)據(jù)傳輸電路連接計算機(jī)。與現(xiàn)有技術(shù)相比，本實用新型不僅可識別應(yīng)答機(jī)制是否接收到信號，還能僅通過一個裝置就可確保光纖陀螺數(shù)據(jù)中模擬量、數(shù)字量、脈沖信號等不同模式信號的收發(fā)，供不同應(yīng)用環(huán)境下使用。
【IPC分類】G06F17-40, G01C19-72, G06F13-38
【公開號】CN204406391
【申請?zhí)枴緾N201420827718
【發(fā)明人】尹俊俐, 秦朔麗, 戈紅麗, 余剛
【申請人】上海亨通光電科技有限公司
【公開日】2015年6月17日
【申請日】2014年12月19日