一種低功耗射頻識別標(biāo)簽基帶處理器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型設(shè)及的是一種基帶處理器，具體設(shè)及一種低功耗射頻識別標(biāo)簽基帶處 理器。
【背景技術(shù)】
[0002]隨著超高頻RFID標(biāo)簽的應(yīng)用越來越廣泛，在提高其性能上的需求也越來越迫切， 對于無源標(biāo)簽，工作距離是一個非常重要的指標(biāo)，要提高工作距離，就要降低標(biāo)簽的功耗。
[0003] 射頻識別RFID是W識別或數(shù)據(jù)交換為目的，利用電磁感應(yīng)、無線電波或微波進(jìn)行 非接觸雙向通信的自動識別技術(shù)，UHFRFID技術(shù)具有多標(biāo)簽識別、識別距離遠(yuǎn)、傳送數(shù)據(jù)速 率快，可靠性高和使用壽命長、耐受戶外惡劣環(huán)境等特點(diǎn)，得到了世界各國眾多研究機(jī)構(gòu)和 企業(yè)的重視和青睞，在RFID系統(tǒng)中，工作距離是一項(xiàng)非常重要的指標(biāo)，它決定了UHF射頻識 別系統(tǒng)的應(yīng)用范圍，由于UHF無源RFID標(biāo)簽是依靠從讀卡器發(fā)送的恒幅載波中恢復(fù)能量而 工作的，因此提高工作距離的關(guān)鍵就在于低功耗標(biāo)簽設(shè)計(jì)。
[0004] 為了解決上述問題，設(shè)計(jì)一種低功耗射頻識別標(biāo)簽基帶處理器還是很有必要的。 【實(shí)用新型內(nèi)容】
[0005] 針對現(xiàn)有技術(shù)上存在的不足，本實(shí)用新型目的是在于提供一種低功耗射頻識別標(biāo) 簽基帶處理器，結(jié)構(gòu)簡單，設(shè)計(jì)合理，有效地降低了功耗，保證了電路的可靠運(yùn)行，實(shí)用性 強(qiáng)。
[0006] 為了實(shí)現(xiàn)上述目的，本實(shí)用新型是通過如下的技術(shù)方案來實(shí)現(xiàn)：一種低功耗射頻 識別標(biāo)簽基帶處理器，包括時鐘管理模塊、解碼器、編碼器、控制器、CRC校驗(yàn)和計(jì)算模塊、隨 機(jī)數(shù)發(fā)生器、存儲器接口和存儲器，時鐘管理模塊分別與解碼器、編碼器、控制器、CRC校驗(yàn) 和計(jì)算模塊、隨機(jī)數(shù)發(fā)生器、存儲器接口、存儲器連接，解碼器分別接控制器、CRC校驗(yàn)和計(jì) 算模塊，控制器分別與編碼器、CRC校驗(yàn)和計(jì)算模塊連接，控制器與隨機(jī)數(shù)發(fā)生器雙向連接， 控制器通過存儲器接口與存儲器通信連接。
[0007] 作為優(yōu)選，所述的解碼器的時鐘頻率為時鐘管理模塊時鐘頻率的1/3,存儲器的時 鐘頻率與時鐘管理模塊的時鐘頻率相同。
[000引作為優(yōu)選，所述的編碼器、控制器、CRC校驗(yàn)和計(jì)算模塊、隨機(jī)數(shù)發(fā)生器在工作階段 的時鐘頻率均為時鐘管理模塊時鐘頻率的1/2,等待階段的時鐘頻率均為0,處理階段的時 鐘頻率均為500曲Z，不同的階段采用不同的頻率，有效降低功耗。
[0009] 本實(shí)用新型的有益效果：實(shí)用性強(qiáng)，動態(tài)控制時鐘頻率，有效地降低了功耗，保證 了電路的可靠運(yùn)行。
【附圖說明】
[0010] 下面結(jié)合附圖和【具體實(shí)施方式】來詳細(xì)說明本實(shí)用新型；
[0011] 圖1為本實(shí)用新型的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0012] 為使本實(shí)用新型實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面 結(jié)合【具體實(shí)施方式】，進(jìn)一步闡述本實(shí)用新型。
[0013] 參照圖1，本【具體實(shí)施方式】采用W下技術(shù)方案；一種低功耗射頻識別標(biāo)簽基帶處 理器，包括時鐘管理模塊1、解碼器2、編碼器3、控制器4、CRC校驗(yàn)和計(jì)算模塊5、隨機(jī)數(shù)發(fā) 生器6、存儲器接口 7和存儲器8,時鐘管理模塊1分別與解碼器2、編碼器3、控制器4、CRC 校驗(yàn)和計(jì)算模塊5、隨機(jī)數(shù)發(fā)生器6、存儲器接口 7、存儲器8連接，解碼器2分別接控制器 4、CRC校驗(yàn)和計(jì)算模塊5,控制器4分別與編碼器3、CRC校驗(yàn)和計(jì)算模塊5連接，控制器4 與隨機(jī)數(shù)發(fā)生器6雙向連接，控制器4通過存儲器接口 7與存儲器8通信連接。
[0014] 本【具體實(shí)施方式】時鐘管理模塊1為不同的工作模塊W及同一模塊在不同的工作 階段設(shè)置不同的時鐘，解碼器2在發(fā)送過程中根據(jù)如ery命令的要求對控制器提供的響應(yīng) 數(shù)據(jù)進(jìn)行FM0編碼或Miller編碼，編碼器3在接收過程中完成對PIE編碼的解碼工作，控 制器4負(fù)責(zé)主要狀態(tài)的轉(zhuǎn)移，W及對命令進(jìn)行處理和通過存儲器接口 7對存儲器8進(jìn)行讀 寫控制操作，CRC校驗(yàn)和計(jì)算模塊5在接收過程中進(jìn)行CRC校驗(yàn)，在發(fā)送過程中進(jìn)行CRC計(jì) 算，隨機(jī)數(shù)發(fā)生器6按照控制器的指令來產(chǎn)生隨機(jī)數(shù)。
[0015] 本【具體實(shí)施方式】在保證功能前提下，降低工作時鐘頻率，有效降低功耗，采取動態(tài) 控制時鐘頻率方法來降低了時鐘頻率，首先根據(jù)各模塊的功能，劃分了不同的時鐘域，使不 同的模塊工作在不同的時鐘下，盡量降低部分模塊的工作頻率，如表1所示的基帶處理器 各模塊時鐘分配情況表，clk_osc為原始時鐘，clk_decode為解碼時鐘，其頻率為clk_osc 的1/3,clk_bit為系統(tǒng)同步接收、編碼和發(fā)送等的主時鐘，其頻率為clk_osc的1/2。
[0016]表1
[0017]
【主權(quán)項(xiàng)】
1. 一種低功耗射頻識別標(biāo)簽基帶處理器，其特征在于，包括時鐘管理模塊（I)、解碼器 (2)、編碼器（3)、控制器（4)、CRC校驗(yàn)和計(jì)算模塊（5)、隨機(jī)數(shù)發(fā)生器（6)、存儲器接口（7) 和存儲器（8)，時鐘管理模塊（1)分別與解碼器（2)、編碼器（3)、控制器（4)、CRC校驗(yàn)和計(jì) 算模塊（5)、隨機(jī)數(shù)發(fā)生器（6)、存儲器接口（7)、存儲器（8)連接，解碼器（2)分別接控制 器（4)、CRC校驗(yàn)和計(jì)算模塊（5)，控制器⑷分別與編碼器（3)、CRC校驗(yàn)和計(jì)算模塊（5) 連接，控制器（4)與隨機(jī)數(shù)發(fā)生器（6)雙向連接，控制器（4)通過存儲器接口（7)與存儲器 (8)通信連接。
2. 根據(jù)權(quán)利要求1所述的一種低功耗射頻識別標(biāo)簽基帶處理器，其特征在于，所述的 解碼器（2)的時鐘頻率為時鐘管理模塊（1)時鐘頻率的1/3。
3. 根據(jù)權(quán)利要求1所述的一種低功耗射頻識別標(biāo)簽基帶處理器，其特征在于，所述的 編碼器（3)、控制器（4)、CRC校驗(yàn)和計(jì)算模塊（5)、隨機(jī)數(shù)發(fā)生器（6)在工作階段的時鐘頻 率均為時鐘管理模塊（1)時鐘頻率的1/2。
4. 根據(jù)權(quán)利要求1所述的一種低功耗射頻識別標(biāo)簽基帶處理器，其特征在于，所述的 存儲器（8)的時鐘頻率與時鐘管理模塊（1)的時鐘頻率相同。
【專利摘要】本實(shí)用新型公開了一種低功耗射頻識別標(biāo)簽基帶處理器，它涉及一種基帶處理器。它包括時鐘管理模塊、解碼器、編碼器、控制器、CRC校驗(yàn)和計(jì)算模塊、隨機(jī)數(shù)發(fā)生器、存儲器接口和存儲器，時鐘管理模塊分別與解碼器、編碼器、控制器、CRC校驗(yàn)和計(jì)算模塊、隨機(jī)數(shù)發(fā)生器、存儲器接口、存儲器連接，解碼器分別接控制器、CRC校驗(yàn)和計(jì)算模塊，控制器分別與編碼器、CRC校驗(yàn)和計(jì)算模塊連接，控制器與隨機(jī)數(shù)發(fā)生器雙向連接，控制器通過存儲器接口與存儲器通信連接。本實(shí)用新型結(jié)構(gòu)簡單，設(shè)計(jì)合理，有效地降低了功耗，保證了電路的可靠運(yùn)行，實(shí)用性強(qiáng)。
【IPC分類】G06K7-00
【公開號】CN204595868
【申請?zhí)枴緾N201520312554
【發(fā)明人】沈懌皓, 于濤
【申請人】上海中基國威電子有限公司
【公開日】2015年8月26日
【申請日】2015年5月14日