一種長(zhǎng)尺寸檢測(cè)磁傳感器及其制作方法
【專利摘要】本發(fā)明提供一種長(zhǎng)尺寸檢測(cè)磁傳感器及其制作方法。長(zhǎng)尺寸檢測(cè)磁傳感器包括至少一個(gè)檢測(cè)單元和支撐所述檢測(cè)單元的印制電路板，所述檢測(cè)單元包括至少一組芯片組，每組所述芯片組包括至少三片短磁傳感器芯片，每組所述芯片組內(nèi)的所述短磁傳感器芯片橫向順序排列。該長(zhǎng)尺寸檢測(cè)磁傳感器成本低，而且還具有結(jié)構(gòu)簡(jiǎn)單、體積小、厚度薄、靈敏度高等優(yōu)點(diǎn)，符合現(xiàn)代社會(huì)對(duì)磁傳感器的微型化，集成化，低功耗及高性能的要求。
【專利說(shuō)明】一種長(zhǎng)尺寸檢測(cè)磁傳感器及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于磁傳感器【技術(shù)領(lǐng)域】，具體涉及一種用于檢測(cè)長(zhǎng)尺寸磁標(biāo)記的檢測(cè)磁傳感器及其制作方法。
【背景技術(shù)】
[0002]磁傳感器是利用敏感單元對(duì)磁場(chǎng)、電流、應(yīng)力應(yīng)變、溫度、光等變化引起的磁變化起敏感作用的特性，通過(guò)敏感單元捕捉被測(cè)器件的磁變化，然后將磁變化轉(zhuǎn)變?yōu)殡娦盘?hào)，測(cè)量電信號(hào)即可辨別被測(cè)器件的大小。磁傳感器被廣泛應(yīng)用于航空、航天、微電子，地質(zhì)探礦、醫(yī)學(xué)成像、信息采集以及金融及軍事等領(lǐng)域。
[0003]傳統(tǒng)的磁傳感器采用線圈作為磁敏單元，這種以線圈為磁敏單元的磁傳感器存在體積大、靈敏度低、難以集成、響應(yīng)慢、分辨率低，穩(wěn)定性、可靠性和抗干擾能力差等缺陷。傳統(tǒng)的線圈式磁傳感器已越來(lái)越不能適應(yīng)金融業(yè)發(fā)展的要求。為此，相關(guān)技術(shù)人員開(kāi)發(fā)了薄膜磁傳感器，即以磁傳感器芯片作為磁敏單元，磁傳感器芯片包括由磁感應(yīng)膜構(gòu)成的惠斯通電橋電路，通過(guò)惠斯通電橋電路獲得磁信號(hào)。這種薄膜磁傳感器具有體積小、厚度薄、靈敏度高等特點(diǎn)，符合現(xiàn)代社會(huì)對(duì)磁傳感器的微型化、集成化、低功耗及高性能等諸多發(fā)展要求。
[0004]然而，隨著防偽技術(shù)的發(fā)展，為了增強(qiáng)金融幣種或票據(jù)的防偽能力，防偽標(biāo)識(shí)的長(zhǎng)度不斷增加，而且防偽標(biāo)識(shí)的分布范圍越來(lái)越廣，這大大提高了檢測(cè)仿偽標(biāo)識(shí)的難度。雖然可以通過(guò)增加磁感應(yīng)膜的長(zhǎng)度來(lái)擴(kuò)大磁感應(yīng)傳感器的檢測(cè)范圍，但是，受晶圓密度的限制，磁感應(yīng)膜的長(zhǎng)度的增加又會(huì)降低磁傳感器芯片成品率，增加磁傳感器芯片的制造成本。

【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的技術(shù)問(wèn)題就是針對(duì)現(xiàn)有技術(shù)中存在的上述缺陷，提供一種長(zhǎng)尺寸檢測(cè)磁傳感器及其制作方法，其不僅檢測(cè)范圍大，而且制造成本低。
[0006]為此，本發(fā)明提供一種長(zhǎng)尺寸檢測(cè)磁傳感器，包括至少一個(gè)檢測(cè)單元和支撐所述檢測(cè)單元的印制電路板，所述檢測(cè)單元包括至少一組芯片組，每組所述芯片組包括至少三片短磁傳感器芯片，而且，同一芯片組內(nèi)的所述短磁傳感器芯片橫向順序排列。
[0007]其中，所述芯片組內(nèi)和/或芯片組與芯片組之間的所述短磁傳感器芯片串聯(lián)或并聯(lián)成惠斯通電橋電路。
[0008]其中，所述檢測(cè)單元包括M組芯片組，所述M個(gè)芯片組縱向并行排列，其中，M為大于或等于2的整數(shù)。
[0009]其中，每組所述芯片組包括N片短磁傳感器芯片，每片所述短磁傳感器芯片包括兩條磁敏感膜，其中，第η-1片短磁傳感器芯片的第一條磁敏感膜的尾端與第η片短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端電連接，第η片短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端與第η+1片短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端電連接，第η-1片短磁傳感器芯片的第二條磁敏感膜的尾端與第η片短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端電連接，第η片短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端與第η+1片短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端電連接，而且，第η-1片短磁傳感器芯片的第一條磁敏感膜的首端接Vcc,第η-1片短磁傳感器芯片的第二條磁敏感膜的首端接地，第η+1片短磁傳感器芯片的第一條磁敏感膜的尾端與η+1片短磁傳感器芯片的第二條磁敏感膜的尾端電連接，并接Vout ；2 ^ η的整數(shù)。
[0010]其中，每組所述芯片組包括M片短磁傳感器芯片，每片所述短磁傳感器芯片包括兩條磁敏感膜，其中，第m-Ι短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端、第m短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端和第m+1短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端電連接并共同接Vcc，第m-Ι短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端、第m短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端和第m+1短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端交匯電連接形成公共節(jié)點(diǎn)A，第m-Ι短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端、第m短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端和第m+1短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端交匯電連接形成公共節(jié)點(diǎn)B,公共節(jié)點(diǎn)A和公共節(jié)點(diǎn)B共同接Vout,第m-Ι短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端、第m短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端和第m+1短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端電連接并共同接地，2 < m的整數(shù)。
[0011]其中，在同一所述芯片組內(nèi)，相鄰兩個(gè)所述短磁傳感器芯片的磁感應(yīng)膜橫向無(wú)縫排列。
[0012]其中，在同一所述芯片組內(nèi)，相鄰兩個(gè)所述短磁傳感器芯片的磁感應(yīng)膜橫向存在間隙。
[0013]其中，所述短磁傳感器芯片的磁感應(yīng)膜的長(zhǎng)度小于或等于3.3_。
[0014]其中，在同一所述芯片組內(nèi)，所述短磁傳感器芯片相互平行設(shè)置并使得所述短磁傳感器芯片的磁感應(yīng)膜位于同一平面內(nèi)。
[0015]其中，每個(gè)檢測(cè)單元對(duì)應(yīng)一個(gè)獨(dú)立輸出通道。
[0016]其中，所述短磁傳感器芯片包括至少兩條彼此平行且釘扎方向相同或相反的磁感應(yīng)膜、焊盤以及導(dǎo)線，通過(guò)所述焊盤和導(dǎo)線將所述磁感應(yīng)膜電連接形成惠斯通電橋電路。
[0017]其中，所述磁感應(yīng)膜為巨磁阻磁感應(yīng)膜、各向異性磁阻磁感應(yīng)膜、隧穿效應(yīng)磁阻磁感應(yīng)膜、巨磁阻抗效應(yīng)磁阻磁感應(yīng)膜、霍爾效應(yīng)膜或巨霍爾效應(yīng)膜。
[0018]其中，還包括焊針，所述焊針固定于所述印制電路板，并與所述印制電路板上的導(dǎo)電線路電連接。
[0019]其中，還包括屏蔽外殼，所述印制電路板設(shè)置于所述屏蔽外殼內(nèi)，并使所述芯片組與設(shè)置在所述屏蔽外殼上的導(dǎo)磁孔相對(duì)。
[0020]其中，所述屏蔽外殼采用鐵氧體材料或坡莫合金材料制成，或者由金屬材料和/或非金屬材料制成，并在所述金屬材料和/或非金屬材料的表面涂覆蔽鍍層。
[0021]本發(fā)明還提供一種長(zhǎng)尺寸檢測(cè)磁傳感器的制造方法，包括:
[0022]獲取印制電路板和檢測(cè)單元，所述檢測(cè)單元包括至少一組芯片組，每組所述芯片組包括至少三片短磁傳感器芯片，同一組所述芯片組內(nèi)的所述短磁傳感器芯片橫向順序排列；
[0023]將所述檢測(cè)單元固定于所述印制電路板，并使所述檢測(cè)單元的輸入端及信號(hào)輸出端與所述印制電路板的導(dǎo)電線路電連接；[0024]獲取焊針，將所述焊針固定于所述印制電路板，并借助所述印制電路板上的導(dǎo)電線路使所述焊針與所述檢測(cè)單元的輸入端及信號(hào)輸出端電連接；
[0025]獲取屏蔽外殼，將所述印制電路板放置于所述屏蔽外殼內(nèi)，并使所述檢測(cè)單元與設(shè)置在所述屏蔽外殼上的導(dǎo)磁孔相對(duì)；
[0026]向所述屏蔽外殼內(nèi)填入樹(shù)脂膠，并將其烘干老化，從而將所述印制電路板固定于所述屏蔽外殼內(nèi)；
[0027]將位于所述屏蔽外殼外側(cè)和所述導(dǎo)磁孔周圍的多余樹(shù)脂膠去除。
[0028]本發(fā)明提供的長(zhǎng)尺寸檢測(cè)磁傳感器中，包括至少一個(gè)檢測(cè)單元，每個(gè)檢測(cè)單元包括至少一組芯片組，每組芯片組包括至少三片短磁傳感器芯片，通過(guò)長(zhǎng)度較短的短磁傳感器芯片排列形成長(zhǎng)磁傳感器，滿足了檢測(cè)長(zhǎng)防偽標(biāo)識(shí)的需求，而且，克服了晶圓密度的限制，短磁傳感器芯片的良率高于一體結(jié)構(gòu)的長(zhǎng)磁傳感器芯片的良率，從而降低了長(zhǎng)尺寸檢測(cè)磁傳感器的制作成本。該長(zhǎng)尺寸檢測(cè)磁傳感器還具有結(jié)構(gòu)簡(jiǎn)單、體積小、厚度薄、靈敏度高等優(yōu)點(diǎn)，符合現(xiàn)代社會(huì)對(duì)磁傳感器的微型化，集成化，低功耗及高性能的要求。
【專利附圖】

【附圖說(shuō)明】
[0029]圖1a為本發(fā)明實(shí)施例長(zhǎng)尺寸檢測(cè)磁傳感器的分解圖；
[0030]圖1b為圖1a的局部放大圖；
[0031]圖2為本發(fā)明實(shí)施例檢測(cè)單元的結(jié)構(gòu)圖，短磁傳感器芯片串聯(lián)，而且，短磁傳感器芯片的磁感應(yīng)膜有縫排列；
[0032]圖3為本發(fā)明實(shí)施例短磁傳感器芯片的結(jié)構(gòu)圖；
[0033]圖4為本發(fā)明另一實(shí)施例檢測(cè)單元的結(jié)構(gòu)圖，短磁傳感器芯片并聯(lián)，而且，短磁傳感器芯片的磁感應(yīng)膜有縫排列；
[0034]圖5a本發(fā)明另一實(shí)施例檢測(cè)單元的結(jié)構(gòu)圖，短磁傳感器芯片串聯(lián)，而且，短磁傳感器芯片的磁感應(yīng)膜無(wú)縫排列；
[0035]圖5b本發(fā)明另一實(shí)施例檢測(cè)單元的結(jié)構(gòu)圖，短磁傳感器芯片并聯(lián)，而且，短磁傳感器芯片的磁感應(yīng)膜無(wú)縫排列；
[0036]圖6為本發(fā)明實(shí)施例多通道檢測(cè)單元的結(jié)構(gòu)圖；
[0037]圖7為本發(fā)明實(shí)施例長(zhǎng)尺寸檢測(cè)磁傳感器的制造方法流程圖；
[0038]圖8a本發(fā)明又一實(shí)施例多通道讀卡器磁傳感器的結(jié)構(gòu)圖；
[0039]圖Sb本發(fā)明實(shí)施例多通道讀卡器磁傳感器的分解圖。
【具體實(shí)施方式】
[0040]為使本領(lǐng)域的技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖對(duì)本發(fā)明提供的長(zhǎng)尺寸檢測(cè)磁傳感器及其制作方法進(jìn)行詳細(xì)描述。
[0041]圖1a為本發(fā)明實(shí)施例長(zhǎng)尺寸檢測(cè)磁傳感器的分解圖，圖1b為圖1a的局部放大圖。如圖1a和圖1b所示，長(zhǎng)尺寸檢測(cè)磁傳感器包括屏蔽外殼1、檢測(cè)單元2和印制電路板3，印制電路板3用于支撐檢測(cè)單元2，檢測(cè)單元2和印制電路板3設(shè)于屏蔽外殼I內(nèi)。檢測(cè)單元2可以是單通道檢測(cè)單元，也可以是多通道檢測(cè)單元。在屏蔽外殼I上設(shè)有導(dǎo)磁孔
11,檢測(cè)單元2與導(dǎo)磁孔11相對(duì)。防偽標(biāo)識(shí)產(chǎn)生的磁場(chǎng)穿過(guò)導(dǎo)磁孔11后被檢測(cè)單元2接收。每個(gè)檢測(cè)單元2得到設(shè)置在被檢票據(jù)不同部位的磁標(biāo)識(shí)信號(hào)，根據(jù)獲得的磁標(biāo)識(shí)信號(hào)的有無(wú)及強(qiáng)弱，可以判斷不同位置磁標(biāo)識(shí)的真?zhèn)巍?br> [0042]為了便于描述實(shí)施例，本實(shí)施例將檢測(cè)單元(或磁感應(yīng)膜)的長(zhǎng)度方向定義為橫向，將檢測(cè)單元(或磁感應(yīng)膜)的寬度方向定義為縱向。
[0043]圖2為本發(fā)明實(shí)施例檢測(cè)單元的結(jié)構(gòu)圖。如圖2所示，檢測(cè)單元2為單通道檢測(cè)單元，其包括一組芯片組，每組芯片組包括三片短磁傳感器芯片21a、21b、21c，而且三片短磁傳感器芯片21a、21b、21c橫向順序排列,三片短磁傳感器芯片21a、21b、21c平行設(shè)置,并排列成一條直線，每個(gè)短磁傳感器芯片包括兩條相互平行的磁感應(yīng)膜，三片短磁傳感器芯片21a、21b、21c的磁感應(yīng)膜之間存在縫隙。當(dāng)然，如圖5a所示，三片短磁傳感器芯片21a、21b,21c也可以不在同一直線上排列，以使三片短磁傳感器芯片21a、21b、21c的磁感應(yīng)膜之間實(shí)現(xiàn)無(wú)縫隙連接。另外，每組芯片組也可以包括更多個(gè)短磁傳感器芯片，即，每組芯片組可以包括三片或三片以上短磁傳感器芯片。作為本發(fā)明的一實(shí)施例，在單通道檢測(cè)磁傳感器中，包括一組芯片組，該芯片組包括至少三片短磁傳感器芯片，三片短磁傳感器芯片橫向順序排列，其磁感應(yīng)膜之間可存在縫隙連接，也可實(shí)現(xiàn)無(wú)縫隙連接。
[0044]本實(shí)施例短磁傳感器芯片的長(zhǎng)度不大于10mm，優(yōu)選等于或小于3.3mm。將多個(gè)短磁傳感器芯片橫向(沿其長(zhǎng)度)排列獲得長(zhǎng)磁傳感器芯片。相對(duì)于一體結(jié)構(gòu)的長(zhǎng)磁傳感器芯片而言，由短磁傳感器芯片拼接而成的長(zhǎng)磁傳感器芯片的良率高于一體結(jié)構(gòu)的長(zhǎng)磁傳感器芯片的良率，從而可以降低磁傳感器制造的成本。
[0045]圖3為本發(fā)明實(shí)施例短磁傳感器芯片的結(jié)構(gòu)圖。如圖3所示，短磁傳感器芯片包括兩條平行設(shè)置的磁感應(yīng)膜211a、211b和焊盤212a、212b、212c、212d，其中，第一焊盤212a和第二焊盤212b分別設(shè)置在第一磁感應(yīng)膜211a的首端和尾端，第三焊盤212c和第四焊盤212d分別設(shè)置在第二磁感應(yīng)膜211b的首端和尾端。
[0046]磁感應(yīng)膜211a、211b的釘扎方向可以相同，也可以相反。磁感應(yīng)膜為巨磁阻磁感應(yīng)膜、各向異性磁阻磁感應(yīng)膜、隧穿效應(yīng)磁阻磁感應(yīng)膜、巨磁阻抗效應(yīng)磁阻磁感應(yīng)膜、霍爾效應(yīng)膜或巨霍爾效應(yīng)膜。
[0047]本實(shí)施例利用導(dǎo)線將三片短磁傳感器芯片21a、21b、21c串聯(lián)形成惠斯通半橋電路。如圖2所示，第一短磁傳感器芯片21a內(nèi)的第一條磁敏感膜的尾端與第二短磁傳感器芯片21b內(nèi)的第一條磁敏感膜的首端電連接，第二短磁傳感器芯片21b內(nèi)的第一條磁敏感膜的尾端與第三短磁傳感器芯片21c內(nèi)的第一條磁敏感膜的首端電連接；第一短磁傳感器芯片21a內(nèi)的第二條磁敏感膜的尾端與第二短磁傳感器芯片21b內(nèi)的第二條磁敏感膜的首端電連接，第二短磁傳感器芯片21b內(nèi)的第二條磁敏感膜的尾端與第三短磁傳感器芯片21c內(nèi)的第二條磁敏感膜的首端電連接；而且，第一短磁傳感器芯片21a內(nèi)的第一條磁敏感膜的首端接Vcc (電源),第一短磁傳感器芯片21a的第二條磁敏感膜的首端接地(Gnd),第三短磁傳感器芯片21c的第一條磁敏感膜的尾端與第三短磁傳感器芯片21c的第二條磁敏感膜的尾端電連接，并接Vout，Vout作為惠斯通半橋電路的信號(hào)輸出端。
[0048]在上述實(shí)施例中，每組芯片組設(shè)有三片短磁傳感器芯片，但本發(fā)明并不局限于此，每組芯片組可以根據(jù)需要設(shè)置三片以上短磁傳感器芯片。實(shí)際上，每組芯片組可以包括N片短磁傳感器芯片，N ≥ 3的整數(shù)。只要將短磁傳感器芯片按照以下方式串聯(lián)即可，即，第η-1片短磁傳感器芯片的第一條磁敏感膜的尾端與第η片短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端電連接，第η片短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端與第η+1片短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端電連接，第η-1片短磁傳感器芯片的第二條磁敏感膜的尾端與第η片短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端電連接，第η片短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端與第η+1片短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端電連接，而且，第η-1片短磁傳感器芯片的第一條磁敏感膜的首端接Vcc,第η-1片短磁傳感器芯片的第二條磁敏感膜的首端接地，第η+1片短磁傳感器芯片的第一條磁敏感膜的尾端與η+1片短磁傳感器芯片的第二條磁敏感膜的尾端電連接，并接Vout ；2 ^ η的整數(shù)。當(dāng)N大于或等于4時(shí)，其余各短磁傳感器芯片的連接按此原理類推，N大于或等于η+1的整數(shù)。
[0049]在另一實(shí)施例中，利用導(dǎo)線將三片短磁傳感器芯片21a、21b、21c并聯(lián)形成惠斯通半橋電路。如圖4所示，第一短磁傳感器芯片21a內(nèi)的第一條磁敏感膜的首端、第二短磁傳感器芯片21b內(nèi)的第一條磁敏感膜的首端和第三短磁傳感器芯片21c內(nèi)的第一條磁敏感膜的首端電連接，共同接入Vcc，第一短磁傳感器芯片21a內(nèi)的第一條磁敏感膜的尾端、第二短磁傳感器芯片21b內(nèi)的第一條磁敏感膜的尾端和第三短磁傳感器芯片21c內(nèi)的第一條磁敏感膜的尾端電連接，共同接于節(jié)點(diǎn)1，第一短磁傳感器芯片21a內(nèi)的第二條磁敏感膜的尾端、第二短磁傳感器芯片21b內(nèi)的第二條磁敏感膜的尾端和第三短磁傳感器芯片21c內(nèi)的第二條磁敏感膜的尾端電連接，共同接于節(jié)點(diǎn)2,節(jié)點(diǎn)I和節(jié)點(diǎn)2共同接Vout,將第一短磁傳感器芯片21a內(nèi)的第二條磁敏感膜的首端和第二短磁傳感器芯片21b內(nèi)的第二條磁敏感膜的首端及第三短磁傳感器芯片21c內(nèi)的第二條磁敏感膜的首端電連接接地。
[0050]在將短磁傳感器芯片并聯(lián)時(shí)，每組芯片組同樣不局限于三片短磁傳感器芯片。與串聯(lián)時(shí)類似，每組芯片組可以包括M片短磁傳感器芯片，MS 3的整數(shù)，只要將M片短磁傳感器芯片按照以下方式并聯(lián)即可，即，第m-Ι短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端與第m短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端及m+Ι短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端電連接接Vcc,第m-Ι短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端與第m短磁傳感器芯片內(nèi)的第一條磁 敏感膜的尾端及m+Ι短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端電連接，接公共節(jié)點(diǎn)1，第m-Ι短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端與第m短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端及m+Ι短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端電連接接公共節(jié)點(diǎn)2，節(jié)點(diǎn)I和節(jié)點(diǎn)2共同接Vout，將第m-Ι短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端和第m短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端及第m+Ι短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端電連接接地，I ^ m ^ M的整數(shù),當(dāng)M大于或等于4時(shí),其余各短磁傳感器芯片的連接按此原理類推，M大于或等于m+Ι的整數(shù)。
[0051]在本實(shí)施例中，三片短磁傳感器芯片21a、21b、21c橫向順序排列，而且相鄰的兩個(gè)短磁傳感器芯片的磁感應(yīng)膜之間存在間隙，如圖2和圖4所示。但本發(fā)明并不局限于此，在另一實(shí)施例中，如圖5a和圖5b所不,三片短磁傳感器芯片21a、21b、21c橫向順序排列，而且相鄰兩個(gè)短磁傳感器芯片的磁感應(yīng)膜之間不存在間隙，即三片短磁傳感器芯片21a、2lb、2Ic實(shí)現(xiàn)無(wú)縫連接。
[0052]在上述實(shí)施例中，檢測(cè)單元2僅包括一組芯片組。然而，本發(fā)明并不局限于此，當(dāng)然，檢測(cè)單元2也可以包括兩組、三組或更多組芯片組。也就是說(shuō)，本發(fā)明磁傳感器中，檢測(cè)單元2包括至少一組芯片組，每一組芯片組對(duì)應(yīng)一通道，對(duì)應(yīng)的檢測(cè)單元為多通道檢測(cè)單元。圖6為本發(fā)明實(shí)施例多通道檢測(cè)單元的結(jié)構(gòu)圖。如圖6所示，多通道檢測(cè)單元包括兩組芯片組，靠上的三片短磁傳感器芯片為一組芯片組，靠下的三片短磁傳感器芯片為另一組芯片組，兩組芯片組的感應(yīng)面在同一水平面。每組芯片組包含三片短磁傳感器芯片，而且，同一芯片組內(nèi)的短磁傳感器芯片的磁感應(yīng)膜有縫排列。每一芯片組可以是將位于同一行內(nèi)的短磁傳感器芯片串聯(lián)或并聯(lián)獲得惠斯通電橋電路，也可以是將不同行內(nèi)的短磁傳感器芯片交叉串聯(lián)或并聯(lián)，只要使該通道磁檢測(cè)單元各芯片的磁感應(yīng)膜之間能形成惠斯通電橋，達(dá)到檢測(cè)目的即可。作為本發(fā)明的一實(shí)施例，在本多通道檢測(cè)單元的芯片組內(nèi)或芯片組間，各短磁傳感器芯片橫向順序排列，并優(yōu)選短磁傳感器芯片的磁感應(yīng)膜無(wú)縫排列。
[0053]在另一實(shí)施例中，多通道檢測(cè)單元2包括三組或以上芯片組，即，多通道檢測(cè)單元2包括M個(gè)芯片組，M個(gè)芯片組縱向(短磁傳感器芯片的寬度方向)并行排列，其中，M為大于或等于2的整數(shù)，這些芯片組的感應(yīng)面在同一水平面，各芯片組的短磁傳感器芯片的磁感應(yīng)膜之間有縫或無(wú)縫連接并形成惠斯通電橋。
[0054]如圖1a和圖1b所示，長(zhǎng)尺寸檢測(cè)磁傳感器還包括焊針5，焊針5固定于印制電路板3，并與印制電路板上的導(dǎo)電線路電連接。
[0055]本實(shí)施例，屏蔽外殼I采用鐵氧體材料或坡莫合金材料制成，或者由金屬材料和/或非金屬材料制成，并在所述金屬材料和/或非金屬材料的表面涂覆蔽鍍層。
[0056]需要說(shuō)明的是，在本實(shí)施例中，長(zhǎng)尺寸檢測(cè)磁傳感器是將短磁傳感器芯片連接成惠斯通半橋電路，但本發(fā)明并不局限于此。長(zhǎng)尺寸檢測(cè)磁傳感器也可以根據(jù)需要，將短磁傳感器芯片連接成惠斯通全橋電路。
[0057]在本實(shí)施例長(zhǎng)尺寸檢測(cè)磁傳感器中，檢測(cè)單元包括至少一組芯片組，每組芯片組包括至少三片短磁傳感器芯片，通過(guò)長(zhǎng)度較短的短磁傳感器芯片順序排列形成長(zhǎng)磁傳感器，滿足了檢測(cè)長(zhǎng)防偽標(biāo)識(shí)的需求，而且，克服了晶圓密度的限制，短磁傳感器芯片的良率高于一體結(jié)構(gòu)的長(zhǎng)磁傳感器芯片的良率，從而降低了長(zhǎng)尺寸檢測(cè)磁傳感器的制作成本。該長(zhǎng)尺寸檢測(cè)磁傳感器還具有結(jié)構(gòu)簡(jiǎn)單、體積小、厚度薄、靈敏度高等優(yōu)點(diǎn)，符合現(xiàn)代社會(huì)對(duì)磁傳感器的微型化，集成化，低功耗及高性能的要求。
[0058]圖8a為本發(fā)明實(shí)施例另一種長(zhǎng)尺寸多通道讀卡器檢測(cè)磁傳感器的結(jié)構(gòu)圖，圖Sb為本發(fā)明實(shí)施例另一種長(zhǎng)尺寸多通道讀卡器檢測(cè)磁傳感器的分解圖。如圖8a和圖Sb所示，長(zhǎng)尺寸多通道讀卡器檢測(cè)磁傳感器包括屏蔽外殼81、檢測(cè)單元82、印制電路板83，在屏蔽外殼81的頂端設(shè)有導(dǎo)磁孔84,在屏蔽外殼81的設(shè)有用于固定屏蔽外殼81的固定部85。檢測(cè)單元82固定于印制電路板83，其包括三通道，每通道包括至少一個(gè)檢測(cè)單元，每個(gè)檢測(cè)單元包括至少一組芯片組，每組芯片組包括至少三片短磁傳感器芯片，而且，同一芯片組內(nèi)的所述短磁傳感器芯片橫向順序排列，通過(guò)多個(gè)短磁傳感器芯片排列形成長(zhǎng)磁傳感器芯片，以滿足每通道檢測(cè)長(zhǎng)防偽標(biāo)識(shí)的要求。檢測(cè)單元82的具體結(jié)構(gòu)同上述實(shí)施例相同，在此不再贅述。檢測(cè)單元82和印制電路板83設(shè)于屏蔽外殼81內(nèi)，并且檢測(cè)單元82與導(dǎo)磁孔84相對(duì)。在印制電路板83上還固定有焊針87，每個(gè)輸出通道對(duì)應(yīng)三根焊針87，焊針87通過(guò)印制電路板83上的導(dǎo)電線路與檢測(cè)單元82電連接。
[0059]本發(fā)明還提供一種長(zhǎng)尺寸檢測(cè)磁傳感器的制造方法，如圖7所示，包括以下步驟:
[0060]步驟SI，獲取印制電路板和檢測(cè)單元，所述檢測(cè)單元包括至少一組芯片組，每組所述芯片組包括至少三片短磁傳感器芯片，每組所述芯片組內(nèi)的所述短磁傳感器芯片橫向順序排列；[0061]步驟S2，將所述檢測(cè)單元固定于所述印制電路板，并使所述檢測(cè)單元的信號(hào)輸出端與所述印制電路板的導(dǎo)電線路電連接；
[0062]步驟S3，獲取焊針，將所述焊針固定于所述印制電路板，并借助所述印制電路板上的導(dǎo)電線路使所述焊針與所述檢測(cè)單元的信號(hào)輸出端電連接；
[0063]步驟S4，獲取屏蔽外殼，將所述印制電路板放置于所述屏蔽外殼內(nèi)，并使所述檢測(cè)單元與設(shè)置在所述屏蔽外殼上的導(dǎo)磁孔相對(duì)；
[0064]步驟S5，向所述屏蔽外殼內(nèi)填入樹(shù)脂膠，并將其烘干老化，從而將所述印制電路板固定于所述屏蔽外殼內(nèi)；
[0065]步驟S6，將位于所述屏蔽外殼外側(cè)和所述導(dǎo)磁孔周圍的多余樹(shù)脂膠去除。
[0066]在本實(shí)施例長(zhǎng)尺寸檢測(cè)磁傳感器的制造方法，檢測(cè)單元包括至少一組芯片組，每組芯片組包括至少三片短磁傳感器芯片，通過(guò)長(zhǎng)度較短的短磁傳感器芯片排列形成長(zhǎng)磁傳感器，滿足了檢測(cè)長(zhǎng)防偽標(biāo)識(shí)的需求，而且，克服了晶圓密度的限制，短磁傳感器芯片的良率高于一體結(jié)構(gòu)的長(zhǎng)磁傳感器芯片的良率，從而降低了長(zhǎng)尺寸檢測(cè)磁傳感器的制作成本。該方法獲得的長(zhǎng)尺寸檢測(cè)磁傳感器還具有結(jié)構(gòu)簡(jiǎn)單、體積小、厚度薄、靈敏度高等優(yōu)點(diǎn)，符合現(xiàn)代社會(huì)對(duì)磁傳感器的微型化，集成化，低功耗及高性能的要求。
[0067]可以理解的是，以上實(shí)施方式僅僅是為了說(shuō)明本發(fā)明的原理而采用的示例性實(shí)施方式，然而本發(fā)明并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種長(zhǎng)尺寸檢測(cè)磁傳感器，包括至少一個(gè)檢測(cè)單元和支撐所述檢測(cè)單元的印制電路板，其特征在于，所述檢測(cè)單元包括至少一組芯片組，每組所述芯片組包括至少三片短磁傳感器芯片，而且，同一芯片組內(nèi)的所述短磁傳感器芯片橫向順序排列。
2.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，所述芯片組內(nèi)和/或芯片組與芯片組之間的所述短磁傳感器芯片串聯(lián)或并聯(lián)成惠斯通電橋電路。
3.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，所述檢測(cè)單元包括M組芯片組，所述M個(gè)芯片組縱向并行排列，其中，M為大于或等于2的整數(shù)。
4.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，每組所述芯片組包括N片短磁傳感器芯片，每片所述短磁傳感器芯片包括兩條磁敏感膜，其中，第η-1片短磁傳感器芯片的第一條磁敏感膜的尾端與第η片短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端電連接，第η片短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端與第η+1片短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端電連接，第η-1片短磁傳感器芯片的第二條磁敏感膜的尾端與第η片短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端電連接，第η片短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端與第η+1片短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端電連接，而且，第η-1片短磁傳感器芯片的第一條磁敏感膜的首端接Vc C，第η-1片短磁傳感器芯片的第二條磁敏感膜的首端接地，第η+1片短磁傳感器芯片的第一條磁敏感膜的尾端與η+1片短磁傳感器芯片的第二條磁敏感膜的尾端電連接，并接Vout ；2 ^ η的整數(shù)。
5.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，每組所述芯片組包括M片短磁傳感器芯片，每片所述短磁傳感器芯片包括兩條磁敏感膜，其中，第m-1短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端、第m短磁傳感器芯片內(nèi)的第一條磁敏感膜的首端和第m+1短磁傳感器芯片內(nèi)的第 一條磁敏感膜的首端電連接并共同接Vcc，第m-1短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端、第m短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端和第m+1短磁傳感器芯片內(nèi)的第一條磁敏感膜的尾端交匯電連接形成公共節(jié)點(diǎn)A，第m-Ι短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端、第m短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端和第m+1短磁傳感器芯片內(nèi)的第二條磁敏感膜的尾端交匯電連接形成公共節(jié)點(diǎn)B，公共節(jié)點(diǎn)A和公共節(jié)點(diǎn)B共同接Vout，第m-Ι短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端、第m短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端和第m+1短磁傳感器芯片內(nèi)的第二條磁敏感膜的首端電連接并共同接地，2 ( m的整數(shù)。
6.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，在同一所述芯片組內(nèi)，相鄰兩個(gè)所述短磁傳感器芯片的磁感應(yīng)膜橫向無(wú)縫排列。
7.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，在同一所述芯片組內(nèi)，相鄰兩個(gè)所述短磁傳感器芯片的磁感應(yīng)膜橫向存在間隙。
8.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，所述短磁傳感器芯片的磁感應(yīng)膜的長(zhǎng)度小于或等于3.3_。
9.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，在同一所述芯片組內(nèi)，所述短磁傳感器芯片相互平行設(shè)置并使得所述短磁傳感器芯片的磁感應(yīng)膜位于同一平面內(nèi)。
10.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，每個(gè)檢測(cè)單元對(duì)應(yīng)一個(gè)獨(dú)立輸出通道。
11.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，所述短磁傳感器芯片包括至少兩條彼此平行且釘扎方向相同或相反的磁感應(yīng)膜、焊盤以及導(dǎo)線，通過(guò)所述焊盤和導(dǎo)線將所述磁感應(yīng)膜電連接形成惠斯通電橋電路。
12.根據(jù)權(quán)利要求11所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，所述磁感應(yīng)膜為巨磁阻磁感應(yīng)膜、各向異性磁阻磁感應(yīng)膜、隧穿效應(yīng)磁阻磁感應(yīng)膜、巨磁阻抗效應(yīng)磁阻磁感應(yīng)膜、霍爾效應(yīng)膜或巨霍爾效應(yīng)膜。
13.根據(jù)權(quán)利要求11所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，還包括焊針，所述焊針固定于所述印制電路板，并與所述印制電路板上的導(dǎo)電線路電連接。
14.根據(jù)權(quán)利要求1所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，還包括屏蔽外殼，所述印制電路板設(shè)置于所述屏蔽外殼內(nèi)，并使所述芯片組與設(shè)置在所述屏蔽外殼上的導(dǎo)磁孔相對(duì)。
15.根據(jù)權(quán)利要求14所述的長(zhǎng)尺寸檢測(cè)磁傳感器，其特征在于，所述屏蔽外殼采用鐵氧體材料或坡莫合金材料制成，或者由金屬材料和/或非金屬材料制成，并在所述金屬材料和/或非金屬材料的表面涂覆蔽鍍層。
16.—種長(zhǎng)尺寸檢測(cè)磁傳感器的制造方法,其特征在于,包括: 獲取印制電路板和檢測(cè)單元，所述檢測(cè)單元包括至少一組芯片組，每組所述芯片組包括至少三片短磁傳感器芯片，同一組所述芯片組內(nèi)的所述短磁傳感器芯片橫向順序排列； 將所述檢測(cè)單元固定于所述印制電路板，并使所述檢測(cè)單元的輸入端及信號(hào)輸出端與所述印制電路板的導(dǎo)電線路 電連接； 獲取焊針，將所述焊針固定于所述印制電路板，并借助所述印制電路板上的導(dǎo)電線路使所述焊針與所述檢測(cè)單元的輸入端及信號(hào)輸出端電連接； 獲取屏蔽外殼，將所述印制電路板放置于所述屏蔽外殼內(nèi)，并使所述檢測(cè)單元與設(shè)置在所述屏蔽外殼上的導(dǎo)磁孔相對(duì)； 向所述屏蔽外殼內(nèi)填入樹(shù)脂膠，并將其烘干老化，從而將所述印制電路板固定于所述屏蔽外殼內(nèi)； 將位于所述屏蔽外殼外側(cè)和所述導(dǎo)磁孔周圍的多余樹(shù)脂膠去除。
【文檔編號(hào)】G07D7/04GK103839321SQ201210480611
【公開(kāi)日】2014年6月4日 申請(qǐng)日期:2012年11月23日 優(yōu)先權(quán)日:2012年11月23日
【發(fā)明者】時(shí)啟猛, 劉樂(lè)杰, 曲炳郡 申請(qǐng)人:北京嘉岳同樂(lè)極電子有限公司