專利名稱：一種全電子分時載波表用電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及的是遠(yuǎn)程控制抄表的電度表電路，尤其是一種全電子分時載波表用電路。
本方案是通過如下技術(shù)措施來實(shí)現(xiàn)的在主要包括有由電能計(jì)量芯片U4、光電耦合器N1、N2和晶體振蕩器J3以及阻容元件組成的常規(guī)計(jì)量電路、主控電路、分時顯示電路、電源電路和備用電源電路，本方案的特點(diǎn)是，所述的主控電路是由三極管Q1和電阻、電容、電感組成的載波輸出放大電路，由可塑電路U1、鑒頻器B1、濾波器B2、多路選擇開關(guān)U2和時鐘芯片U3組成的通訊、計(jì)量、分時控制電路所組成。本方案的具體特點(diǎn)還有，所述的具體主控電路是，電容C1、C2和電感L1并聯(lián)其中一端接電源VPP，另一端接三極管Q1的集電極，同時經(jīng)電容C4電感L3電容C6串聯(lián)接載波輸出的一端，該載波輸出端與220V電網(wǎng)線AV2連接，C4與L3的接點(diǎn)與地之問接有并聯(lián)的電容C3、C7和電感L2，該接點(diǎn)同時接可塑電路U1的2腳，L3與C6的接點(diǎn)經(jīng)電容C8和電感L4串聯(lián)接地，C8和L4的接點(diǎn)經(jīng)電容C5接載波輸出的另一端，該載波輸出端與220V電網(wǎng)線AV1連接，三極管Q1的發(fā)射極接地，基極經(jīng)電阻R1接地同時接U1的4腳，這組成載波通訊輸出的放大電路；可塑電路U1的1腳接鑒頻器B1的輸出端，同時經(jīng)電阻R2接電源VCC，B1的輸入端接電源VCC，U1的3腳接電源VPP，5腳接濾波器B2的輸出端，7腳接B2的輸入端，6腳接多路選擇開關(guān)U2的3腳同時經(jīng)電阻R3接電源VCC，8腳接時鐘芯片U3的6腳，9腳接分時顯示電路U4A的11腳和U4B的3腳，U1的11腳、12腳、13腳分別接U2的9腳、11腳和10腳，U1的14腳接地，15腳接電源VCC，16腳和18腳接頻率20M的晶振J1的兩端并有電容C9和C10接地，U1的19腳接計(jì)量電路的輸出，多路選擇開關(guān)U2的13、14、15、12、1、5、2、4腳分別經(jīng)電阻R4、R5、R6、R7、R8、R9、R10、R11接電源VCC，U2的6、7腳接地，時鐘芯片U3的1、2腳接頻率32.768K的晶振J2，4腳接地，3腳接U2的4腳，5腳接U2的5腳，7腳接備用電源VDD，由此構(gòu)成輸出載波的通訊、電能計(jì)量和分時的主控電路。所述的分時顯示電路是由兩個鎖存器U4A和U4B組成，U4A的10、13腳接電源VCC，12腳接U1的13腳，9腳經(jīng)電阻R13和發(fā)光二極管D2串聯(lián)接地，U4B的1、4腳接電源VCC，2腳接U1的12腳，5腳經(jīng)電阻R12和發(fā)光二極管D1串聯(lián)接地。所述的電源電路是220V電網(wǎng)線AV2和AV1經(jīng)開關(guān)S1接變壓器T1初級，T1的次級的一組接整流橋Z再經(jīng)電容C11、C12濾波輸出+15V的VPP電源，再經(jīng)穩(wěn)壓電源W1穩(wěn)壓和電容C13、C14濾波輸出+5V的VCC電源，T1次級的另一組經(jīng)半波整流和電容C15濾波，再經(jīng)穩(wěn)壓電源W2穩(wěn)壓和電容C16、C17濾波輸出+5V的AVDD電源供給計(jì)量電路。所述的備用電源電路是在斷電時，保證時鐘芯片U3的電源供應(yīng)，該電路在正常時是由電源VCC供電，經(jīng)電阻R14、二極管D3、D4串聯(lián)給電池E充電，同時輸出+3.6V的VDD電源，在E的兩端開接有電容C18，當(dāng)停電時，則由電池E輸出VDD電源。所述的主控電路中三極管Q1的型號為AJQ2，可塑電路U1的型號為ICY4B，鑒頻器B1的型號為LT28，濾波器B2的型號為455DW，多路選擇開關(guān)U2的型號為4051，時鐘芯片U3的型號為PCF8563。所述的分時顯示電路中鎖存器U4A、U4B采用的是一個型號為74HC74的芯片。
本方案的有益效果可根據(jù)對上述方案的敘述得知，由于在該方案中的主控電路是采用的可塑電路元件和一個三極管的載波輸出放大電路，這可提高載波輸出信號的品質(zhì)和可靠性，并可減少通訊的輔助電路，再加分時采用一個不斷電的時鐘芯片，可有效、可靠地計(jì)算分時時間，使整個電路結(jié)構(gòu)簡單，使用的元器件少，可大大降低生產(chǎn)成本，并能保證對電度表的計(jì)量、通訊和控制的可靠性。由此可見，本實(shí)用新型與現(xiàn)有技術(shù)相比，具有實(shí)質(zhì)性特點(diǎn)和進(jìn)步，其實(shí)施的有益效果也是顯而易見的。
圖2為本實(shí)用新型具體實(shí)施方式
采用的常規(guī)計(jì)量電路示意圖。
圖3為本實(shí)用新型具體實(shí)施方式
的電源電路示意圖。
圖4為本實(shí)用新型具體實(shí)施方式
的分時顯示電路示意圖。
圖5為本實(shí)用新型具體實(shí)施方式
的備用電源電路示意圖。
通過附圖可以看出，本方案的全電子分時載波表用電路，主要包括有由DA7755電能計(jì)量芯片U4、光電耦合器N1、N2和頻率為3.579M的晶體振蕩器J3以及阻容元件組成的計(jì)量電路見附圖2，以及主控電路、分時顯示電路、電源電路和備用電源電路，所述的主控電路是由型號為AJQ2的三極管Q1和電阻、電容、電感組成的載波輸出放大電路，由型號為ICY4B的可塑電路U1、型號為LT28的鑒頻器B1、型號為455DW的濾波器B2、型號為4051的多路選擇開關(guān)U2和型號為PCF8563的時鐘芯片U3組成的通訊、計(jì)量、分時控制電路所組成。所述主控電路的具體電路見附

圖1，是由電容C1、C2和電感L1并聯(lián)其中一端接電源VPP，另一端接三極管Q1的集電極，同時經(jīng)電容C4電感L3電容C6串聯(lián)接載波輸出的一端，該載波輸出端與220V電網(wǎng)線AV2連接，C4與L3的接點(diǎn)與地之間接有并聯(lián)的電容C3、C7和電感L2，該接點(diǎn)同時接可塑電路U1的2腳，L3與C6的接點(diǎn)經(jīng)電容C8和電感L4串聯(lián)接地，C8和L4的接點(diǎn)經(jīng)電容C5接載波輸出的另一端，該載波輸出端與220V電網(wǎng)線AV1連接，三極管Q1的發(fā)射極接地，基極經(jīng)電阻R1接地同時接U1的4腳，這組成載波通訊輸出的放大電路；可塑電路U1的1腳接鑒頻器B1的輸出端，同時經(jīng)電阻R2接電源VCC，B1的輸入端接電源VCC，U1的3腳接電源VPP，5腳接濾波器B2的輸出端，7腳接B2的輸入端，6腳接多路選擇開關(guān)U2的3腳同時經(jīng)電阻R3接電源VCC，8腳接時鐘芯片U3的6腳，9腳接分時顯示電路U4A的11腳和U4B的3腳，U1的11腳、12腳、13腳分別接U2的9腳、11腳和10腳，U1的14腳接地，15腳接電源VCC，16腳和18腳接頻率20M的晶振J1的兩端并有電容C9和C10接地，U1的19腳接計(jì)量電路的輸出，多路選擇開關(guān)U2的13、14、15、12、1、5、2、4腳分別經(jīng)電阻R4、R5、R6、R7、R8、R9、R10、R11接電源VCC，U2的6、7腳接地，時鐘芯片U3的1、2腳接頻率32.768K的晶振J2，4腳接地，3腳接U2的4腳，5腳接U2的5腳，7腳接備用電源VDD，由此構(gòu)成輸出載波的通訊、電能計(jì)量和分時的主控電路。所述的分時顯示電路見附圖4，是由兩個鎖存器U4A和U4B組成，鎖存器U4A、U4B采用的是一個型號為74HC74的芯片，U4A的10、13腳接電源VCC，12腳接U1的13腳，9腳經(jīng)電阻R13和發(fā)光二極管D2串聯(lián)接地，U4B的1、4腳接電源VCC，2腳接U1的12腳，5腳經(jīng)電阻R12和發(fā)光二極管D1串聯(lián)接地，該電路可以利用發(fā)光二極管D1和D2的亮、滅來顯示電度表是在高峰時間用電，還是在低峰時間用電，或是在正常時間用電。所述的電源電路見附圖3，是由220V電網(wǎng)線AV2和AV1經(jīng)開關(guān)S1接變壓器T1初級，T1的次級的一組接整流橋Z再經(jīng)電容C11、C12濾波輸出+15V的VPP電源，再經(jīng)穩(wěn)壓電源W1穩(wěn)壓和電容C13、C14濾波輸出+5V的VCC電源，T1次級的另一組經(jīng)半波整流和電容C15濾波，再經(jīng)穩(wěn)壓電源W2穩(wěn)壓和電容C16、C17濾波，輸出對交流輸入中一相之間+5V的AVDD電源，供給計(jì)量電路。所述的備用電源電路見附圖5，該電路是在斷電時能保證時鐘芯片U3的電源供應(yīng)，電路在正常供電時是由電源VCC供電，經(jīng)電阻R14、二極管D3、D4串聯(lián)給電池E充電，同時輸出+3.6V的VDD電源，在E的兩端并接有電容C18，當(dāng)停電時，將由電池E輸出VDD電源。
權(quán)利要求1.一種全電子分時載波表用電路，主要包括有由電能計(jì)量芯片U4、光電耦合器N1、N2和晶體振蕩器J3以及阻容元件組成的常規(guī)計(jì)量電路、主控電路、分時顯示電路、電源電路和備用電源電路，其特征是所述的主控電路是由三極管Q1和電阻、電容、電感組成的載波輸出放大電路，由可塑電路U1、鑒頻器B1、濾波器B2、多路選擇開關(guān)U2和時鐘芯片U3組成的通訊、計(jì)量、分時控制電路所組成；所述的具體主控電路是，電容C1、C2和電感L1并聯(lián)其中一端接電源VPP，另一端接三極管Q1的集電極，同時經(jīng)電容C4電感L3電容C6串聯(lián)接載波輸出的一端，該載波輸出端與220V電網(wǎng)線AV2連接，C4與L3的接點(diǎn)與地之間接有并聯(lián)的電容C3、C7和電感L2，該接點(diǎn)同時接可塑電路U1的2腳，L3與C6的接點(diǎn)經(jīng)電容C8和電感L4串聯(lián)接地，C8和L4的接點(diǎn)經(jīng)電容C5接載波輸出的另一端，該載波輸出端與220V電網(wǎng)線AV1連接，三極管Q1的發(fā)射極接地，基極經(jīng)電阻R1接地同時接U1的4腳，這組成載波通訊輸出的放大電路；可塑電路U1的1腳接鑒頻器B1的輸出端，同時經(jīng)電阻R2接電源VCC，B1的輸入端接電源VCC，U1的3腳接電源VPP，5腳接濾波器B2的輸出端，7腳接B2的輸入端，6腳接多路選擇開關(guān)U2的3腳同時經(jīng)電阻R3接電源VCC，8腳接時鐘芯片U3的6腳，9腳接分時顯示電路U4A的11腳和U4B的3腳，U1的11腳、12腳、13腳分別接U2的9腳、11腳和10腳，U1的14腳接地，15腳接電源VCC，16腳和18腳接頻率20M的晶振J1的兩端并有電容C9和C10接地，U1的19腳接計(jì)量電路的輸出，多路選擇開關(guān)U2的13、14、15、12、1、5、2、4腳分別經(jīng)電阻R4、R5、R6、R7、R8、R9、R10、R11接電源VCC，U2的6、7腳接地，時鐘芯片U3的1、2腳接頻率32.768K的晶振J2，4腳接地，3腳接U2的4腳，5腳接U2的5腳，7腳接備用電源VDD，由此構(gòu)成輸出載波的通訊、電能計(jì)量和分時的主控電路。
2.根據(jù)權(quán)利要求1所述的全電子分時載波表用電路，其特征是所述的分時顯示電路是由兩個鎖存器U4A和U4B組成，U4A的10、13腳接電源VCC，12腳接U1的13腳，9腳經(jīng)電阻R13和發(fā)光二極管D2串聯(lián)接地，U4B的1、4腳接電源VCC，2腳接U1的12腳，5腳經(jīng)電阻R12和發(fā)光二極管D1串聯(lián)接地。
3.根據(jù)權(quán)利要求1所述的全電子分時載波表用電路，其特征是所述的電源電路是220V電網(wǎng)線AV2和AV1經(jīng)開關(guān)S1接變壓器T1初級，T1的次級的一組接整流橋Z再經(jīng)電容C11、C12濾波輸出+15V的VPP電源，再經(jīng)穩(wěn)壓電源W1穩(wěn)壓和電容C13、C14濾波輸出+5V的VCC電源，T1次級的另一組經(jīng)半波整流和電容C15濾波，再經(jīng)穩(wěn)壓電源W2穩(wěn)壓和電容C16、C17濾波輸出+5V的AVDD電源供給計(jì)量電路。
4.根據(jù)權(quán)利要求1所述的全電子分時載波表用電路，其特征是所述的備用電源電路是在斷電時，保證時鐘芯片U3的電源供應(yīng)，該電路在正常時是由電源VCC供電，經(jīng)電阻R14、二極管D3、D4串聯(lián)給電池E充電，同時輸出+3.6V的VDD電源，在E的兩端并接有電容C18，當(dāng)停電時，則由電池E輸出VDD電源。
5.根據(jù)權(quán)利要求1所述的全電子分時載波表用電路，其特征是所述的主控電路中三極管Q1的型號為AJQ2，可塑電路U1的型號為ICY4B，鑒頻器B1的型號為LT28，濾波器B2的型號為455DW，多路選擇開關(guān)U2的型號為4051，時鐘芯片U3的型號為PCF8563。
6.根據(jù)權(quán)利要求2所述的全電子分時載波表用電路，其特征是所述的分時顯示電路中鎖存器U4A、U4B采用的是一個型號為74HC74的芯片。
專利摘要本實(shí)用新型提供了一種全電子分時載波表用電路技術(shù)方案。該方案在主要包括有由電能計(jì)量芯片U4、光電耦合器N1、N2和晶體振蕩器J3以及阻容元件組成的常規(guī)計(jì)量電路、主控電路、分時顯示電路、電源電路和備用電源電路，本方案的特點(diǎn)是，所述的主控電路是由三極管Q1和電阻、電容、電感組成的載波輸出放大電路，由可塑電路U1、鑒頻器B1、濾波器B2、多路選擇開關(guān)U2和時鐘芯片U3組成的通訊、計(jì)量、分時控制電路所組成。該電路可提高載波輸出信號的品質(zhì)，并可減少通訊的輔助電路，分時采用不斷電的時鐘芯片，可有效地計(jì)算分時時間，使整個電路結(jié)構(gòu)簡單，使用的元器件少，可大大降低生產(chǎn)成本，并能保證對電度表的計(jì)量、通訊和控制的可靠性。
文檔編號G08C15/00GK2538030SQ0221225
公開日2003年2月26日 申請日期2002年1月21日 優(yōu)先權(quán)日2002年1月21日
發(fā)明者張益民 申請人:張益民