專利名稱：基于視頻流的嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及交通監(jiān)控系統(tǒng)，特別是涉及基于視頻技術(shù)對(duì)視頻交通流中 的車輛進(jìn)行實(shí)時(shí)處理的嵌入式交通視頻監(jiān)控系統(tǒng)。
背景技術(shù)：
美國(guó)、西歐和日本等發(fā)達(dá)國(guó)家為了解決道路交通運(yùn)輸智能化問題，對(duì)
(智能交通)ITS開發(fā)進(jìn)行了大量的研究。
ITS系統(tǒng)實(shí)現(xiàn)自動(dòng)車輛分類和識(shí)別，需要做的第一步是探測(cè)及攝取車輛 的特征信息。七十年代以來(lái)，國(guó)內(nèi)外專家、學(xué)者研制了很多交通信息采集 設(shè)備，如微波雷達(dá)探測(cè)器、感應(yīng)線圈檢測(cè)器、超聲波檢測(cè)器、激光探測(cè)器、 紅外線車型檢測(cè)器、聲學(xué)檢測(cè)器、磁力計(jì)檢測(cè)器等。因而目前常用的車型 自動(dòng)識(shí)別方法有雷達(dá)、感應(yīng)線圈、超聲波、激光、紅外、聲學(xué)、磁力計(jì)等。
較前面提到的各種檢測(cè)手段，視頻檢測(cè)設(shè)備有更多的優(yōu)點(diǎn) (1)安裝簡(jiǎn)便、無(wú)需破壞地面視頻采集裝置安裝簡(jiǎn)便且易于調(diào)整和 移動(dòng)，安裝時(shí)不影響公路交通。同時(shí)，可以有效利用現(xiàn)有公路網(wǎng)上的已有 視頻設(shè)備，這將大大節(jié)省開支；(2)檢測(cè)范圍廣 一套視頻檢測(cè)器設(shè)備可 進(jìn)行多車道的檢測(cè)，且在一定的監(jiān)控范圍內(nèi)可以實(shí)現(xiàn)對(duì)運(yùn)動(dòng)車輛的跟蹤和 識(shí)別；(3)檢測(cè)信息量大視頻包含更為豐富的交通信息。通過計(jì)算機(jī)視覺
不僅可以獲取車流量、車型、車速、占有率、車輛分類等常規(guī)交通信息， 還可以獲取常規(guī)檢測(cè)器無(wú)法得到的車牌號(hào)碼、車輛運(yùn)行軌跡，以及大范圍
交通現(xiàn)場(chǎng)信息等等。(4)實(shí)現(xiàn)更多的交通管理功能這是其它檢測(cè)設(shè)備無(wú)法
做到的。基于視頻流的方法可以方便地與傳統(tǒng)的視頻監(jiān)控系統(tǒng)整合，可提 供現(xiàn)場(chǎng)錄像，重現(xiàn)交通場(chǎng)景，高速實(shí)時(shí)監(jiān)測(cè)車輛有無(wú)違章行為(包括亂停、
越線、超速等)和事故發(fā)生等，并提供參考證據(jù)；(5)可為交通管理部門提 供可視圖像，可方便快捷的圖像回放、圖像檢索等；(6)檢測(cè)信號(hào)的傳輸方 便利于實(shí)施遠(yuǎn)程監(jiān)控且監(jiān)控范圍較廣；(7)成本低維護(hù)費(fèi)用也較低， 性價(jià)比高；(8)對(duì)周圍環(huán)境沒有影響，不會(huì)造成污染，相同檢測(cè)器之間也不
會(huì)發(fā)生相互干擾；(9)隨著硬件技術(shù)的發(fā)展，視頻傳感器的價(jià)格越來(lái)越低， CPU處理器的處理能力越來(lái)越強(qiáng)，能夠勝任很復(fù)雜的圖像處理算法。
隨著視頻技術(shù)的發(fā)展，利用圖像進(jìn)行車型檢測(cè)的研究也越來(lái)越多。由 于圖像檢測(cè)應(yīng)用范圍廣，獲取信息豐富，可以用來(lái)實(shí)現(xiàn)道路交通監(jiān)控、車 型分類及識(shí)別、車牌的自動(dòng)識(shí)別、高速公路的自動(dòng)收費(fèi)、智能化交通導(dǎo)航
目前的智能交通視頻監(jiān)控系統(tǒng)CPU大多選用單片機(jī)或者工控機(jī)，只能
執(zhí)行定時(shí)算法，以RS232或者RS485作為通訊方式，根本無(wú)法滿足智能交 通對(duì)于路口控制器的要求，即使選用DSP視頻處理芯片，視頻輸入也多是l 路的。4路或者8路以上的很少，主要存在的問題是成本高、開發(fā)和生產(chǎn)難 度大。因此現(xiàn)有的視頻智能交通監(jiān)控系統(tǒng)存在適應(yīng)性差、檢測(cè)精度低、處 理器計(jì)算能力差、通訊方式單一、應(yīng)用范圍狹窄等問題。

發(fā)明內(nèi)容
本發(fā)明提出了嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)，既保證系統(tǒng)的高速實(shí)時(shí) 處理，又方便擴(kuò)展各種硬件接口，通訊方式多樣化，適合各種復(fù)雜交通場(chǎng) 景的處理。
基于視頻流的嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)，包括攝像頭、第一 DSP 模塊、第二 DSP模塊、FPGA邏輯控制模塊、ARM模塊、HPI (Host Port Interface,主機(jī)接口)通信接口和外圍接口；
第一和第二 DSP模塊對(duì)攝像頭采集的視頻信號(hào)進(jìn)行交通流識(shí)別分析處 理，將處理后的結(jié)果圖像通過HPI通信接口傳送給ARM模塊；
ARM模塊控制兩DSP模塊的工作模式，將接收的結(jié)果圖像通過外圍接 口傳送給外接設(shè)備；
FPGA邏輯控制模塊分別與第一、第二 DSP模塊、ARM微處理器相連接， 以實(shí)現(xiàn)系統(tǒng)的協(xié)調(diào)控制和圖像緩存。
所述第一和第二 DSP模塊結(jié)構(gòu)相同，包括DSP芯片和分別與其相接的 第一同歩動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)、視頻編解碼器、音頻編解碼器、 FLASH存儲(chǔ)器、第一以太網(wǎng)接口和監(jiān)視電路。
所述ARM模塊包括ARM芯片和與其相接的第二 SDRAM存儲(chǔ)器、CF 卡接口、 IDE接口、 VGA顯示接口、 UART接口、第二以太網(wǎng)接口和USB接口。
所述外圍接口具體為RS232接口、 RS485接口、 PCMCIA接口、紅外 接口、鼠標(biāo)接口、 LCD接口、 VGA接口、交通燈接口、 WLAN接口、 802.11b
接口和硬盤接口之中任意一種或者組合。 所述DSP芯片采用TMS320DM642芯片。 所述ARM芯片采用高速ARM9處理器EP9315芯片。 所述FPGA邏輯控制模塊采用EP1C6Q240C芯片。
本發(fā)明的技術(shù)效果體現(xiàn)在以下幾點(diǎn)
(1) 采用先進(jìn)的多媒體應(yīng)用DSP芯片。它集成了視頻/音頻接口、以 太網(wǎng)接口、 PCI接口等片上接口。該芯片使用0.8點(diǎn)距的BGA封裝集成度極 高，內(nèi)部使用了改進(jìn)的哈佛結(jié)構(gòu)，數(shù)據(jù)與程序總線分離但并不單獨(dú)編址提 高了靈活性和數(shù)據(jù)吞吐量。具有多個(gè)處理單元，最多可以在同一個(gè)周期內(nèi) 執(zhí)行8條并行指令，大大提高運(yùn)行速度。比采用其他DSP芯片具有更快速 度、更高性能和更好的性價(jià)比。
(2) 本發(fā)明采用的ARM9是一款性能高、功耗低、成本低、功能全的 基于嵌入式系統(tǒng)的開發(fā)工具、套件。與其他基于ARM9核的嵌入式微處理器 相比較，無(wú)論是在整體性能、片內(nèi)外圍接口，以及系統(tǒng)成本方面，都有明 顯的優(yōu)勢(shì)。
(3) 本發(fā)明的硬件體系結(jié)構(gòu)采用了基于雙DSP+A固+FPGA的全新設(shè)計(jì) 方案。結(jié)合了三者的優(yōu)勢(shì)，DSP處理器實(shí)現(xiàn)了視頻圖像的高速實(shí)時(shí)運(yùn)行，ARM 方便功能和接口擴(kuò)展，F(xiàn)PGA實(shí)現(xiàn)系統(tǒng)的協(xié)調(diào)控制，真正實(shí)現(xiàn)了本發(fā)明的嵌 入式高速實(shí)時(shí)處理的目標(biāo)。并且功能強(qiáng)大、性能卓越、穩(wěn)定可靠。
(4) 接口技術(shù)是本發(fā)明的又一個(gè)重要技術(shù)，其提供了功能豐富而且強(qiáng) 大的各種接口，具有模塊化、小型化、低功耗、高性能、可擴(kuò)展、可重構(gòu) 的特點(diǎn)。
本發(fā)明以低成本實(shí)現(xiàn)了高質(zhì)量的實(shí)時(shí)交通視頻監(jiān)控功能，具有廣泛的
應(yīng)用領(lǐng)域，應(yīng)用場(chǎng)合包括高速公路，橋梁，隧道等收費(fèi)管理系統(tǒng)；城市 交通車輛管理，電子警察，海關(guān)邊境交通監(jiān)控；智能小區(qū)、智能停車場(chǎng)管 理；車牌驗(yàn)證，車流統(tǒng)計(jì)，移動(dòng)和車載系統(tǒng)等。


圖1為本發(fā)明總體結(jié)構(gòu)框圖。 圖2為DSP模塊的結(jié)構(gòu)框圖。 圖3為ARM模塊的結(jié)構(gòu)框圖。
具體實(shí)施例方式
本發(fā)明針對(duì)國(guó)內(nèi)外已有的智能交通系統(tǒng)適應(yīng)性差、檢測(cè)精度低、處理 器計(jì)算能力差、通訊方式單一、應(yīng)用范圍狹窄等問題，對(duì)交通視頻監(jiān)控系 統(tǒng)的各個(gè)環(huán)節(jié)都發(fā)展一些新技術(shù)。在該系統(tǒng)中，采用兩片高速數(shù)字信號(hào)處 理器DSP (Digital Signal Processor,數(shù)字信號(hào)處理器)芯片和嵌入式芯片 ARM (Advanced RISC Machine)作為實(shí)時(shí)處理器，接口豐富，通訊方式多 樣。
本發(fā)明提出的交通視頻監(jiān)控系統(tǒng)，包括攝像頭、第一 DSP模塊、第二 DSP模塊、ARM模塊、HPI (Host Port Interface,主機(jī)接口)通信接口、 FPGA (Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)邏輯控制模 塊和一系列外圍接口，如圖1所示。第一 DSP模塊和第二 DSP模塊分別連 接1-4路攝像頭，第一 DSP模塊和第二 DSP模塊分別通過HPI通信接口與 ARM模塊通信，F(xiàn)PGA模塊分別與第一 DSP模塊、第二DSP模塊、ARM模塊通 過控制、數(shù)據(jù)、地址信號(hào)線相連，ARM模塊外擴(kuò)有USB2.0接口、 RS232接 口、 RS485接口、 PCMCIA接口、紅外接口、鼠標(biāo)接口、 LCD接口、 VGA接口、 交通燈接口、 100M WLAN接口、 802.11b接口、硬盤接口。
本發(fā)明可以同時(shí)獲取四路或者八路攝像機(jī)采集的視頻信號(hào)，DSP模塊通 過模數(shù)變換將其轉(zhuǎn)換為數(shù)字圖像信息，并進(jìn)行視頻序列交通流圖像的檢測(cè) 和識(shí)別等算法處理，處理后的結(jié)果圖像可直接經(jīng)過數(shù)模變換后送去視頻顯
示。ARM模塊通過HPI通信接口接收經(jīng)過DSP模塊處理后的結(jié)果圖像，結(jié)果 圖像包括交通流的檢測(cè)、跟蹤和識(shí)別結(jié)果以及計(jì)算得到的交通參數(shù)信息， 這些信息可以通過RS232串口傳送到PC機(jī)進(jìn)行調(diào)試，或者可通過以太網(wǎng)接 口以光纖網(wǎng)絡(luò)方式送到交通控制中心，也可通過100M WLAN接口以無(wú)線通 信方式送到交通控制中心的其他高速外設(shè)，而大容量的歷史視頻圖像信息 還可以存儲(chǔ)到外擴(kuò)的硬盤里，ARM的RS485接口控制視頻攝像機(jī)的云臺(tái)轉(zhuǎn)動(dòng)。 因此，整個(gè)系統(tǒng)不僅存儲(chǔ)容量足夠大，通信高速快捷，而且接口方便多樣， 適宜不同的應(yīng)用場(chǎng)合，形成一個(gè)有機(jī)的整體。
圖2為DSP模塊的結(jié)構(gòu)框圖，兩DSP模塊結(jié)構(gòu)相同，均選用一款面向 數(shù)字多媒體應(yīng)用的DSP芯片，集成了視頻/音頻接口、以太網(wǎng)接口、 PCI接 口等片上接口。使用0.8點(diǎn)距的BGA封裝，集成度極高，內(nèi)部使用了改進(jìn) 的哈佛結(jié)構(gòu)，數(shù)據(jù)與程序總線分離但并不單獨(dú)編址提高了靈活性和數(shù)據(jù)吞 吐量。具有多個(gè)處理單元，最多可以在同一個(gè)周期內(nèi)執(zhí)行8條并行指令， 大大提高運(yùn)行速度。
該DSP芯片的CPU時(shí)鐘頻率可達(dá)600MHz，指令吞吐量將達(dá)到4800MIPS， 內(nèi)部支持兩級(jí)Cache緩存，其中第一級(jí)Cache對(duì)開發(fā)人員來(lái)說是不可見的， 而第二級(jí)的Cache大小是可配置的，芯片自動(dòng)完成這兩級(jí)Cache之間數(shù)據(jù) 一致性的維護(hù)。有了這兩級(jí)Cache的支持將使CPU的執(zhí)行速度大大加快。 同時(shí)，64比特寬度的EMIF (External Memory Interface,外部存儲(chǔ)器接 口) 口，可以無(wú)縫連接至lj SDRAM (Synchronous Dynamic Random Access Memory,同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)，SRAM (Static Random Access Memory, 靜態(tài)隨機(jī)存儲(chǔ)器)等各種存儲(chǔ)器，方便了存儲(chǔ)器資源的擴(kuò)展。
SDRAM存儲(chǔ)器是系統(tǒng)的主存儲(chǔ)器，本發(fā)明在DSP片外擴(kuò)展了 128MBytes 的SDRAM，位于EM工F的CE0地址空間，用于在系統(tǒng)運(yùn)行時(shí)存放程序和數(shù)據(jù)。 數(shù)據(jù)寬度為64bits。本發(fā)明內(nèi)存采用4片SDRAM芯片，單片容量為32MB, 總?cè)萘繛?28MB,工作電壓在3. 3V。
本發(fā)明使用的解碼芯片包含4個(gè)高質(zhì)量NTSC/PAL視頻解碼器，可以將 模擬信號(hào)轉(zhuǎn)換為數(shù)字化的YCbO信號(hào)，使用于安全監(jiān)控領(lǐng)域。還包含4個(gè) 10位A/D，專屬的數(shù)碼增/減控制器，區(qū)分亮度和色度的專屬技術(shù)，以減
低跨亮度和跨色度的情形。在每一個(gè)通道中的雙定標(biāo)器，提供2種不同縮
放比54MHz ITU-R BT. 656安控視訊輸出格式。4種內(nèi)建的動(dòng)作偵測(cè)器也能 夠強(qiáng)化安控系統(tǒng)的特性。
攝像頭輸入的模擬視頻通過這個(gè)解碼芯片轉(zhuǎn)化成數(shù)字信號(hào)，并傳輸?shù)?DSP芯片中等候處理。它所支持的模擬視頻制式有PAL制、NTSC制以及S 端子視頻。DSP芯片具有專用的三個(gè)視頻接口，分別為VP0、 VP1、 VP2。每 個(gè)視頻口具有20根數(shù)據(jù)線，兩個(gè)時(shí)鐘，三根控制線，而每個(gè)視頻口又可分 為A、 B兩個(gè)通道。本系統(tǒng)分別連接在DSP的VP1和VP2接口上，其中VP1 和VP2接口都采用了 8-Bits數(shù)據(jù)的通道A和通道B，因此， 一片DSP可以 提供四路，兩片DSP芯片共可提供八路視頻輸入。而VPO接口接上輸出數(shù) 據(jù)流，其格式可以為PAL格式或者通過VGA接口送出去顯示。
音頻編解碼器可以進(jìn)行A/D和D/A變換，方便的進(jìn)行音頻的采集與回 放。它連接在DSP芯片的McASP (Multi-channel Audio Serial Port,多 通道音頻串行端口)接口上。這個(gè)模塊可以進(jìn)行全雙工的操作，也就是說 聲音的輸入和輸出可以互不影響。
本發(fā)明在DSP芯片外擴(kuò)展了 64MBits的Flash存儲(chǔ)器，位于DSP芯片 的CE1地址空間，用于導(dǎo)入裝載和存儲(chǔ)FPGA的配置信息和在系統(tǒng)掉電時(shí)存 放程序和數(shù)據(jù)。數(shù)據(jù)寬度為16bit。當(dāng)系統(tǒng)上電自啟動(dòng)的時(shí)候DSP芯片會(huì)自 動(dòng)讀取其中保存的用戶程序，并將程序拷貝到SDRAM存儲(chǔ)器中執(zhí)行。
DSP模塊提供了一個(gè)以太網(wǎng)接口 ，只要在外部連接上一個(gè)物理層器件就 可以實(shí)現(xiàn)以太網(wǎng)的通信。DSP內(nèi)部提供了一組寄存器，可以讓以太網(wǎng)接口在 沒有DSP核心干預(yù)的條件下接收或發(fā)送1024個(gè)數(shù)據(jù)包。DSP的以太網(wǎng)接口 可以支持10/lOOMHz全雙工模式，支持廣播和組播?？梢赃B接多個(gè)外部的 物理層器件以實(shí)現(xiàn)多個(gè)網(wǎng)絡(luò)的傳輸。
由于系統(tǒng)可能長(zhǎng)時(shí)間工作在無(wú)人照看的條件下，系統(tǒng)的穩(wěn)定性也很重 要。監(jiān)視電路即看門狗電路提供了一種可以使系統(tǒng)從死機(jī)中自動(dòng)恢復(fù)的機(jī) 制，當(dāng)系統(tǒng)長(zhǎng)時(shí)間沒有刷新看門狗的有效端口時(shí)，看門狗電路會(huì)自動(dòng)復(fù)位 整個(gè)系統(tǒng)，使系統(tǒng)脫離死機(jī)狀態(tài)?？撮T狗連接在GPIO上?？撮T狗芯片有一 個(gè)使能信號(hào)，可以利用它讓看門狗停止動(dòng)作，使其不會(huì)影響系統(tǒng)的調(diào)試。 圖3為ARM模塊結(jié)構(gòu)框圖，ARM芯片選用目前集成度最高的ARM9系列， 內(nèi)核采用哈佛(Harvard)總線結(jié)構(gòu)，包括ARM9TDMI核、腿U ( Memory Management Unit,存儲(chǔ)管理單元)、指令及數(shù)據(jù)Cache,支持32位ARM指 令集和16位Thumb壓縮指令集。ARM9內(nèi)部總線采用先進(jìn)微控制器總線構(gòu)架 AMBA(Advanced Micro-controller Bus Architecture,先進(jìn)的微控制器總 線結(jié)構(gòu))，包括處理器核內(nèi)部的高速總線AHB、處理器核外部的低速外圍總 線APB以及它們之間的橋接。
ARM9由于是一款高度集成SoC(System on Chip,片上系統(tǒng))處理器， 具有獨(dú)立的16KB的數(shù)據(jù)緩存區(qū)和16KB的指令緩存區(qū)，可支持多種嵌入式 操作系統(tǒng)如Linux、 Windows CE等。主頻為200MHZ，總線速度可達(dá)lOOMHz。 內(nèi)部獨(dú)有的Maverick Crunch系統(tǒng)控制協(xié)處理器增加了浮點(diǎn)、整數(shù)和信號(hào) 處理指令和優(yōu)化的數(shù)字音視頻壓縮算法。芯片采用BGA封裝，體積較小。
ARM9內(nèi)部沒有存儲(chǔ)器，所以需要通過外圍器件進(jìn)行擴(kuò)展。外部存儲(chǔ)器 接口支持32/16/8位的SRAM/Flash/薩、串行EEPR0M和最多可達(dá)4個(gè)32 位的SDRAM等存儲(chǔ)器，通過/SDCS
信號(hào)對(duì)SDRAM存儲(chǔ)器進(jìn)行片選。ARM9 提供公用的地址總線和數(shù)據(jù)總線及專門的控制總線共80根。其中地址總線 26根，因此可尋址的最大范圍為64M。
本發(fā)明ARM9的內(nèi)存采用2片SDRAM,單片容量為32MB，總?cè)萘繛?4MB， 該芯片工作電壓在3. 3V。
CF (CompactFlash,壓縮閃存)卡不僅僅是一個(gè)存儲(chǔ)器件，且因其內(nèi) 部有一控制器，兼容性良好，無(wú)論采用多大容量的內(nèi)存芯片組，其外部接 口都是標(biāo)準(zhǔn)的ATA(IDE)接口，而且既可以工作在3. 3V電壓下，也可以工作 在5V電壓下，因此在嵌入式系統(tǒng)中應(yīng)用非常廣泛。CF卡采用并行讀寫方式 進(jìn)行數(shù)據(jù)操作，因此其數(shù)據(jù)傳輸速度非常快，寫的速度在UDMA模式下可達(dá) 16M/S。而其容量目前已有8G之巨。
CF卡中的數(shù)據(jù)為16位。有50管腳。如果令CF卡工作于UDMA模式下， 因其讀寫頻率很高，而在高頻數(shù)字電路中，由于信號(hào)在傳輸線上傳輸會(huì)產(chǎn) 生一些干擾及反射等，所以需要在傳輸線的源端串聯(lián)一電阻而使阻值匹配， 用來(lái)消除反射，提高數(shù)據(jù)傳輸?shù)臏?zhǔn)確性。另外，當(dāng)時(shí)鐘線與數(shù)據(jù)線的長(zhǎng)度
有很大誤差時(shí)，造成時(shí)鐘與數(shù)據(jù)不同步，將會(huì)使數(shù)據(jù)傳輸出現(xiàn)錯(cuò)誤，所以
數(shù)據(jù)線與時(shí)鐘線誤差不能超過0. 5英寸。
IDE接口使用的是一條40針的帶狀電纜， 一般來(lái)講，該電纜長(zhǎng)度不應(yīng) 超過18英寸(46cm)，電纜用來(lái)連接主機(jī)與硬盤，也可以直接在PCB板上將 主機(jī)接口與硬盤相連。在2.5英寸硬盤中，使用一條44針電纜來(lái)完成信號(hào) 及供電電壓的連接。多出的四針為提供電源所用，將其編號(hào)為41-44。在硬 盤驅(qū)動(dòng)器的末端采用一個(gè)50管腳的連接器。所多出的另外6個(gè)管腳中的兩 個(gè)管腳用來(lái)完成編碼，其余的用來(lái)留給制造商為驅(qū)動(dòng)器的編號(hào)進(jìn)行跳線， 以A、 B、 C、 D、 E、 F表示。
VGA接口，也叫D-Sub接口，是目前PC顯示器中最常用的一種接口。 信號(hào)類型為模擬類型，顯示卡(主機(jī))端的接口為15針母插座，VGA接口本 質(zhì)上是一個(gè)模擬接口，但其同步掃描信號(hào)和LCD掃描式接口的同步信號(hào)是 完全一致的，所以通過一些數(shù)模轉(zhuǎn)換芯片，完全可以將LCD掃描接口轉(zhuǎn)換 為VGA接口。
UART接口模塊包括UARTO和UART1兩個(gè)。UARTO用于程序的下載以及 軟件的調(diào)試；UART1可以支持與串行接口的常見外設(shè)連接。
A體9內(nèi)嵌10M/100Mbps以太網(wǎng)MAC。以太網(wǎng)MAC是0SI參考模型中界 于物理層(Physical Layer, PHY)與邏輯鏈路層(LLC)之間的MAC子層的 硬件實(shí)現(xiàn)，以太網(wǎng)MAC支持Mil (Media Ind印endent Interface,媒體獨(dú)立 接口)禾口 RMII (Reduced Media Ind印endent Interface,精簡(jiǎn)的媒體獨(dú)立接
口)模式的數(shù)據(jù)傳輸。
通用串行總線USB，是一種快速、靈活的總線接口。與其它通信接口比 較，USB接口的最大特點(diǎn)是易于使用，這也是USB的主要設(shè)計(jì)目標(biāo)。作為一 種高速總線接口， USB適用于多種設(shè)備，比如數(shù)碼相機(jī)、MP3播放機(jī)、高速 數(shù)據(jù)采集設(shè)備等。易于使用還表現(xiàn)在USB接口支持熱插拔，并且所有的配 置過程都由系統(tǒng)自動(dòng)完成，無(wú)需用戶干預(yù)。所選擇的ARM9片內(nèi)集成了三個(gè) USB2.0的全速主口，與0CHI USB2. 0全速規(guī)范完全兼容，只需要通過簡(jiǎn)單 接口電路即可構(gòu)建各種基于USB接口的復(fù)雜應(yīng)用。本發(fā)明設(shè)計(jì)了 3個(gè)USB 接口，分別用來(lái)驅(qū)動(dòng)系統(tǒng)的輸入設(shè)備鼠標(biāo)、鍵盤以及U盤、硬盤等移動(dòng)存
儲(chǔ)設(shè)備。
HPI通信接口提供了三個(gè)寄存器，可以讓外部主控芯片方便的訪問DSP 內(nèi)部的地址空間。它是一種并行的，數(shù)據(jù)地址復(fù)用的總線，經(jīng)過隔離器以
后可以直接連接到其他控制芯片的總線上。主機(jī)可以通過HPI接口訪問整 個(gè)DSP的尋址空間，支持單個(gè)模式或者突發(fā)模式的數(shù)據(jù)傳輸。
本發(fā)明中，ARM9是主控制器，兩片DSP是從控制器，DSP主要完成復(fù) 雜的算法、測(cè)試數(shù)據(jù)的打包和開關(guān)量信息的接收和發(fā)出工作。因此，建立 主控制器ARM9與DSP的通信是DSP數(shù)據(jù)處理的前提。
HPI通信接口就是DSP的主機(jī)接口，主機(jī)掌管該接口的主動(dòng)權(quán)，通過它 直接訪問CPU的存取空間，另外，主機(jī)還可以訪問片內(nèi)存儲(chǔ)映射的外圍設(shè) 備。DSP的HPI總線擴(kuò)展為32-bit，可以設(shè)置為HP工32和HPI16加以太網(wǎng) 接口兩種模式，HPI16模式就是HPI的高16位數(shù)據(jù)線和EMAC管腳共用，只 有低16位數(shù)據(jù)線可用。由于設(shè)計(jì)中采用了網(wǎng)口，所以只能選擇HPI16模式 傳輸數(shù)據(jù)。
HPI接口作為從端口，使DSP成為從設(shè)備。通過HP工，主機(jī)(這里是ARM9) 和DSP可通過DSP內(nèi)部或外部存儲(chǔ)器交換信息。HPI接口通過HPI控制寄存 器(HPIC)、地址寄存器(HPIA)、數(shù)據(jù)寄存器(HPID)和HP工內(nèi)存塊實(shí)現(xiàn)與主 機(jī)之間的通信。其中，主機(jī)(Host)和DSP的CPU均可訪問HPIC和HPIA， 而HPID只有主機(jī)可訪問。DSP的HPI提供了多種冗余的信號(hào)，目的是便于 和不同類型的微處理器設(shè)置連接。使用HPI可以很方便的讓DSP和ARM9系 統(tǒng)進(jìn)行通信。
FPGA分別與兩個(gè)DSP、 ARM9的讀寫信號(hào)、片選信號(hào)、以及有特殊功能 的部分?jǐn)?shù)據(jù)和地址信號(hào)、中斷請(qǐng)求信號(hào)等控制或命令信號(hào)線相連接，以實(shí) 現(xiàn)對(duì)整個(gè)系統(tǒng)的協(xié)調(diào)控制。本發(fā)明選用的FPGA采用1.5V內(nèi)核電壓，內(nèi)嵌 92106位存儲(chǔ)區(qū)間，可提供兩個(gè)鎖相環(huán)和雙倍數(shù)據(jù)傳輸速率(DDR)的接口電 路。FPGA配置方式有三種JTAG在線配置、主動(dòng)串行配置(AS)和被動(dòng)串行 配置(PS)。 JTAG配置主要是在線調(diào)試用，需要手動(dòng)加載程序；AS模式的配 置芯片選為價(jià)格低廉的芯片，加電之后FPGA自動(dòng)讀取配置程序。可以用 ByteblasterII在線改寫，電壓為3. 3V。此外，F(xiàn)PGA模塊還在ARM模塊、
第一 DSP模塊和第二 DSP模塊之間的圖像傳送過程中起到圖像緩存的功能。 僅從圖像緩存功能講，可用FIFO (First In First Out，先進(jìn)先出)或雙 口 RAM替換FPGA模塊，為了實(shí)現(xiàn)FPGA模塊的協(xié)調(diào)控制功能，在此基礎(chǔ)上 增加可編程邏輯陣列CPLD與FIFO或雙口 RAM組合使用。 下面給出一個(gè)實(shí)施例，根據(jù)設(shè)計(jì)目標(biāo)可選用如下芯片
1) 第一和第二DSP模塊的DSP芯片均可選用TI (Texas Instruments, 德州儀器)公司的TMS320DM642，它是一款專門面向多媒體應(yīng)用的專用DSP， 時(shí)鐘高達(dá)600 MHz，具有4800 MIPS的運(yùn)算性能和豐富的外圍接口，非常適 于開發(fā)集視頻編解碼、網(wǎng)絡(luò)傳輸和自動(dòng)化技術(shù)為一體的嵌入式實(shí)時(shí)數(shù)字視 頻監(jiān)控系統(tǒng)。通過兩片或者多片并行處理，完全滿足高速實(shí)時(shí)數(shù)據(jù)處理的 要求。
2) ARM9選用Cirrus Logic公司的基于32位A固920T核的高速ARM 處理器EP9315,它是一款性能高、功耗低、成本低、功能全的基于嵌入式 系統(tǒng)的開發(fā)工具、套件。與其他基于ARM9核的嵌入式微處理器相比較， EP9315無(wú)論是在整體性能、片內(nèi)外圍接口，以及系統(tǒng)成本方面，都有明顯 的優(yōu)勢(shì)。此芯片內(nèi)核工作電壓1. 8V，輸入/輸出(I/O)電壓3. 3V。嵌入式ARM9 處理器主頻200MHz，另外有2個(gè)硬盤接口、高速以太網(wǎng)接口、 3個(gè)串口、 高速USB2. O接口、 LCD接口、紅外接口、 PCMCIA無(wú)線網(wǎng)卡接口、 PS2接口 等豐富的接口。
3) FPGA選用ALTERA公司低價(jià)位Cyclone系列的EP1C6Q240C。它采用 1. 5V內(nèi)核電壓，內(nèi)嵌92106位存儲(chǔ)區(qū)間，可提供兩個(gè)鎖相環(huán)和雙倍數(shù)據(jù)傳 輸速率(DDR)的接口電路。
4) 本發(fā)明內(nèi)存采用WINBOND公司的SDRAM，型號(hào)為W982516BH，單片 容量為32MB，該芯片工作電壓在3.3V，所有動(dòng)作都是在系統(tǒng)時(shí)鐘上升沿有 效。
5) 本發(fā)明使用的解碼芯片是Techwell公司的TW2804, TW2804包含4 個(gè)高質(zhì)量NTSC/PAL視頻解碼器，可以將模擬信號(hào)轉(zhuǎn)換為數(shù)字化的YCbCr信 號(hào)，使用于安全監(jiān)控領(lǐng)域。還包含4個(gè)10位A/D，專屬的數(shù)碼增/減控制 器，區(qū)分亮度和色度的專屬技術(shù)，以減低跨亮度和跨色度的情形。在每一個(gè)通道中的雙定標(biāo)器，提供2種不同縮放比54MHz ITU-R BT. 656安控視訊 輸出格式。4種內(nèi)建的動(dòng)作偵測(cè)器也能夠強(qiáng)化安控系統(tǒng)的特性。
6) 選用Realtek公司生產(chǎn)的RTL8201BL芯片作為以太網(wǎng)的物理層接口 控制芯片。EP9315的MAC控制器可通過MDC/MDIO管理接口控制多達(dá)31個(gè) 物理層芯片，每個(gè)物理層芯片通過不同的PHY地址(從OOOOIB到1111113) 來(lái)區(qū)分。RTL8201BL的地址由其引腳PHYAD
決定，當(dāng)系統(tǒng)復(fù)位時(shí)， RTL8201BL鎖存引腳raYAD
的初始狀態(tài)作為與EP9315管理接口通信的 PHY地址。EP9315外接了一塊物理層芯片CS8952，用于支持以太網(wǎng)通訊。
7) 本發(fā)明中，選用了 ADI公司(Analog Devices Inc.,模擬器件公 司)專用于視頻的數(shù)模轉(zhuǎn)換芯片ADV7123來(lái)實(shí)現(xiàn)VGA接口功能。該芯片內(nèi) 置三個(gè)lObit的高速數(shù)模轉(zhuǎn)換模塊分別用于RGB三個(gè)色彩分量的模擬電平 的產(chǎn)生，然后與EP9315微處理器接口中的同歩掃描信號(hào)HSYNC和VSYNC — 起，即為VGA接口。
8) EP9315主控制器通過HPI通信接口與DSP進(jìn)行連接。其中選用TI 的SN74LVC16245ADGGR為32位(兩個(gè)16位)雙向三態(tài)總線收發(fā)器，主要起 總線驅(qū)動(dòng)和方向控制的作用，同時(shí)也保證在不對(duì)HPI 口進(jìn)行操作時(shí)數(shù)據(jù)總 線閉鎖。主機(jī)利用地址線A16、 A17便可尋址到HPI接口的所有控制器存器、 地址寄存器和數(shù)據(jù)寄存器。EP9315的ECS1和ECS2為片選信號(hào)，當(dāng)ARM對(duì) 總線地址范圍進(jìn)行訪問時(shí)，會(huì)在這兩個(gè)引腳產(chǎn)生片選信號(hào)。
DM642與EP9315之間有多種通信方式，例如利用雙口 RAM、通過串口， 但是它們都占用DSP的處理時(shí)間，在要求苛刻的場(chǎng)合可能會(huì)影響到系統(tǒng)的 實(shí)時(shí)性。而HPI接口是通過DSP片內(nèi)的DMA控制器來(lái)訪問片內(nèi)存儲(chǔ)器的， 不需要DSP的干預(yù)?？梢哉f，HPI接口是DSP的一個(gè)"后門"，A固通過這 個(gè)"后門"可以訪問到DSP的片內(nèi)存儲(chǔ)器。只有當(dāng)HPI接口和DSP同時(shí)對(duì) 同一地址進(jìn)行訪問時(shí)，由于HPI具有訪問優(yōu)先權(quán)，這時(shí)DSP的執(zhí)行會(huì)被延 遲一個(gè)周期，而這種情況對(duì)系統(tǒng)實(shí)時(shí)性的影響是非常小的。因此，本發(fā)明 選擇了并行HPI通信方式。
權(quán)利要求
1、 基于視頻流的嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)，包括攝像頭，其特征在于，還包括第一DSP模塊、第二DSP模塊、FPGA邏輯控制模塊、ARM模塊、HPI通信接口和外圍接口；第一和第二DSP模塊對(duì)攝像頭采集的視頻信號(hào)進(jìn)行交通流識(shí)別分析處理，將處理后的結(jié)果圖像通過HPI通信接口傳送給ARM模塊；ARM模塊控制兩DSP模塊的工作模式，將接收的結(jié)果圖像通過外圍接口傳送給外接設(shè)備； FPGA邏輯控制模塊分別與第一、第二DSP模塊、ARM微處理器相連接，以實(shí)現(xiàn)系統(tǒng)的協(xié)調(diào)控制和圖像緩存。
2、 根據(jù)權(quán)利要求1所述的基于視頻流的嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)， 其特征在于，所述第一和第二DSP模塊結(jié)構(gòu)相同，包括DSP芯片和分別與 其相接的第一同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器、視頻編解碼器、音頻編解碼器、FLASH 存儲(chǔ)器、第一以太網(wǎng)接口和監(jiān)視電路。
3、 根據(jù)權(quán)利要求1所述的基于視頻流的嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)， 其特征在于，所述ARM模塊包括ARM芯片和與其相接的第二同步動(dòng)態(tài)隨 機(jī)存儲(chǔ)器、CF卡接口 、 IDE接口 、 VGA顯不接口 、 UART接口 、第二以太 網(wǎng)接口和USB接口。
4、 根據(jù)權(quán)利要求1所述的基于視頻流的嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)， 其特征在于，所述外圍接口具體為RS232接口、 RS485接口、 PCMCIA接 口、紅外接口、鼠標(biāo)接口、 LCD接口、 VGA接口、交通燈接口、 WLAN接 口、 802.11b接口和硬盤接口之中任意一種或者組合。
5、 根據(jù)權(quán)利要求2所述的基于視頻流的嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)， 其特征在于，所述DSP芯片采用TMS320DM642芯片。
6、 根據(jù)權(quán)利要求3所述的基于視頻流的嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)， 其特征在于，所述ARM芯片采用高速ARM9處理器EP9315芯片。
7、 根據(jù)權(quán)利要求1所述的基于視頻流的嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)， 其特征在于，所述FPGA邏輯控制模塊采用EP1C6Q240C芯片。
全文摘要
本發(fā)明提供一種基于視頻流的嵌入式實(shí)時(shí)智能交通監(jiān)控系統(tǒng)，主要包括兩個(gè)DSP模塊、ARM模塊和FPGA邏輯控制模塊，兩個(gè)DSP模塊實(shí)現(xiàn)了視頻圖像的高速實(shí)時(shí)處理，ARM模塊控制兩DSP模塊的工作模式，將圖像處理結(jié)果通過外圍接口傳送給外圍設(shè)備，F(xiàn)PGA邏輯控制模塊實(shí)現(xiàn)系統(tǒng)的協(xié)調(diào)控制和圖像緩存。本發(fā)明結(jié)合了DSP、ARM和FPGA的優(yōu)勢(shì)，系統(tǒng)計(jì)算能力強(qiáng)，接口豐富多樣，通信方式靈活，適應(yīng)各種復(fù)雜的交通場(chǎng)景，應(yīng)用范圍廣。
文檔編號(hào)G08G1/04GK101364346SQ200810196848
公開日2009年2月11日 申請(qǐng)日期2008年9月3日 優(yōu)先權(quán)日2008年9月3日
發(fā)明者朱光喜, 趙廣州 申請(qǐng)人:華中科技大學(xué)