基于dsp和fpga的無(wú)線數(shù)據(jù)采集器的制造方法
【專利摘要】本發(fā)明公開了一種基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器，包括信號(hào)選擇電路、信號(hào)放大電路、信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路、FPGA芯片、DSP芯片、數(shù)據(jù)存儲(chǔ)器和無(wú)線傳輸模塊，信號(hào)選擇電路的信號(hào)輸出端與信號(hào)放大電路的信號(hào)輸入端連接，信號(hào)放大電路的信號(hào)輸出端與信號(hào)調(diào)理電路的信號(hào)輸入端連接，信號(hào)調(diào)理電路的信號(hào)輸出端與A/D轉(zhuǎn)換電路的信號(hào)輸入端連接，A/D轉(zhuǎn)換電路的信號(hào)輸出端與FPGA芯片的信號(hào)輸入端連接，F(xiàn)PGA芯片的信號(hào)輸出端與DSP芯片的信號(hào)輸入端連接，數(shù)據(jù)存儲(chǔ)器與DSP芯片連接。將FPGA芯片和DSP芯片集成于同一數(shù)據(jù)采集器中，本發(fā)明具有高速度、高精度、高實(shí)時(shí)性數(shù)據(jù)采集與處理能力。
【專利說(shuō)明】基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種數(shù)據(jù)采集器，特別是涉及一種基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器。
【背景技術(shù)】
[0002]數(shù)據(jù)采集系統(tǒng)的主要任務(wù)是采集各種模擬量、開關(guān)量或數(shù)據(jù)流，將其轉(zhuǎn)換成數(shù)字量，由計(jì)算機(jī)對(duì)采集的數(shù)據(jù)進(jìn)行存儲(chǔ)、分析、打印、處理等。在工業(yè)生產(chǎn)和科學(xué)技術(shù)研究的各行業(yè)中，常常需要對(duì)各種數(shù)據(jù)進(jìn)行采集，如液位、溫度、壓力、頻率等信息的采集。在圖像處理、瞬態(tài)信號(hào)檢測(cè)等一些領(lǐng)域，更是要求高速度、高精度、高實(shí)時(shí)性的數(shù)據(jù)采集與處理技術(shù)，由于測(cè)量范圍廣，要求具備數(shù)據(jù)采集系統(tǒng)能實(shí)現(xiàn)無(wú)線數(shù)據(jù)傳輸?shù)饶芰?。目前傳統(tǒng)的數(shù)據(jù)采集器無(wú)法滿足上述要求。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是為了解決上述問題而提供一種處理速度快、采集精度高、能實(shí)現(xiàn)無(wú)線傳輸?shù)幕贒SP和FPGA的無(wú)線數(shù)據(jù)采集器。
[0004]本發(fā)明是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的:
一種基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器，包括I/O接口、信號(hào)選擇電路、信號(hào)放大電路、信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路、FPGA芯片、DSP芯片、數(shù)據(jù)存儲(chǔ)器、無(wú)線傳輸模塊、IXD顯示屏和按鍵，所述I/O接口與所述信號(hào)選擇電路連接，所述信號(hào)選擇電路的信號(hào)輸出端與所述信號(hào)放大電路的信號(hào)輸入端連接，所述信號(hào)放大電路的信號(hào)輸出端與所述信號(hào)調(diào)理電路的信號(hào)輸入端連接，所述信號(hào)調(diào)理電路的信號(hào)輸出端與所述A/D轉(zhuǎn)換電路的信號(hào)輸入端連接，所述A/D轉(zhuǎn)換電路的信號(hào)輸出端與所述FPGA芯片的信號(hào)輸入端連接，所述FPGA芯片的信號(hào)輸出端與所述DSP芯片的信號(hào)輸入端連接，所述DSP芯片的信號(hào)輸出端與所述LCD顯示屏的信號(hào)輸入端與所述無(wú)線傳輸模塊的信號(hào)輸入端連接，所述數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)端口與所述DSP芯片的數(shù)據(jù)端口連接。
[0005]將FPGA芯片數(shù)字信號(hào)處理器(DSP)芯片集成于同一數(shù)據(jù)采集器中，系統(tǒng)采用FPGA作為邏輯控制中心，利用其內(nèi)部豐富的邏輯資源，提高系統(tǒng)的集成度和可靠性。同時(shí)，由于FPGA的體系結(jié)構(gòu)和編程的靈活性，使得系統(tǒng)具有很強(qiáng)的擴(kuò)展性和移植性，為將來(lái)系統(tǒng)功能的改進(jìn)和完善提供便利。數(shù)字信號(hào)處理器具有強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度。
[0006]作為優(yōu)選，DSP芯片為TMS320F281芯片。所述FPGA芯片為XC2V250芯片。
[0007]作為優(yōu)選，所述無(wú)線傳輸模塊為藍(lán)牙傳輸模塊、GPRS傳輸模塊或WIFI傳輸模塊。
[0008]作為優(yōu)選，所述無(wú)線數(shù)據(jù)采集器還包括USB接口，所述USB接口的數(shù)據(jù)端口與所述DSP芯片的數(shù)據(jù)端口連接。
[0009]本發(fā)明的有益效果是:
將FPGA芯片和數(shù)字信號(hào)處理器(DSP)芯片集成于同一數(shù)據(jù)采集器中，使數(shù)據(jù)采集器具有高速度、高精度、高實(shí)時(shí)性數(shù)據(jù)采集與處理能力，同時(shí)，采用無(wú)線傳輸模塊，適用于多點(diǎn)數(shù) 據(jù)米集系統(tǒng)。
【專利附圖】

【附圖說(shuō)明】
[0010]圖1是本發(fā)明基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0011]下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明:
如圖1所示，本發(fā)明基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器，包括I/O接口、信號(hào)選擇電路、信號(hào)放大電路、信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路、FPGA芯片、DSP芯片、數(shù)據(jù)存儲(chǔ)器、無(wú)線傳輸模塊、LCD顯示屏和按鍵，所述I/O接口與所述信號(hào)選擇電路連接，所述信號(hào)選擇電路的信號(hào)輸出端與所述信號(hào)放大電路的信號(hào)輸入端連接，所述信號(hào)放大電路的信號(hào)輸出端與所述信號(hào)調(diào)理電路的信號(hào)輸入端連接，所述信號(hào)調(diào)理電路的信號(hào)輸出端與所述A/D轉(zhuǎn)換電路的信號(hào)輸入端連接，所述A/D轉(zhuǎn)換電路的信號(hào)輸出端與所述FPGA芯片的信號(hào)輸入端連接，所述FPGA芯片的信號(hào)輸出端與所述DSP芯片的信號(hào)輸入端連接，所述DSP芯片的信號(hào)輸出端與所述LCD顯示屏的信號(hào)輸入端與所述無(wú)線傳輸模塊的信號(hào)輸入端連接，所述數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)端口與所述DSP芯片的數(shù)據(jù)端口連接。所述無(wú)線數(shù)據(jù)采集器還包括USB接口，所述USB接口的數(shù)據(jù)端口與所述DSP芯片的數(shù)據(jù)端口連接。所述無(wú)線傳輸模塊為藍(lán)牙傳輸模塊、GPRS傳輸模塊或WIFI傳輸模塊。
[0012]將FPGA芯片數(shù)字信號(hào)處理器(DSP)芯片集成于同一數(shù)據(jù)采集器中，系統(tǒng)采用FPGA作為邏輯控制中心，利用其內(nèi)部豐富的邏輯資源，提高系統(tǒng)的集成度和可靠性。同時(shí)，由于FPGA的體系結(jié)構(gòu)和編程的靈活性，使得系統(tǒng)具有很強(qiáng)的擴(kuò)展性和移植性，為將來(lái)系統(tǒng)功能的改進(jìn)和完善提供便利。數(shù)字信號(hào)處理器具有強(qiáng)大數(shù)據(jù)處理能力和高運(yùn)行速度。
[0013]在本實(shí)施例中，DSP芯片為TMS320F281芯片。所述FPGA芯片為XC2V250芯片。所述無(wú)線傳輸模塊為藍(lán)牙傳輸模塊。
【權(quán)利要求】
1.一種基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器，其特征在于:包括I/O接口、信號(hào)選擇電路、信號(hào)放大電路、信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路、FPGA芯片、DSP芯片、數(shù)據(jù)存儲(chǔ)器、無(wú)線傳輸模塊、LCD顯示屏和按鍵，所述I/O接口與所述信號(hào)選擇電路連接，所述信號(hào)選擇電路的信號(hào)輸出端與所述信號(hào)放大電路的信號(hào)輸入端連接，所述信號(hào)放大電路的信號(hào)輸出端與所述信號(hào)調(diào)理電路的信號(hào)輸入端連接，所述信號(hào)調(diào)理電路的信號(hào)輸出端與所述A/D轉(zhuǎn)換電路的信號(hào)輸入端連接，所述A/D轉(zhuǎn)換電路的信號(hào)輸出端與所述FPGA芯片的信號(hào)輸入端連接，所述FPGA芯片的信號(hào)輸出端與所述DSP芯片的信號(hào)輸入端連接，所述DSP芯片的信號(hào)輸出端與所述LCD顯示屏的信號(hào)輸入端與所述無(wú)線傳輸模塊的信號(hào)輸入端連接，所述數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)端口與所述DSP芯片的數(shù)據(jù)端口連接。
2.根據(jù)權(quán)利要求1所述的基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器，其特征在于:DSP芯片為 TMS320F281 芯片。
3.根據(jù)權(quán)利要求1所述的基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器，其特征在于:所述FPGA芯片為XC2V250芯片。
4.根據(jù)權(quán)利要求1所述的基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器，其特征在于:所述無(wú)線傳輸模塊為藍(lán)牙傳輸模塊、GPRS傳輸模塊或WIFI傳輸模塊。
5.根據(jù)權(quán)利要求1所述的基于DSP和FPGA的無(wú)線數(shù)據(jù)采集器，其特征在于:所述無(wú)線數(shù)據(jù)采集器還包括USB接口，所述USB接口的數(shù)據(jù)端口與所述DSP芯片的數(shù)據(jù)端口連接。
【文檔編號(hào)】G08C17/02GK103778760SQ201210394113
【公開日】2014年5月7日 申請(qǐng)日期:2012年10月17日 優(yōu)先權(quán)日:2012年10月17日
【發(fā)明者】吳德言 申請(qǐng)人:成都龍冠科技實(shí)業(yè)有限公司