一種usb3.0的高速光纖數(shù)據(jù)采集設(shè)備的制作方法
【專利摘要】本發(fā)明屬于光纖數(shù)據(jù)采集【技術(shù)領(lǐng)域】，公開了一種USB3.0的高速光纖數(shù)據(jù)采集設(shè)備，包括光纖收發(fā)器、高速串化解串器、可編程邏輯控制器、USB3.0設(shè)備控制器，本發(fā)明使用USB3.0設(shè)備控制器將可編程邏輯控制器采集到的高速光纖數(shù)據(jù)實(shí)時(shí)傳輸?shù)接?jì)算機(jī)。與高速光纖數(shù)據(jù)采集領(lǐng)域普遍使用PCI總線向計(jì)算機(jī)傳輸數(shù)據(jù)的技術(shù)方案相比電路簡(jiǎn)單、使用便捷、傳輸速率高。
【專利說明】一種USB3.0的高速光纖數(shù)據(jù)采集設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種高速光纖數(shù)據(jù)采集設(shè)備。
【背景技術(shù)】
[0002]隨著光纖通信的發(fā)展，光纖數(shù)據(jù)傳輸?shù)乃俾试絹碓娇欤蚨鴮?duì)光纖數(shù)據(jù)采集設(shè)備提出了更高的要求，發(fā)明一種既滿足高速性又便捷易用的高速光纖數(shù)據(jù)采集設(shè)備就顯得十分重要。
[0003]目前在高速光纖數(shù)據(jù)采集領(lǐng)域廣泛采用PCI傳輸接口與計(jì)算機(jī)相連，但由于此類接口的結(jié)構(gòu)，每次使用都要拆開機(jī)箱，而且僅限于臺(tái)式機(jī)使用，使得采用這種接口的光纖數(shù)據(jù)采集設(shè)備的便攜性受到了很大限制，另外采用PCI接口時(shí)傳輸速率也不高。
[0004]USB接口是一種廣泛應(yīng)用在計(jì)算機(jī)領(lǐng)域的接口技術(shù)，它具有熱插拔、便攜性好、通用性強(qiáng)等優(yōu)點(diǎn)，而且隨著USB技術(shù)的發(fā)展，新推出的USB3.0的數(shù)據(jù)傳輸速率更是達(dá)到了5Gbps，這使得USB3.0很適合應(yīng)用于高速光纖數(shù)據(jù)采集領(lǐng)域。

【發(fā)明內(nèi)容】

[0005]本發(fā)明涉及一種傳輸速率快、電路簡(jiǎn)單、便攜性好的高速光纖數(shù)據(jù)采集設(shè)備。
[0006]為實(shí)現(xiàn)上述需求，本發(fā)明提供了一種USB3.0的高速光纖數(shù)據(jù)采集設(shè)備，包括用于給整個(gè)設(shè)備供電的電源模塊，用于實(shí)現(xiàn)光信號(hào)和電信號(hào)轉(zhuǎn)換的光纖收發(fā)器，用于將所述的光纖收發(fā)器輸出的高速串行數(shù)據(jù)轉(zhuǎn)化為并行數(shù)據(jù)的高速串化解串器，用于將所述的高速串化解串器輸出的并行數(shù)據(jù)進(jìn)行接收并緩存的可編程邏輯控制器；
[0007]其特征在于:該光纖數(shù)據(jù)采集設(shè)備包括了一個(gè)USB3.0設(shè)備控制器:
[0008]所述的USB3.0設(shè)備控制器包括USB3.0微處理器、由執(zhí)行USB3.0微處理器指令而生成高速串化解串器和光纖收發(fā)器的控制信號(hào)的啟動(dòng)停止控制器、用于采集可編程邏輯控制器輸出的緩存數(shù)據(jù)的可編程數(shù)據(jù)采集控制器、用于將可編程數(shù)據(jù)采集控制器采集到的數(shù)據(jù)進(jìn)行高速自動(dòng)傳輸?shù)腄MA引擎、用于為DMA引擎在傳輸數(shù)據(jù)時(shí)提供數(shù)據(jù)緩沖的內(nèi)部緩沖區(qū)、用于與計(jì)算機(jī)進(jìn)行控制傳輸?shù)亩它c(diǎn)O和與計(jì)算機(jī)進(jìn)行實(shí)時(shí)傳輸?shù)呐總鬏敹它c(diǎn)；
[0009]所述USB3.0微處理器是USB3.0設(shè)備控制器的核心控制單元，其通過端點(diǎn)O與計(jì)算機(jī)上的USB3.0主機(jī)控制器相連；所述DMA引擎的數(shù)據(jù)輸入接口與可編程數(shù)據(jù)采集接口相連，其數(shù)據(jù)輸出接口接所述的USB3.0批量傳輸端點(diǎn)；所述啟動(dòng)停止控制器輸出的控制信號(hào)經(jīng)過可編程邏輯控制器的內(nèi)部連接向高速串化解串器和光纖收發(fā)器輸出控制信號(hào)；可編程數(shù)據(jù)采集控制器通過時(shí)鐘信號(hào)線B、數(shù)據(jù)信號(hào)線B和控制信號(hào)線B與可編程邏輯控制器中的數(shù)據(jù)讀取模塊相連；所述的高速串化解串器通過時(shí)鐘信號(hào)線A、數(shù)據(jù)信號(hào)線A和控制信號(hào)線A與可編程邏輯控制器中的串化解串器數(shù)據(jù)接收模塊相連。
[0010]所述串化解串器可以選用串化解串器芯片或采用IP核在可編程邏輯控制器中實(shí)現(xiàn)。
[0011 ] 所述可編程邏輯控制器可以選擇FPGA芯片或CPLD芯片。[0012]所述USB3.0設(shè)備控制器可以選用CYUSB3014芯片或采用IP核在可編程邏輯控制器中實(shí)現(xiàn)；所述USB3.0設(shè)備控制器通過啟動(dòng)停止控制器發(fā)出控制信號(hào)線C來設(shè)置高速串化解串器和光纖收發(fā)器，向其傳輸啟動(dòng)/停止信號(hào)來開啟或關(guān)斷光纖數(shù)據(jù)傳輸通道。
[0013]所述電源模塊向USB3.0設(shè)備控制器、可編程邏輯控制器、高速串化解串器、光纖收發(fā)器提供相應(yīng)的電源供應(yīng)。
[0014]所述高速串化解串器通過時(shí)鐘信號(hào)線A、數(shù)據(jù)信號(hào)線A和控制信號(hào)線A將并行數(shù)據(jù)傳輸給串化解串器接收模塊；所述時(shí)鐘信號(hào)線A是來自串化解串器的恢復(fù)時(shí)鐘。
[0015]所述串化解串器數(shù)據(jù)接收模塊在時(shí)鐘信號(hào)線A的同步下采樣數(shù)據(jù)信號(hào)線A上的數(shù)據(jù)，當(dāng)數(shù)據(jù)信號(hào)線A的寬度小于數(shù)據(jù)緩存區(qū)寬度時(shí)需要對(duì)數(shù)據(jù)信號(hào)線A上的數(shù)據(jù)進(jìn)行復(fù)接然后存入數(shù)據(jù)緩存區(qū)。
[0016]所述數(shù)據(jù)緩存區(qū)用來實(shí)現(xiàn)不同頻率之間的數(shù)據(jù)傳輸，它的數(shù)據(jù)輸入來自串化解串器接收模塊，它的數(shù)據(jù)輸出到所述數(shù)據(jù)讀取模塊。
[0017]所述數(shù)據(jù)讀取模塊通過時(shí)鐘信號(hào)線B、數(shù)據(jù)信號(hào)線B和控制信號(hào)線B將數(shù)據(jù)傳輸給所述可編程數(shù)據(jù)采集控制器，所述數(shù)據(jù)讀取模塊在時(shí)鐘信號(hào)線B的同步下讀出數(shù)據(jù)緩存區(qū)中的數(shù)據(jù)并將數(shù)據(jù)寫到數(shù)據(jù)信號(hào)線B上。
[0018]所述可編程數(shù)據(jù)采集控制器在時(shí)鐘信號(hào)線B的同步下采集數(shù)據(jù)信號(hào)線B上的數(shù)據(jù)；所述的可編程數(shù)據(jù)采集控制器、DMA引擎、內(nèi)部緩沖區(qū)、USB3.0批量傳輸端點(diǎn)構(gòu)成無間斷數(shù)據(jù)傳輸通道，通過該無間斷數(shù)據(jù)傳輸通道USB3.0設(shè)備控制器可以向與其相連的計(jì)算機(jī)無間斷的傳輸數(shù)據(jù)；iUSB3.0批量傳輸端點(diǎn)內(nèi)的數(shù)據(jù)長(zhǎng)度達(dá)到一個(gè)數(shù)據(jù)包的長(zhǎng)度時(shí)，USB3.0設(shè)備控制器就發(fā)起向與USB3.0設(shè)備控制器相連的計(jì)算機(jī)中的USB3.0主機(jī)控制器的數(shù)據(jù)傳輸。
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)是:
[0020]1、使用方便，便攜性好。越來越多的電腦支持USB3.0接口。
[0021]2、傳輸速率快。有效數(shù)據(jù)傳輸速率可達(dá)到400MB/s (3.2Gbps)。
[0022]3、電路簡(jiǎn)單、成本低。不需要額外的存儲(chǔ)芯片，可編程邏輯控制器也不需要大量的可編程邏輯資源。
【專利附圖】

【附圖說明】
[0023]圖1是本發(fā)明的整體結(jié)構(gòu)示意圖
[0024]圖2是本發(fā)明的內(nèi)部結(jié)構(gòu)示意圖
【具體實(shí)施方式】
[0025]為了更清楚地理解本發(fā)明的技術(shù)內(nèi)容，特舉以下實(shí)施例詳細(xì)說明。
[0026]請(qǐng)參照?qǐng)D1，是本發(fā)明的整體結(jié)構(gòu)示意圖。本發(fā)明的USB3.0高速光纖數(shù)據(jù)采集設(shè)備，包括電源模塊、光纖收發(fā)器、高速串化解串器、可編程邏輯控制器、USB3.0設(shè)備控制器。電源模塊用來為本設(shè)備的各個(gè)組成部分提供所需電源；光纖收發(fā)器用來將光纖中的光信號(hào)轉(zhuǎn)化為電信號(hào)；高速串化解串器用于將高速串行數(shù)據(jù)轉(zhuǎn)化為并行數(shù)據(jù)；可編程邏輯控制器用來實(shí)現(xiàn)不同數(shù)據(jù)頻率或數(shù)據(jù)寬度接口之間的數(shù)據(jù)傳輸；USB3.0設(shè)備控制器用于將數(shù)據(jù)不間斷的傳輸給與其相連的計(jì)算機(jī)。[0027]如圖2所示，為本發(fā)明更詳細(xì)的內(nèi)部結(jié)構(gòu)示意圖。USB3.0設(shè)備控制器包括采集數(shù)據(jù)的可編程數(shù)據(jù)采集控制器、用來高速自動(dòng)傳輸數(shù)據(jù)的DMA引擎、暫時(shí)緩存DMA數(shù)據(jù)的內(nèi)部緩沖區(qū)、用于向計(jì)算機(jī)傳輸光纖數(shù)據(jù)的USB3.0批量傳輸端點(diǎn)和與計(jì)算機(jī)進(jìn)行控制傳輸?shù)亩它c(diǎn)O、USB3.0微處理器、根據(jù)USB3.0微處理器所發(fā)出的指令對(duì)高速串化解串器和光纖收發(fā)器進(jìn)行控制的啟動(dòng)停止控制器。
[0028]USB3.0設(shè)備控制器選擇CYUSB3014芯片，該芯片內(nèi)部集成了 ARM內(nèi)核作為微處理器；使用芯片的GPIO 口作為啟動(dòng)停止控制器輸出的控制信號(hào)線C ;CYUSB3014內(nèi)部集成了可編程數(shù)據(jù)采集控制器、DAM引擎、內(nèi)部緩沖區(qū)、USB3.0批量傳輸端點(diǎn)；將USB3.0端點(diǎn)的一部分劃分為批量傳輸端點(diǎn)。
[0029]可編程邏輯控制器選擇XILINX的Spartan_3A芯片，光纖收發(fā)器選擇住友產(chǎn)的SCM6428，高速串化解串器選擇TI公司生產(chǎn)的TLK2711。Spartan_3A芯片內(nèi)部包括串化解串器數(shù)據(jù)接收模塊、數(shù)據(jù)緩存模塊、數(shù)據(jù)讀取模塊。數(shù)據(jù)緩存模塊選擇使用32位數(shù)據(jù)寬度的FIFO緩存區(qū)模塊，高速串化解串器輸出的數(shù)據(jù)信號(hào)線A為16位的并行數(shù)據(jù)，串化解串器數(shù)據(jù)接收模塊將數(shù)據(jù)信號(hào)線A上的16位并行數(shù)據(jù)復(fù)接為32位并行數(shù)據(jù)并存儲(chǔ)到FIFO緩存區(qū)；數(shù)據(jù)讀取模塊將FIFO中的數(shù)據(jù)讀出來通過數(shù)據(jù)信號(hào)線B發(fā)送給可編程數(shù)據(jù)采集控制器；可編程數(shù)據(jù)采集控制器通過DMA引擎自動(dòng)將數(shù)據(jù)信號(hào)線B上的數(shù)據(jù)無間斷的傳輸?shù)経SB3.0批量傳輸端點(diǎn)；啟動(dòng)停止控制器在USB3.0微控制器的指令下生成發(fā)向串化解串器和光纖收發(fā)器的啟動(dòng)/停止控制信號(hào)。
[0030]電源模塊為USB3.0設(shè)備控制CYUSB3014提供3.3V、1.2V電壓供應(yīng)，為可編程邏輯控制器提供3.3V、1.2V電壓供應(yīng)，為高速串化解串器TLK2711提供2.5V電壓供應(yīng)，為光纖收發(fā)器SCM6428提供3.3V電壓供應(yīng)。
[0031]進(jìn)行數(shù)據(jù)采集時(shí),首先由計(jì)算機(jī)向控制端點(diǎn)O發(fā)送啟動(dòng)采集命令,啟動(dòng)停止控制器就會(huì)向高速串化解串器和光纖收發(fā)器發(fā)送啟動(dòng)控制信號(hào)C，可編程邏輯控制器開始采集由高速串化解串器輸出的并行數(shù)據(jù)，同時(shí)對(duì)并行數(shù)據(jù)進(jìn)行復(fù)接緩存并轉(zhuǎn)發(fā)給USB3.0設(shè)備控制器，USB3.0設(shè)備控制器的無間斷數(shù)據(jù)傳輸通道將自動(dòng)把來自可編程邏輯控制器的數(shù)據(jù)流傳輸給計(jì)算機(jī)的USB3.0主機(jī)控制器；停止數(shù)據(jù)采集時(shí)，只需由計(jì)算機(jī)向控制端點(diǎn)O發(fā)送停止采集命令，啟動(dòng)停止控制器就會(huì)向高速串化解串器和光纖收發(fā)器發(fā)送停止控制信號(hào)來關(guān)斷光纖數(shù)據(jù)傳輸通道。
[0032]在此說明書中，本發(fā)明已參照其特定的實(shí)施例做了描述。但是，很顯然仍可以做出各種修改和變換而不背離本發(fā)明的精神和范圍。因此本說明書和附圖應(yīng)被認(rèn)為是說明性的而非限定。
【權(quán)利要求】
1.一種USB3.0的高速光纖數(shù)據(jù)采集設(shè)備，包括用于給整個(gè)設(shè)備供電的電源模塊，用于對(duì)光信號(hào)和電信號(hào)進(jìn)行轉(zhuǎn)換的光纖收發(fā)器，用于將所述的光纖收發(fā)器輸出的高速串行數(shù)據(jù)轉(zhuǎn)化為并行數(shù)據(jù)的高速串化解串器，用于將所述的高速串化解串器輸出的并行數(shù)據(jù)進(jìn)行接收并緩存的可編程邏輯控制器； 其特征在于，該光纖數(shù)據(jù)采集設(shè)備包括了一個(gè)USB3.0設(shè)備控制器: 所述的USB3.0設(shè)備控制器包括了 USB3.0微處理器、由執(zhí)行USB3.0微處理器指令而生成高速串化解串器和光纖收發(fā)器的控制信號(hào)并輸出的啟動(dòng)停止控制器、用于采集可編程控制器輸出的緩沖數(shù)據(jù)的可編程數(shù)據(jù)采集控制器、用于將可編程數(shù)據(jù)采集控制器采集到的數(shù)據(jù)進(jìn)行高速自動(dòng)傳輸?shù)腄MA引擎、用于為DMA引擎在傳輸數(shù)據(jù)時(shí)提供數(shù)據(jù)緩沖的內(nèi)部緩沖區(qū)、用于與計(jì)算機(jī)進(jìn)行控制傳輸?shù)亩它c(diǎn)O和與計(jì)算機(jī)進(jìn)行批量傳輸?shù)呐總鬏敹它c(diǎn)；所述USB3.0微處理器是USB3.0設(shè)備控制器的核心控制單元，其通過端點(diǎn)O與計(jì)算機(jī)上的USB3.0主機(jī)控制器相連；所述DMA引擎的數(shù)據(jù)輸入接口與可編程數(shù)據(jù)采集控制器相連，數(shù)據(jù)輸出接口接所述的USB3.0批量數(shù)據(jù)傳輸端點(diǎn)；所述啟動(dòng)停止控制器輸出的控制信號(hào)經(jīng)過可編程邏輯控制器的內(nèi)部連接發(fā)向高速串化解串器和光纖收發(fā)器；可編程數(shù)據(jù)采集控制器通過時(shí)鐘信號(hào)線B、數(shù)據(jù)信號(hào)線B、控制信號(hào)線B與可編程邏輯控制器中的數(shù)據(jù)讀取模塊相連；所述的高速串化解串器通過時(shí)鐘信號(hào)線A、數(shù)據(jù)信號(hào)線A和控制信號(hào)線A與可編程邏輯控制器中的串化解串器數(shù)據(jù)接收模塊相連。
2.根據(jù)權(quán)利I所述的USB3.0高速光纖數(shù)據(jù)采集設(shè)備，其特征在于，所述可編程邏輯控制器包括:用于接收來自高速串化解串器并行數(shù)據(jù)并存儲(chǔ)到數(shù)據(jù)緩沖區(qū)的串化解串器數(shù)據(jù)接收模塊，用于進(jìn)行數(shù)據(jù)緩沖的數(shù)據(jù)緩沖區(qū)，用于讀取數(shù)據(jù)緩沖區(qū)中的數(shù)據(jù)并發(fā)送到USB3.0設(shè)備控制器的數(shù)據(jù)讀取模塊。
3.根據(jù)權(quán)利I所述的USB3.0的高速光纖數(shù)據(jù)采集設(shè)備，其特征在于:所述的USB3.0設(shè)備控制器由USB3.0設(shè)備控制器芯片或USB3.0設(shè)備控制器IP核構(gòu)成。
【文檔編號(hào)】G08C23/06GK103793353SQ201210433603
【公開日】2014年5月14日 申請(qǐng)日期:2012年11月5日 優(yōu)先權(quán)日:2012年11月5日
【發(fā)明者】張聰, 占凌云, 王彬, 張卓豫 申請(qǐng)人:張聰