本申請(qǐng)基于2014年5月16日遞交的、名稱為“配置多速率系統(tǒng)”、代理人案號(hào)為081319-0719的美國(guó)臨時(shí)專利申請(qǐng)61/994537并要求其優(yōu)先權(quán)。該申請(qǐng)的全部?jī)?nèi)容通過(guò)引用合并于此。

技術(shù)領(lǐng)域

本公開(kāi)涉及電路，該電路包括信號(hào)處理電路和系統(tǒng)。

背景技術(shù)：

信號(hào)處理電路和系統(tǒng)可用于廣泛的應(yīng)用中，這些應(yīng)用包括但不限于音頻、汽車、數(shù)據(jù)采集、工業(yè)控制、醫(yī)學(xué)診斷與治療、導(dǎo)航、雷達(dá)探測(cè)、地震學(xué)和傳感器。

可配置信號(hào)處理電路的信號(hào)處理操作可被選擇成為多種預(yù)定義可選信號(hào)處理操作中的一種。

圖1A示出了一種傳統(tǒng)的可配置信號(hào)處理電路/系統(tǒng)100。輸入信號(hào)可以是以第一采樣率接收的數(shù)值輸入序列I(n)。示例性的第一采樣率可以是每秒接收一百萬(wàn)個(gè)值(樣本)，相當(dāng)于第一采樣率的周期為1微秒(百萬(wàn)分之一秒)。輸出信號(hào)可以是以第二采樣率提供的數(shù)值輸出序列O(k)。示例性的第二采樣率可以是每秒輸出25萬(wàn)個(gè)值，相當(dāng)于第二采樣率的周期為4微秒。對(duì)于可配置信號(hào)處理電路100的某些可選配置，輸入I(n)的第一采樣率可等于輸出O(k)的第二采樣率。對(duì)于電路100的其它可選配置，第一采樣率和第二采樣率可以是不同的。輸入(第一)采樣率除以輸出(第二)采樣率的比值可稱為采樣率比(SRR)。示例性的采樣率比可被表征為1000000/250000、4：1、或者4。

包含在輸入序列I(n)中的各個(gè)值可被第一序列索引n的各個(gè)值索引(指向)。例如，示例性序列I(n)＝3，6，22，8，6...中的第一值為I(1)＝3，其中的第二值為I(2)＝6，其中的第三值I(3)＝22等等。同樣地，包含在輸出序列O(k)中的各個(gè)值可被第二序列索引k的各個(gè)值索引。第一序列索引n以I(n)的第一采樣率增加。第二序列索引k以O(shè)(k)的第二采樣率增加。

圖1B示出了輸入序列I(n)、輸出序列O(k)且采樣率比為4:1的示例性時(shí)序圖。當(dāng)輸入序列I(n)的各個(gè)值均固定(steady)(就緒)、且可被可配置信號(hào)處理電路100(圖1A)可靠地評(píng)估(讀取)時(shí)，第一(輸入)時(shí)序波形WI(t)可用于指示時(shí)間上的事例(instance)(例如，以低-高轉(zhuǎn)換)。在輸出序列O(k)的各個(gè)值均固定(就緒)、且可被接收O(K)的外部電路(未示出)可靠地評(píng)估(讀取)時(shí)，電路100可提供用于指示時(shí)間上的事例的第二(輸出)時(shí)序波形WO(t)。

第一時(shí)序波形WI(t)和第二時(shí)序波形WO(t)可以是可選的，且可不被一些可配置信號(hào)處理電路接收、和/或可由一些可配置信號(hào)處理電路提供。例如，外部電路(未示出)可向可配置信號(hào)處理電路100(圖1A)提供I(n)、WI(t)和配置代碼CC，且其可僅接收從電路100返回的序列O(k)。電路100的規(guī)范文檔(數(shù)據(jù)表)可提供時(shí)序參數(shù)值，這些時(shí)序參數(shù)值可使外部電路可靠地讀取輸出序列O(k)的每個(gè)值，而無(wú)需依賴于(或使用)WO(t)。

可配置信號(hào)處理電路100(圖1A)接收配置代碼CC，該配置代碼CC從多種可選預(yù)定義信號(hào)處理操作中選擇一種。例如，該配置代碼的第一段可選擇用于濾波操作的濾波器的類型。該配置代碼的第二段可選擇采樣率比。

圖2示出了示例性的可配置信號(hào)處理電路的配置表。4比特配置代碼CC從濾波器類型和采樣率比的16種可選組合中選擇一種?？蛇x擇大于1的采樣率比(例如，4：1和16：1)，以將示例性的電路配置作為抽取濾波器操作?？蛇x擇小于1的采樣率比(例如，1：4和1：16)，以將示例性的電路配置作為內(nèi)插濾波器操作。抽取濾波器電路和內(nèi)插濾波器電路可以以Eugene B.Hogenauer在題為“抽取與內(nèi)插數(shù)字濾波器的簡(jiǎn)單分類”的論文中所描述的方式實(shí)現(xiàn)，該論文發(fā)表在1981年4月發(fā)行的《IEEE聲學(xué)、語(yǔ)音與信號(hào)處理的匯刊》中。Hogenauer的這篇論文通過(guò)引用結(jié)合于此，用于描述抽取與內(nèi)插濾波器的理論、操作和實(shí)際實(shí)現(xiàn)，該抽取與內(nèi)插濾波器包括(但不限于)這種基于任何階級(jí)聯(lián)積分梳狀(Cascaded-Integrator-Comb，CIC)濾波器的電路。CIC濾波器可以是通常稱為SINC濾波器的濾波器類型的硬件高效實(shí)現(xiàn)。抽取濾波器、內(nèi)插濾波器以及許多其它類型的信號(hào)處理操作和電路在包括專業(yè)期刊、教科書(shū)和專利的文獻(xiàn)中均有描述。

本領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識(shí)到，CIC濾波器的常規(guī)結(jié)構(gòu)便于配置和重新配置電路，以提供多種可選信號(hào)處理操作。例如，配置作為四階CIC濾波器操作的電路可被重新配置作為一階CIC濾波器、二階CIC濾波器或者三階CIC濾波器。Hogenauer所寫(xiě)論文的圖6中示出了，多路復(fù)用電路可用于將四階CIC濾波器配置成以可選采樣率比進(jìn)行操作?？膳渲眯盘?hào)處理電路的電路元件的重新配置和重新使用可能是有益的，但是其不是必需的。例如，可針對(duì)每種可選預(yù)定義信號(hào)處理操作提供不同的專用電路。多路復(fù)用電路可響應(yīng)于配置代碼，以通過(guò)提供可選信號(hào)處理操作的專用電路，對(duì)從輸入到輸出的信號(hào)路徑進(jìn)行配置。

圖1A的可配置信號(hào)處理電路100可提供大體上任何類型的多種可選信號(hào)處理操作。一些可選信號(hào)處理操作可具有大體上非線性的特性(不只是時(shí)間變量)。例如，輸出序列O(k)的值可以是包含在輸入序列I(n)中的多個(gè)值的均方根(rms)值。其它可選信號(hào)處理操作可提供變換式操作。例如，輸出序列O(k)的值可通過(guò)對(duì)輸入序列I(n)的段(segment)進(jìn)行傅里葉變換而得到，且O(k)可以是信號(hào)的頻域表示。I(n)的該段可重疊、緊接或稀疏，對(duì)應(yīng)于可大于1、等于1或小于1的采樣率比。其它可選信號(hào)處理操作可針對(duì)一種或多種可選采樣率比提供具有可選頻率響應(yīng)的濾波操作。示例性的信號(hào)處理電路可被配置為，有選擇地作為抽取濾波器、內(nèi)插濾波器或者采樣率比為1的常規(guī)濾波器。對(duì)于一些或全部可選采樣率比，從I(n)到O(k)的全部頻率響應(yīng)的一些選項(xiàng)可以是可選的。因此，可配置信號(hào)處理電路100(圖1A)可提供寬范圍的預(yù)定義可選信號(hào)處理操作。

如果電路100被包含于芯片(例如，單模集成電路芯片)上的全集成系統(tǒng)中，則向可配置信號(hào)處理電路100(圖1A)提供配置代碼CC可能是相對(duì)不重要的事情。例如，芯片上全集成系統(tǒng)內(nèi)的其它電路塊向圖1的電路100提供圖2的配置代碼CC，可能需要相對(duì)少的導(dǎo)線和/或其它類型的內(nèi)部連接，這可表示微乎其微的成本(即，豐富資源的適度分配)。當(dāng)電路100與提供配置代碼的電路在物理上相分離時(shí)，情況可能完全不同。例如，如果電路100作為封裝在獨(dú)立封裝(安裝于印刷電路板上)內(nèi)的集成電路芯片實(shí)現(xiàn)，則從該獨(dú)立封裝外部的電路接收配置代碼可能涉及實(shí)質(zhì)有限資源的可觀分配。具體地，封裝的一個(gè)或多個(gè)引腳可專用于接收配置代碼。此處的點(diǎn)不在于提供或接收配置代碼技術(shù)上具有挑戰(zhàn)性，而是可能不希望為這一目的分配實(shí)質(zhì)有限資源。

通常期望將包含信號(hào)處理的裝置(例如醫(yī)療裝置)的物理尺寸縮小。集成電路芯片可被封裝在越來(lái)越小的封裝內(nèi)，該封裝可具有越來(lái)越少的可用于連接到封裝集成電路芯片的引腳?？赡懿幌Ｍ眉呻娐贩庋b的4個(gè)引腳來(lái)接收示例性的4比特配置代碼，尤其是如果該封裝的引腳總數(shù)相對(duì)較少時(shí)，該總數(shù)例如為8、10或12。眾所周知，配置代碼可經(jīng)由數(shù)字串行接口被接收，這可被用來(lái)將專用于接收多比特配置代碼的引腳的數(shù)量限制為一個(gè)。然而，甚至可能不希望將一個(gè)引腳專用于此目的。此外，這可能會(huì)導(dǎo)致外部電路被其他實(shí)質(zhì)有限資源限制。例如，外部電路可能不具備可用于配置代碼數(shù)字串行通信的(備用)端口。

所需要的是，一種用于配置可配置信號(hào)處理電路的電路和方法，無(wú)需將任何連接(例如，封裝的引腳、或者其它端口)專用于選擇預(yù)定義信號(hào)處理操作。

所需要的是，一種大體上自配置的信號(hào)處理電路。

技術(shù)實(shí)現(xiàn)要素：

可配置信號(hào)處理電路可提供多種可選信號(hào)處理操作。所述可配置信號(hào)處理電路可具有配置電路，所述配置電路基于用于評(píng)估輸入信號(hào)和輸出輸出信號(hào)的時(shí)序模式而提供配置代碼，所述配置代碼從所述多種可選信號(hào)處理操作中選擇第一信號(hào)處理操作。

模擬-數(shù)字轉(zhuǎn)換器電路可評(píng)估模擬輸入信號(hào)，并經(jīng)由串行接口輸出編碼數(shù)值輸出序列。所述模擬-數(shù)字轉(zhuǎn)換器電路可包括可配置信號(hào)處理核心電路，所述可配置信號(hào)處理核心電路接收從所述模擬輸入信號(hào)獲得的編碼數(shù)值輸入序列，并獲得編碼數(shù)值輸出序列。由所述可配置信號(hào)處理核心電路提供的信號(hào)處理操作是可通過(guò)根據(jù)預(yù)定義時(shí)序模式請(qǐng)求經(jīng)由所述串行接口輸出的符號(hào)進(jìn)行選擇的。

信號(hào)處理電路可接收輸入值序列，并響應(yīng)于接收對(duì)所述第一輸出值的請(qǐng)求而輸出輸出值序列中的第一值。所述信號(hào)處理電路可包括狀態(tài)機(jī)電路，所述狀態(tài)機(jī)電路響應(yīng)于所述信號(hào)處理電路接收對(duì)所述第一輸出值的請(qǐng)求，轉(zhuǎn)換到預(yù)定義狀態(tài)或轉(zhuǎn)換到等效于所述預(yù)定義狀態(tài)的狀態(tài)。所述輸出值序列中的第二值可響應(yīng)于所述狀態(tài)機(jī)電路的狀態(tài)。

信號(hào)處理電路可接收輸入信號(hào)并輸出輸出信號(hào)。所述信號(hào)處理電路可包括配置電路，所述配置電路基于用于評(píng)估所述輸入信號(hào)和輸出所述輸出信號(hào)的時(shí)序模式而提供配置代碼。所述信號(hào)處理電路可具有響應(yīng)于所述配置代碼的可配置特性。

附圖說(shuō)明

附圖為說(shuō)明性實(shí)施例。這些附圖并未示出所有實(shí)施例。附加或可替代地可使用其它實(shí)施例?？赡苁秋@而易見(jiàn)或不必要的細(xì)節(jié)可被省略，以節(jié)省空間或更有效地說(shuō)明。一些實(shí)施例可在具有附加的組件或步驟時(shí)實(shí)施，和/或在沒(méi)有所示出的所有組件或步驟時(shí)實(shí)施。當(dāng)相同的附圖標(biāo)記出現(xiàn)在不同的附圖中時(shí)，其指代相同或相似的部件或步驟。

圖1A(現(xiàn)有技術(shù))示出了接收配置代碼的示例性可配置信號(hào)處理電路，該配置代碼從多種預(yù)定義信號(hào)處理操作中選擇一種。

圖1B(現(xiàn)有技術(shù))示出了用于圖1A的示例性電路的示例性時(shí)序圖。

圖2(現(xiàn)有技術(shù))示出了用于信號(hào)處理電路的示例性配置表，該信號(hào)處理電路可被有選擇性地要么配置作為抽取濾波器操作、要么配置作為內(nèi)插濾波器操作。

圖3A示出了示例性的接收到的比特流，該比特流已知通過(guò)使用4比特二補(bǔ)數(shù)(2s-complement)二進(jìn)制代碼對(duì)數(shù)值序列進(jìn)行編碼而獲得。

圖3B示出了示例性比特流，該比特流包括插入到表示數(shù)值的偶校驗(yàn)碼之間的示例性隔離標(biāo)識(shí)。

圖4A示出了可配置信號(hào)處理電路的示例性實(shí)施例。

圖4B示出了作為圖4A示例性電路的變型的可配置信號(hào)處理電路的示例性實(shí)施例。

圖5示出了用于圖4B示例性電路的示例性時(shí)序圖。

圖6A示出了用于獲得配置代碼CC＝SRR的示例性配置電路。

圖6B示出了用于對(duì)時(shí)間間隔內(nèi)所請(qǐng)求的比特(符號(hào))的數(shù)量進(jìn)行計(jì)數(shù)的示例性符號(hào)請(qǐng)求計(jì)數(shù)電路。

圖7A示出了自配置和自同步可配置信號(hào)處理電路的示例性實(shí)施例。

圖7B更詳細(xì)地示出了圖7A中的配置和同步電路。

圖8示出了基于圖5的示例性時(shí)序圖，該時(shí)序圖包括示例性同步波形和指示滿足示例性規(guī)則1和規(guī)則2的時(shí)間的波形。

圖9示出了對(duì)于每個(gè)輸出值均可被獨(dú)立地配置的示例性可配置信號(hào)處理電路。

圖10示出了用于圖9示例性電路的示例性時(shí)序圖。

圖11示出了接收輸入信號(hào)IN并輸出輸出信號(hào)OUT的示例性可配置信號(hào)處理電路。

具體實(shí)施方式

現(xiàn)對(duì)說(shuō)明性實(shí)施例進(jìn)行描述。附加地或可替代地，可使用其它實(shí)施例?？赡苁秋@而易見(jiàn)的或不必要的細(xì)節(jié)被省略，以節(jié)省空間或更有效地說(shuō)明。一些實(shí)施例可在具有附加的組件或步驟的情況下實(shí)施，和/或在沒(méi)有所示出的全部組件或步驟的情況下實(shí)施。

示例性實(shí)施例可通過(guò)相對(duì)少的外部連接耦合到外部電路。外部連接可經(jīng)由端子提供。端子的示例包括但不限于，集成電路封裝的引腳、芯片上的焊盤、鍵合線、裸片堆疊(stacked-die)連接、光電二極管和用于電-磁耦合的天線或線圈。

一個(gè)或多個(gè)數(shù)字串行接口電路可被提供為，限定(limit)多個(gè)專用于輸入或輸出編碼數(shù)值序列(數(shù)字序列，或者數(shù)字信號(hào))的端子。一數(shù)字序列中的每個(gè)數(shù)值均可使用預(yù)定義編碼方法被編碼成有序的多個(gè)符號(hào)。例如，從-32767到+32768的范圍內(nèi)的任何整數(shù)值均可使用本領(lǐng)技術(shù)人員公知的二補(bǔ)數(shù)編碼方法，被編碼成16個(gè)二進(jìn)制符號(hào)(通常稱為“比特”)矢量(有序的多個(gè))。比特狀態(tài)(二進(jìn)制符號(hào)值)可要么涉及0要么涉及1。示例性的數(shù)字串行接口電路可被配置為傳送作為預(yù)定義可區(qū)分電壓電平(例如，0V和2V)的符號(hào)值，該預(yù)定義電壓電平為被施加到端子上的相對(duì)于基準(zhǔn)節(jié)點(diǎn)(例如，接地)的電壓電平。其它示例性的數(shù)字串行接口電路可使用可區(qū)分的電流水平、可區(qū)分的磁通(flux)水平或場(chǎng)水平、可區(qū)分的頻率、可區(qū)分的相位信息或者其它可區(qū)分的信息來(lái)表示和傳送符號(hào)值。二進(jìn)制代碼(二進(jìn)制符號(hào)矢量)可適用于多個(gè)實(shí)施例。對(duì)于其它實(shí)施例，數(shù)值可被編碼成具有兩個(gè)以上可能值的符號(hào)矢量。已知的基于十的進(jìn)位計(jì)數(shù)系統(tǒng)使用具有十個(gè)可能值的符號(hào)表示數(shù)值，這十個(gè)可能值為0、1、2、3、4、5、6、7、8和9。數(shù)字串行接口電路可傳送具有任何數(shù)量可能值的符號(hào)。二進(jìn)制符號(hào)和代碼將用于描述若干示例性實(shí)施例。

用于將數(shù)值序列編碼為比特值序列的方法可包括，在表示數(shù)值的二進(jìn)制代碼之間提供隔離標(biāo)識(shí)(“停頓”)。沒(méi)有某種類型的隔離標(biāo)識(shí)，則可能難以或不可能在所接收到的比特流中識(shí)別出哪些比特將被組合成表示單個(gè)數(shù)值的矢量。圖3A示出了示例性的接收到的比特流，該比特流已知通過(guò)使用4比特二補(bǔ)數(shù)二進(jìn)制代碼對(duì)數(shù)值序列進(jìn)行編碼而獲得。不同的4比特代碼段之間的界限300可能未知。而不知道界限300，則可能難以或不可能識(shí)別四個(gè)潛在數(shù)字序列中的哪個(gè)被編碼以生成所接收到的比特流。

隔離標(biāo)識(shí)可被嵌入在表示數(shù)字序列的比特流中。示例性的隔離標(biāo)識(shí)可以是，對(duì)于編碼系統(tǒng)中的任何數(shù)值都不是有效代碼的預(yù)定義比特序列。例如，當(dāng)偶校驗(yàn)位被附加在4比特二補(bǔ)數(shù)二進(jìn)制代碼的末尾時(shí)，隔離標(biāo)識(shí)可為‘00001’。圖3B示出了示例性比特流，該比特流包括插入到表示數(shù)值的偶校驗(yàn)碼之間的這種隔離標(biāo)識(shí)。標(biāo)準(zhǔn)化數(shù)字串行通信鏈路所專用的編碼技術(shù)(例如，示例性標(biāo)準(zhǔn)JESD204B所專用的編碼技術(shù))可提供，用于區(qū)分代碼段以確保數(shù)字序列的無(wú)歧義串行通信的其它方法。一些數(shù)字串行接口電路可提供或接收時(shí)序波形，該時(shí)序波形指示比特流中代碼的界限。例如，數(shù)字串行接口電路可響應(yīng)經(jīng)由專用端子接收的芯片選擇(chip-select)時(shí)序波形，以識(shí)別代碼的界限。

圖4A示出了可配置信號(hào)處理電路400A的示例性實(shí)施例?？膳渲眯盘?hào)處理電路400A可包括輸入數(shù)字串行接口電路401A、輸出數(shù)字串行接口電路402、可配置信號(hào)處理核心電路403和配置電路404。配置電路404可向信號(hào)處理核心電路403提供配置代碼CC，該信號(hào)處理核心電路從多種預(yù)定義信號(hào)處理操作中選擇一種。配置代碼CC可以以(源于)經(jīng)由數(shù)字串行接口電路401A和數(shù)字串行接口電路402通信的時(shí)序模式為基礎(chǔ)。稍后將更詳細(xì)地描述配置電路404。

任何可配置信號(hào)處理電路(例如，圖1A的任何現(xiàn)有電路100)均可作為可配置信號(hào)處理核心電路403。數(shù)字串行接口電路401A和數(shù)字串行接口電路402可根據(jù)任何數(shù)字串行接口協(xié)議(例如，已知的串行外設(shè)接口(SPI)協(xié)議)進(jìn)行配置。對(duì)于電路400A，端子SDI、SCI和SCO是輸入端子，端子SDO是輸出端子。端子VSS和VDD是電源端子，例如V(VSS)＝0V及V(VDD)＝2V?？膳渲眯盘?hào)處理電路400A可僅利用連接到外部電路的6個(gè)連接(6個(gè)端子)進(jìn)行操作，且該可配置信號(hào)處理電路可被封裝在小的6引腳封裝內(nèi)。

可通過(guò)輸入數(shù)字串行接口電路401A接收數(shù)字輸入序列I(n)。外部電路(未示出)可向輸入端子SDI和輸入端子SCI施加電壓波形V(SDI)和V(SCI)。在由施加到端子SCI的時(shí)序波形V(SCI)(串行時(shí)鐘輸入)指示時(shí)間的示例中，施加到端子SDI的電壓電平(串行數(shù)據(jù)輸入)可由輸入接口電路401A進(jìn)行評(píng)估(與諸如電壓電平的額定符號(hào)值進(jìn)行比較)。因此，輸入接口電路401A可接收表示數(shù)值序列I(n)的比特流(二進(jìn)制符號(hào)值)。隔離標(biāo)識(shí)可被嵌入在比特流中，或者另一時(shí)序波形可經(jīng)由另一端子(未示出)被接收，以識(shí)別表示數(shù)值I(n)的代碼的界限。輸入數(shù)字串行接口電路401A可向可配置信號(hào)處理核心電路403提供并行(parallel)(或其它格式)表示的輸入序列I(n)和相應(yīng)的時(shí)序波形WI(t)(參見(jiàn)圖1B)。

基本上任何類型的輸入數(shù)字串行接口電路401A均可適用于圖4A的可配置信號(hào)處理電路400A。接口電路401A、和/或所施加的波形V(SDI)和V(SCI)可具有任何所需的特定性能。輸入數(shù)字串行接口電路401A是在具有相對(duì)少的端子(SDI、SCI、SDO、SCO、VSS、VDD)的電路400A中向可配置信號(hào)處理核心電路403提供輸入序列I(n)和時(shí)序波形WI(t)的電路示例。輸入接口電路401A可被提供輸入序列I(n)和相應(yīng)的時(shí)序波形的任何其它電路取代，該其它電路例如為模擬-數(shù)字轉(zhuǎn)換器電路。另一實(shí)施例可經(jīng)由并行式通信所需的多個(gè)端子直接接收數(shù)字輸入序列I(n)和時(shí)序波形WI(t)。

圖4B示出了作為圖4A的可配置信號(hào)處理電路400A的變型的示例性可配置信號(hào)處理電路400B。在圖4B中，用模擬-數(shù)字轉(zhuǎn)換器(ADC)電路401B替代了圖4A中的輸入數(shù)字串行接口電路401A。許多類型的ADC電路對(duì)于本領(lǐng)域技術(shù)人員而言是已知的。包括專業(yè)期刊、教科書(shū)和專利的文獻(xiàn)中描述了ADC電路。美國(guó)專利6271782、8232905、8576104和8810443通過(guò)引用的方式合并于此，用于描述示例性模擬-數(shù)字轉(zhuǎn)換器電路和方法。

在圖4B中，模擬輸入電壓差V(AlN，VSS)可存在于輸入端子AIN與0V(接地)偏置的端子VSS之間。時(shí)序波形V(CNV)＝V(CNV，VSS)可被施加到另一輸入端子CNV，用于控制ADC 401B來(lái)評(píng)估輸入電壓V(AlN，VSS)，以獲得包含在輸入序列I(n)中的數(shù)值。數(shù)值I(n)名義上可表征采樣時(shí)刻所施加的輸入電壓V(AlN，VSS)除以參考電壓VREF的比值。參考電壓VREF可通過(guò)電源端子VDD和VSS而存在，即VREF＝V(VDD，VSS)。

高性能的ADC電路可提供圖4B中未示出的附加端子。例如，高性能的ADC電路可被配置為接收通過(guò)兩個(gè)專用輸入端子AINP和AINM而存在的輸入電壓差V(AINP，AINM)。此外，高性能的ADC電路可接收經(jīng)由一個(gè)或多個(gè)專用端子提供的參考電壓VREF，例如，VREF＝V(REFP，VSS)或VREF＝V(REFP，REFM)。美國(guó)專利8810443描述了示例性的ADC電路，其響應(yīng)于諸如V(CNV)的時(shí)序波形而對(duì)輸入電壓進(jìn)行采樣。美國(guó)專利6271782描述了示例性的連續(xù)時(shí)間增量總和(delta-sigma)ADC電路，其不直接對(duì)輸入電壓進(jìn)行采樣。因此，ADC電路401B可被配置為響應(yīng)于所施加的時(shí)序波形V(CNV)而對(duì)所施加的模擬輸入電壓V(AlN，VSS)進(jìn)行評(píng)估(包括但不限于采樣)，以獲得數(shù)字輸入序列I(n)，該數(shù)字輸入序列包含多個(gè)值，這些值在時(shí)序波形WI(t)所指示的時(shí)間實(shí)例被傳送到電路403。I(n)的數(shù)值可被傳送到電路403，其相對(duì)于通過(guò)V(CNV)提供一請(qǐng)求的時(shí)間有延遲，該請(qǐng)求為對(duì)V(AlN，VSS)進(jìn)行評(píng)估的請(qǐng)求。對(duì)于一些實(shí)施例，該延遲可以是ADC電路401B的轉(zhuǎn)換時(shí)間，其可由轉(zhuǎn)換時(shí)間的最小值和/或最大值表征。對(duì)于一些實(shí)施例，ADC 401B的有效延遲可大體上是時(shí)序波形V(CNV)周期的整數(shù)倍。時(shí)序波形WI(t)可從V(CNV)獲得，例如，通過(guò)緩沖或延遲V(CNV)獲得，或者通過(guò)提供響應(yīng)于V(CNV)的單觸發(fā)電路獲得。

圖5示出了用于圖4B示例性電路400B的示例性時(shí)序圖。所施加的時(shí)序波形V(CNV)的上升沿控制ADC 401B，以在時(shí)刻T(2)對(duì)所施加的輸入電壓V(AIN，VSS)進(jìn)行評(píng)估。ADC 401B提供結(jié)果數(shù)值I(2)，該結(jié)果數(shù)值在時(shí)刻T(3)處時(shí)序波形I(t)的上升沿被傳送到電路403。在該示例中，ADC 401B的有效延遲為T(3)-T(2)，且時(shí)序波形WI(t)名義上等同于所施加的時(shí)序波形V(CNV)。ADC 401B以第一采樣率Fs＝1/Ts提供輸入序列I(n)的數(shù)值，其中T(n)＝n·Ts。

可配置信號(hào)處理核心電路403可被配置為以可選采樣率比SRR＝4：1操作。數(shù)字輸出序列O(k)以相應(yīng)的第二采樣率Fs/SRR＝Fs/4被更新。數(shù)字輸出序列O(k)的值在時(shí)序波形WO(t)的每個(gè)上升沿被傳送到輸出數(shù)字串行接口電路402。時(shí)序波形WO(t)可從時(shí)序波形WI(t)獲得，例如通過(guò)有選擇地包括或跳過(guò)WI(t)的低-高-低脈沖獲得。包含在數(shù)字輸出序列O(k)中的每個(gè)數(shù)值由14比特二補(bǔ)數(shù)二進(jìn)制代碼表示，接口電路402響應(yīng)于經(jīng)由端子SCO所接收的對(duì)14比特的連續(xù)請(qǐng)求，將14比特二補(bǔ)數(shù)二進(jìn)制代碼作為施加到串行接口(端子SDO)上的電壓波形V(SDO)輸出。外部電路(未示出)向端子SCO(串行時(shí)鐘輸出)施加時(shí)序波形V(SCO)，用于向接口電路402提供14個(gè)連續(xù)請(qǐng)求(上升沿)，以連續(xù)地(串行地)輸出14比特。

配置電路404接收時(shí)序波形V(CNV)和V(SCO)，并基于時(shí)序波形的時(shí)序模式提供配置代碼CC。圖5示出的示例性時(shí)序波形V(CNV)和V(SCO)與預(yù)定義第一時(shí)序模式相匹配，該預(yù)定義第一時(shí)序模式用于選擇配置代碼CC的第一值。配置代碼CC的第一值選擇電路403的第一預(yù)定義信號(hào)處理操作，對(duì)于該第一預(yù)定義信號(hào)處理操作，采樣率比為SRR＝4：1。因此，可通過(guò)施加時(shí)序波形V(CNV)和V(SCO)選擇可配置信號(hào)處理電路400B的預(yù)定義信號(hào)處理操作，該時(shí)序波形V(CNV)和V(SCO)的時(shí)序模式與用于評(píng)估輸入信號(hào)并輸出一輸出信號(hào)的預(yù)定義時(shí)序模式相匹配。

時(shí)序波形V(CNV)和時(shí)序波形V(SCO)可由外部電路(未示出)控制。外部電路可通過(guò)施加與預(yù)定義時(shí)序模式相匹配的時(shí)序波形V(CNV)和時(shí)序波形V(SCO)，選擇電路400B的預(yù)定義信號(hào)處理操作。從第一預(yù)定義時(shí)序模式切換至第二預(yù)定義時(shí)序模式使得電路400B從第一預(yù)定義信號(hào)處理操作切換至第二預(yù)定義信號(hào)處理操作。電路400B的配置可根據(jù)I(n)和O(k)通信的時(shí)序特性進(jìn)行選擇，在這個(gè)意義上，電路400B可以說(shuō)是自配置的。自配置電路400B的優(yōu)點(diǎn)可以是，如果自配置電路400B不知何故進(jìn)入錯(cuò)誤的操作模式(該錯(cuò)誤的操作模式可能是由電源故障、輻射或其它方式導(dǎo)致的)，則該自配置電路自動(dòng)地恢復(fù)正常操作。圖1的現(xiàn)有可配置信號(hào)處理電路100可能會(huì)陷于錯(cuò)誤的操作模式中，直到經(jīng)由專用串行接口恢復(fù)正確的配置代碼CC。

接著，對(duì)一些示例性配置電路進(jìn)行描述，這些配置電路響應(yīng)于用于傳送輸入值/信號(hào)和輸出值/信號(hào)的時(shí)序模式而獲得配置代碼CC。

在根據(jù)圖4B的示例性實(shí)施例中，配置電路404通過(guò)對(duì)輸出序列O(k)采樣周期內(nèi)的時(shí)序波形V(CNV)的上升沿的數(shù)目進(jìn)行計(jì)數(shù)，獲得代表采樣率比SRR的配置代碼CC。O(k)的采樣周期(采樣-采樣)由所施加的時(shí)序波形V(SCO)的預(yù)定數(shù)量上升沿的間隔時(shí)間來(lái)表征。例如，參考圖5，可在從時(shí)序波形V(SCO)的第1個(gè)上升沿開(kāi)始、在Ⅴ(SCO)的第15個(gè)上升沿終止并包括V(SCO)的13個(gè)其它上升沿的任何時(shí)段內(nèi)，對(duì)時(shí)序波形V(CNV)上升沿的數(shù)量進(jìn)行計(jì)數(shù)SRR＝4。圖6A示出了用于以這種方式獲得配置代碼CC＝SRR的示例性配置電路600。圖6A的示例性電路600取代了圖4B中的電路404。

對(duì)于作為輸入接收的時(shí)序波形V(SCO)(由示例性的除N電路(devide-by-N circuit)601接收)的每N個(gè)(預(yù)定數(shù)量的)低-高-低脈沖，該除N電路601提供一具有低-高-低脈沖的時(shí)序波形XO(t)。時(shí)序波形XO(t)的上升沿和下降沿與V(SCO)的上升沿大體上對(duì)齊。時(shí)序波形XO(t)可以是周期性的，其周期對(duì)應(yīng)于一采樣率，外部電路通過(guò)經(jīng)由V(SCO)請(qǐng)求N比特序列，以該采樣率周期性地請(qǐng)求O(k)的值。因此，時(shí)序波形XO(t)對(duì)應(yīng)于一選定的輸出采樣率。時(shí)序波形V(CNV)對(duì)應(yīng)于一選定的輸入采樣率。在該示例中，配置代碼CC代表選定的采樣率比SRR(輸入采樣率除以輸出采樣率)。

示例性的5位計(jì)數(shù)器電路602對(duì)時(shí)序波形V(CNV)的上升沿進(jìn)行計(jì)數(shù)。計(jì)數(shù)器電路602提供5比特二進(jìn)制計(jì)數(shù)代碼，當(dāng)該5比特二進(jìn)制計(jì)數(shù)代碼達(dá)到最大值(溢出)時(shí)其繞回(wrap around)。5比特二進(jìn)制計(jì)數(shù)代碼表示，I(n)的序列索引n對(duì)32取模。計(jì)數(shù)器電路602相當(dāng)于接收恒定輸入值1的積分電路(提供積分運(yùn)算的電路)，且該計(jì)數(shù)器電路通過(guò)時(shí)序波形V(CNV)被時(shí)控(clock)。這種觀察結(jié)果有助于認(rèn)識(shí)到，電路600是具有恒定輸入值1并根據(jù)Hogenauer的論文所配置的一階CIC濾波器。具體地，示例性的5位鎖存器電路603、5位鎖存器電路604和減法電路605是接收5比特計(jì)數(shù)代碼并提供配置代碼CC＝SRR的梳狀濾波器。梳狀濾波器在時(shí)序波形XO(t)的上升沿被時(shí)控，并以選定的輸出采樣率操作。減法電路605提供一算術(shù)運(yùn)算(減法)，該算術(shù)運(yùn)算根據(jù)Hogenauer的論文對(duì)32取模而計(jì)算。

除了Hogenauer的論文，CIC濾波器電路在包括期刊論文、教科書(shū)和專利的文獻(xiàn)中也被描述過(guò)。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，具有恒定輸入值1的一階CIC濾波器輸出了，編碼表示的輸入采樣率除以輸出采樣率。因此，配置電路600響應(yīng)于V(CNV)和V(SCO)的時(shí)序模式而獲得表示采樣率比的配置代碼CC，該V(CNV)和V(SCO)的時(shí)序模式用于將值I(n)輸入到可配置信號(hào)處理電路400B并請(qǐng)求來(lái)自可配置信號(hào)處理電路400B的值O(k)。

配置電路600提供配置代碼CC，該配置代碼CC有利于針對(duì)每一可選采樣率比選擇一預(yù)定義信號(hào)處理操作。因此，圖4B中的可配置信號(hào)處理核心電路403提供的信號(hào)處理操作可以是采樣率比CC＝SRR的函數(shù)，該采樣率比是可通過(guò)請(qǐng)求多個(gè)符號(hào)(這些符號(hào)是根據(jù)預(yù)定時(shí)序模式即將經(jīng)由串行接口(端子SDO)輸出的符號(hào))而選擇的。另一示例性配置電路(后續(xù)將描述)可用于針對(duì)每個(gè)可選采樣率比從多種預(yù)定義信號(hào)處理操作中選擇一種。

配置電路600可位于自配置模擬-數(shù)字轉(zhuǎn)換器電路(圖4B的400B)中，該自配置模擬-數(shù)字轉(zhuǎn)換器電路有選擇地提供多種可選擇信號(hào)處理操作中的一種可選擇信號(hào)處理操作，該可選擇信號(hào)處理操作例如為抽取濾波器信號(hào)處理操作。例如，圖4B的電路403可以是接收配置代碼CC＝SRR的可配置抽取濾波器電路，該配置代碼由根據(jù)圖6A實(shí)施的配置電路404提供。電路602、電路603、電路604和電路605的位寬均可根據(jù)需要增加。

在一示例性實(shí)施例中，對(duì)于最高達(dá)到預(yù)定義最大值的任何采樣率比，例如SRR≤65536，可配置電路403可作為一階SINC濾波器運(yùn)行。一階SINC濾波器可作為Hogenauer描述的一階CIC濾波器實(shí)施。Hogenauer所寫(xiě)論文的圖6示出了一種提供可配置比例運(yùn)算(scaling operation)的復(fù)用電路，其可響應(yīng)于配置代碼CC＝SRR?？膳渲帽壤\(yùn)算可受限于通過(guò)因數(shù)縮放，該因數(shù)是2的冪。因此，針對(duì)多個(gè)配置代碼CC＝SRR中的任何一個(gè)可提供特定比例因數(shù)。

在另一示例性實(shí)施例中，對(duì)于包含在預(yù)定義第一組值(例如，{1024，512，256})中的任何可選采樣率比(配置代碼CC＝SRR)，可配置電路403可作為一階SINC抽取濾波器操作，對(duì)于包含在預(yù)定義第二組值(例如，{128，64，32})中的任何可選采樣率比，可配置電路403可作為二階SINC抽取濾波器操作，且對(duì)于包含在預(yù)定義第三組值(例如，{16，8，4})中的任何可選采樣率比，可配置電路403可作為三階SINC抽取濾波器操作。SINC抽取濾波器的頻率響應(yīng)具有很大程度的下垂(droop)。正如所知的，抽取濾波器可被配置成級(jí)聯(lián)的多個(gè)抽取濾波器電路。例如，多級(jí)抽選濾波器電路可以是，以可選的第一采樣率比運(yùn)行的三階SINC抽取濾波器電路和以固定的第二操作采樣率比SRR2＝6運(yùn)行的兩級(jí)抽取濾波器電路的級(jí)聯(lián)結(jié)構(gòu)?？傮w采樣率比為SRR＝SRR1·SRR2＝6·SRR1。兩級(jí)抽取濾波器電路的頻率響應(yīng)可被提供(設(shè)計(jì))為，使多級(jí)抽取濾波器電路的整體頻率響應(yīng)在信號(hào)頻帶中大體上平坦(flatten)。對(duì)于包含在預(yù)定義第四組值(例如，{96，48，24})中的可被預(yù)定義數(shù)字3整除的任何可選采樣率比，可配置電路403可作為多級(jí)抽取濾波器操作。

本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，圖6A的電路600的操作可由不同配置的其它電路提供。例如，電路602可被替換為接收任何恒定輸入值的通用積分器電路。示例性的5位電路602的位寬、5位電路603的位寬、5位電路604的位寬和5位電路605的位寬均可更大或更小。Hogenauer介紹了為CIC濾波器選擇足夠位寬的方式。CIC濾波器的操作可等同于配置不同的SINC濾波器的操作。例如，計(jì)數(shù)器電路602在向鎖存器電路603傳送一計(jì)數(shù)值之后，可在XO(t)的每個(gè)上升沿被復(fù)位至零(或另一預(yù)定義值)。然后鎖存器電路603提供配置代碼CC＝SRR，電路604和605可被移除，從而計(jì)數(shù)器電路602的溢出特性(飽和，取模方式、或其它)可以是不重要的。

本領(lǐng)域技術(shù)人員還將認(rèn)識(shí)到，優(yōu)選可利用時(shí)序規(guī)范/要求來(lái)避免眾所周知的時(shí)序相關(guān)問(wèn)題，該時(shí)序相關(guān)問(wèn)題包括(但不限于)歧義和亞穩(wěn)態(tài)(meta stability)。例如，如果圖6A中的除N電路601被不同地配置為將XO(t)的上升沿和下降沿與V(SCO)的下降(與上升相反)沿對(duì)齊，這可相當(dāng)于延遲了圖5中的示例性時(shí)序波形V(SCO)，則可能出現(xiàn)時(shí)序相關(guān)問(wèn)題。這種改變可能導(dǎo)致XO(t)的上升沿與V(CNV)的上升沿基本重合，而該重合可導(dǎo)致傳送到鎖存器電路603的代碼出現(xiàn)歧義。例如，當(dāng)鎖存器電路603通過(guò)XO(t)被時(shí)控時(shí)，計(jì)數(shù)代碼或許對(duì)或者不對(duì)V(CNV)的上升沿進(jìn)行計(jì)數(shù)的問(wèn)題基本上會(huì)出現(xiàn)。另外，如果電路602提供的計(jì)數(shù)代碼發(fā)生變化時(shí)或期間，鎖存器電路603被時(shí)控(clocked)，則錯(cuò)誤代碼可能被存入到鎖存器電路603中。例如，計(jì)數(shù)代碼從“10111”到“11000”的改變可導(dǎo)致亞穩(wěn)態(tài)，從而只有計(jì)數(shù)代碼的最高有效位可被可靠地存入到鎖存器電路603中。對(duì)本領(lǐng)域技術(shù)人員而言，最常見(jiàn)的任務(wù)為分析并避免潛在的時(shí)序相關(guān)問(wèn)題，其包括(但不限于)利用一個(gè)或多個(gè)時(shí)序要求。

示例性實(shí)施例可自配置適合于信號(hào)處理操作的相位特性。再次參見(jiàn)圖4B的電路400B以及圖5所示SRR＝4的示例性時(shí)序圖。時(shí)序波形WO(t)由電路403基于配置代碼CC從時(shí)序波形WI(t)＝V(CNV)獲得。對(duì)于SRR＝4的示例性采樣率比，時(shí)序波形WO(t)的相位特性可具有SRR＝4不同值中的一個(gè)。時(shí)序波形WO(t)的上升沿可在圖5所示SRR＝4的不同時(shí)間實(shí)例T(3)、T(4)、T(5)或T(6)處出現(xiàn)。

WO(t)的相位特性歧義可對(duì)應(yīng)于所選信號(hào)處理操作的相位特性歧義。例如，如果電路403被配置作為一階SINC抽取濾波器操作，則輸出值可以是O(K)＝I(4·K-P-3)+I(4·K-P-2)+I(4·K-p-1)+I(4·K-p)，其中，{0，1，2，3}中的歧義值p表示所選信號(hào)處理操作的歧義相位特性。對(duì)于一些實(shí)施例，所選信號(hào)處理操作的相位特性的歧義性可以是可接受的。其它實(shí)施例可能更傾向于或者需要選擇相位特性。更可取的是，不將端子專用于此目的。

示例性實(shí)施例可以自配置數(shù)字串行接口電路的相位特性。再次參見(jiàn)圖4B的電路400B和圖5中所示的SRR＝4的示例性時(shí)序圖。時(shí)序波形WO(t)的相位特性的歧義性可導(dǎo)致代碼的界限歧義性，該代碼為響應(yīng)于V(SCO)而連續(xù)地作為V(SDO)輸出的代碼。對(duì)于一些實(shí)施例(圖3B)，隔離標(biāo)識(shí)可被插入在作為V(SDO)輸出的比特流中。對(duì)于其它實(shí)施例，可以優(yōu)選不這樣做。同樣優(yōu)選的是，避免為了指示代碼界限而將端子專用于接收或提供時(shí)序波形。同樣優(yōu)選的是，使外部電路可選擇代碼的界限。

本文中，為電路或操作選擇相位特性可稱為同步電路或同步操作。本文中，用于自配置相位特性的電路或操作可稱為自同步電路或自同步電路操作。

根據(jù)用于傳送I(n)和/或O(k)的時(shí)序特性選擇相位特性，就這個(gè)意義而言，示例性實(shí)施例可以說(shuō)是自同步的。自同步電路可同步信號(hào)處理操作和/或經(jīng)由串行接口傳送(輸入或輸出)的多符號(hào)代碼的界限。自同步電路的優(yōu)點(diǎn)是，如果自同步電路不知何故進(jìn)入錯(cuò)誤的操作模式(這可由電源故障、輻射或其它方式引起)，它自動(dòng)恢復(fù)正確操作。

圖5的示例性時(shí)序圖示出了在Ⅴ(CNV)的兩個(gè)相鄰上升沿所限制的時(shí)間間隔內(nèi)，通過(guò)V(SCO)的上升沿請(qǐng)求了多少個(gè)比特。圖6B示出了示例性符號(hào)請(qǐng)求計(jì)數(shù)電路610，該電路用于對(duì)每個(gè)時(shí)間間隔內(nèi)所請(qǐng)求的多個(gè)比特(符號(hào))進(jìn)行計(jì)數(shù)。與圖6A的電路600相類似，電路610可被表征為具有恒定輸入的一階CIC濾波器。圖6B中去除了圖6A的除N電路601，并互換了時(shí)序波形V(SCO)和時(shí)序波形V(CNV)。

電路610提供了符號(hào)請(qǐng)求計(jì)數(shù)值序列SRC(n)，該序列SRC(n)在時(shí)序波形V(CNV)的每個(gè)上升沿更新。圖5示出了示例性序列SRC(n)。非恒定符號(hào)請(qǐng)求計(jì)數(shù)序列SRC(n)可指示一選定的相位特性，該選定的相位特性用于同步信號(hào)處理操作和/或數(shù)字串行接口電路。例如，時(shí)序波形WO(t)的低-高-低脈沖可與多個(gè)時(shí)間間隔同步，這些時(shí)間間隔內(nèi)所請(qǐng)求的比特?cái)?shù)大于相鄰前一時(shí)間間隔內(nèi)所請(qǐng)求的比特?cái)?shù)。在圖5的示例中，在時(shí)間間隔[T(2)；T(3)]和時(shí)間間隔[T(6)；T(7)]中的每個(gè)時(shí)間間隔內(nèi)請(qǐng)求2個(gè)比特，而在時(shí)間間隔[T(3)；T(4)]和時(shí)間間隔[T(7)；T(8)]中的每個(gè)時(shí)間間隔內(nèi)請(qǐng)求4個(gè)比特。因此，WO(t)的低-高-低脈沖可與時(shí)間間隔[T(3)；T(4)]和時(shí)間間隔[T(7)；T(8)]同步，使得WO(t)的上升沿在T(3)和T(7)處出現(xiàn)。另外，T(3)和T(7)對(duì)應(yīng)于作為V(SDO)輸出的代碼的界限。

圖7A示出了自配置和自同步可配置信號(hào)處理電路700的示例性實(shí)施例。可配置信號(hào)處理電路700類似于圖4B的電路400B，除了可配置信號(hào)處理核心電路703現(xiàn)在接收時(shí)序波形WI(t)和WO(t)，而不僅僅是圖4B所示的WI(t)。配置和同步(配置)電路704接收施加的時(shí)序波形V(CNV)和時(shí)序波形V(SCO)，并響應(yīng)于V(CNV)和V(SCO)的時(shí)序模式而提供時(shí)序波形WI(t)和WO(t)。時(shí)序波形WO(t)被進(jìn)一步提供到輸出數(shù)字串行接口電路402。對(duì)于電路400B，時(shí)序波形WI(t)可大體上相當(dāng)于V(CNV)。

適合于電路703的信號(hào)處理操作的相位特性可對(duì)應(yīng)于時(shí)序波形WI(t)和WO(t)的相位特性。數(shù)字串行接口電路402經(jīng)由端子SDO輸出的代碼的界限對(duì)應(yīng)于WO(t)的相位特性。外部電路(未示出)通過(guò)根據(jù)預(yù)定義時(shí)序模式施加時(shí)序波形V(CNV)和V(SCO)，對(duì)WI(t)和WO(t)的相位特性進(jìn)行選擇。外部電路還通過(guò)時(shí)序波形V(CNV)和V(SCO)選擇電路700的預(yù)定義信號(hào)處理操作。圖5的時(shí)序圖示例性的適用于圖7A以及圖4B。

圖7B更詳細(xì)地示出了圖7A的配置和同步電路704。示例性電路704包括所述的符號(hào)請(qǐng)求計(jì)數(shù)電路610(圖6B)、譯碼電路705和邏輯電路(通常稱為邏輯門)706。譯碼電路705可作為狀態(tài)機(jī)電路實(shí)現(xiàn)。狀態(tài)機(jī)電路是已知的，且通?？杀环Q為有限狀態(tài)機(jī)電路。狀態(tài)機(jī)電路的操作可以以諸如Verilog的硬件描述語(yǔ)言(HDL)進(jìn)行描述。譯碼電路705的Verilog描述或其它HDL描述可使用市售的軟件工具來(lái)合成，以提供物理集成電路芯片的晶體管級(jí)原理圖及布局。

示例性譯碼電路705接收來(lái)自電路610的符號(hào)請(qǐng)求計(jì)數(shù)序列SRC(n)，該符號(hào)請(qǐng)求計(jì)數(shù)序列在V(CNV)的上升沿更新。對(duì)于每次更新(針對(duì)序列索引n的每個(gè)值)，均根據(jù)多個(gè)預(yù)定義規(guī)則對(duì)電流、和/或SRC(n)的以往值進(jìn)行評(píng)估。每個(gè)規(guī)則提供一二進(jìn)制輸出，例如，如果滿足規(guī)則，則輸出1(真)，或者如果不滿足規(guī)則，則輸出0(假)。因此，規(guī)則可被用于測(cè)試SRC(n)為真或者為假。規(guī)則可在與序列索引n的當(dāng)前(瞬時(shí))值有關(guān)的位置對(duì)任何數(shù)量的SRC(n)的值進(jìn)行評(píng)估(測(cè)試、比較)。例如，SRC(n-8)可以是SRC(n)的第一相關(guān)位置，該第一相關(guān)位置與SRC(n)的第二相關(guān)位置SRC(n-7)連續(xù)。因此，規(guī)則可以是應(yīng)用于序列SRC(n)的歷史的測(cè)試，例如，應(yīng)用于SRC(n)的10個(gè)最近值的測(cè)試。電路705的每一規(guī)則都代表V(CNV)和V(SCO)經(jīng)由電路610特性的預(yù)定義時(shí)序模式。配置代碼CC為最近(開(kāi)始于上電復(fù)位事件時(shí)的默認(rèn)值)被滿足的規(guī)則提供索引(指向)。

示例性實(shí)施例可提供用于譯碼電路705的兩個(gè)規(guī)則。示例性第一規(guī)則(規(guī)則1)僅當(dāng)(SRC(n-3)＝4)且(SRC(n-2)＝4)且(SRC(n-1)＝4)且(SRC(n)＝2)時(shí)被滿足。示例性第二規(guī)則(規(guī)則2)僅當(dāng)(SRC(n-3)＝4)且(SRC(n-2)＝4)且(SRC(n-1)＝3)且(SRC(n)＝3)時(shí)被滿足。再次參照?qǐng)D5的示例性時(shí)序圖，并假定SRC(n)為[4，4，4，2]的周期延拓。規(guī)則1在時(shí)間間隔[T(7)；T(8)]被滿足，并被周期延拓至所有時(shí)間間隔[T(4·K-1)；T(4·K)]，k為整數(shù)值。在該示例中，規(guī)則2未被滿足。配置代碼CC指向規(guī)則1，這是由于該規(guī)則最近被滿足。規(guī)則1被滿足的時(shí)間間隔代表所選擇的相位特性，這可用于同步波形WI(t)和WO(t)。因此，外部電路可以以時(shí)常滿足多個(gè)預(yù)定義規(guī)則之一的時(shí)序模式施加時(shí)序波形V(CNV)和V(SCO)。

規(guī)則被滿足時(shí)的時(shí)間間隔可對(duì)應(yīng)于所選擇的相位特性?？蛇x信號(hào)處理操作和/或代碼的界限可響應(yīng)于規(guī)則被滿足的時(shí)間而被同步。最近被滿足的規(guī)則的索引可對(duì)應(yīng)于所選擇的信號(hào)處理操作。例如，規(guī)則1可選擇以SRR＝4操作的一階SINC抽取濾波器。規(guī)則2可選擇以SRR＝4操作的兩級(jí)抽取濾波器。兩級(jí)抽取濾波器可包括兩個(gè)抽取-2(decimate-by-2)半帶濾波器，這兩個(gè)抽取-2半帶濾波器提供信號(hào)頻帶上基本平坦的頻率響應(yīng)。

譯碼電路705提供由時(shí)序波形SYNC(t)表示的單比特同步序列SYNC(n)。時(shí)序波形SYNC(t)在V(CNV)的下降(與上升相對(duì))沿被更新。SYNC(n)代表所選擇的相位特性和采樣率比。時(shí)序波形WO(t)是通過(guò)布爾邏輯運(yùn)算(AND)對(duì)施加的時(shí)序波形V(CNV)和同步波形SYNC(t)進(jìn)行結(jié)合而得到的。時(shí)序波形WI(t)是通過(guò)緩存Ⅴ(CNV)的邏輯電平而得到的，這是另一布爾邏輯運(yùn)算(X＝X)。因此，當(dāng)SYNC(n)為真時(shí)，V(CNV)的低-高-低脈沖被包含在時(shí)序波形WO(t)中。譯碼電路705提供同步序列SYNC(n)，以在時(shí)序波形WO(t)中選擇性地包含或跳過(guò)V(CNV)的低-高-低脈沖。同步序列SYNC(n)可以是周期性的，其周期對(duì)應(yīng)于所選擇的采樣率比。SYNC(n)＝...，0，0，1，0，0，0，1，0，0，0，1，0，...為SRR＝4的一個(gè)示例。SYNC(n)為1(真)時(shí)的序列索引n的值可以是所選擇的相位特性。V(CNV)的所有低-高-低脈沖都被包含在時(shí)序波形WI(t)中。圖8示出了基于圖5的包括示例性同步波形SYNC(t)的示例性時(shí)序圖。

當(dāng)利用時(shí)間(相關(guān)位置)上的規(guī)則特定偏移滿足規(guī)則時(shí)，SYNC(n)可為真。圖8示出了包括表示序列R1(n)和R2(n)的波形R1(t)和R2(t)的示例性時(shí)序圖，波形R1(n)和R2(n)指示示例性規(guī)則1和規(guī)則2被滿足的時(shí)間。示例性同步波形SYNC(t)對(duì)應(yīng)于3次采樣(sample)的規(guī)則1特定延遲。規(guī)則1可由基本上等效的示例性規(guī)則3替代。規(guī)則3僅當(dāng)(SRC(n-3)＝2)且(SRC(n-2)＝4)且(SRC(n-1)＝4)且(SRC(n)＝4)時(shí)被滿足。用于獲得SYNC(t)的規(guī)則3特定延遲是零次采樣(參見(jiàn)圖8)。

圖6B的符號(hào)請(qǐng)求計(jì)數(shù)電路610是時(shí)序模式-數(shù)字轉(zhuǎn)換器(TPDC)電路的一個(gè)示例。通過(guò)時(shí)序波形識(shí)別的時(shí)間實(shí)例(例如，用于時(shí)序波形轉(zhuǎn)換的時(shí)間實(shí)例)是一物理量，TPDC電路將該物理量轉(zhuǎn)換為數(shù)字序列。TPDC電路可提供表示數(shù)值序列、或矢量值序列等的代碼序列。TPDC電路可包括基于時(shí)序的電路，該基于時(shí)序的電路包括但不限于：延遲單元、相位檢測(cè)器、脈沖發(fā)生器、延遲鎖定環(huán)路、鎖相環(huán)路、相位積分器、固率或受控振蕩器、混頻器、和/或時(shí)間-數(shù)字轉(zhuǎn)換器。

電路610為可由多個(gè)基本電路塊構(gòu)成的示例性TPDC電路，這些基本電路塊通常用于各種數(shù)字電路。電路610可以被表征為響應(yīng)于多個(gè)時(shí)序波形的狀態(tài)機(jī)電路。譯碼電路可提供一規(guī)則，該規(guī)則結(jié)合TPDC電路的特性對(duì)一個(gè)或多個(gè)時(shí)序波形是否與預(yù)定義時(shí)序模式匹配進(jìn)行測(cè)試。

任一時(shí)刻不超過(guò)一個(gè)規(guī)則可被滿足，在這個(gè)意義上來(lái)講，示例性譯碼電路705(圖7B)提供的多個(gè)規(guī)則可相互排斥?？稍O(shè)置優(yōu)先次序，以確保規(guī)則是相互排斥的。例如，當(dāng)任何較高排名規(guī)則被滿足時(shí)，根據(jù)排名次序，任何較低排名規(guī)則可以是假。對(duì)于一預(yù)定義采樣次數(shù)，每個(gè)規(guī)則可阻止更低排名的規(guī)則。接著，對(duì)譯碼電路705的幾個(gè)示例性規(guī)則進(jìn)行說(shuō)明。在一些實(shí)施例中，示例性規(guī)則可以以各種組合提供。示例性規(guī)則不一定是相互排斥的，這是由于不旨在單個(gè)譯碼電路中共同地提供它們。

以上所述的示例性規(guī)則1、示例性規(guī)則2和示例性規(guī)則3中的每個(gè)測(cè)試一特定模式。規(guī)則1測(cè)試第一模式P1＝[4，4，4，2]。規(guī)則2測(cè)試第二模式P2＝[4，4，3，3]。規(guī)則3測(cè)試第三模式P3＝[2，4，4，4]。在這種表示法(notation)中，模式的最后元素(例如，最后(P1)＝2)對(duì)應(yīng)于對(duì)SRC(n)的最近值的測(cè)試。除相位特性之外，規(guī)則1和規(guī)則3可以是大體相同的。模式的長(zhǎng)度(例如，長(zhǎng)度(P1)＝4)對(duì)應(yīng)于正被一規(guī)則評(píng)估的SRC(n)的歷史長(zhǎng)度。預(yù)定義長(zhǎng)度的特定預(yù)定義模式可被稱為唯一模式。

示例性規(guī)則4、示例性規(guī)則5、示例性規(guī)則6、示例性規(guī)則7、示例性規(guī)則8、示例性規(guī)則9、示例性規(guī)則10、示例性規(guī)則11可測(cè)試唯一模式P4＝[3，3，3，2，2，2，3，0]、唯一模式P5＝[3，3，3，2，2，3，2，0]、唯一模式P6＝[3，3，3，2，3，2，2，0]、唯一模式P7＝[3，3，3，2，3，3，1，0]、唯一模式P8＝[3，3，3，3，2，2，2，0]、唯一模式P9＝[3，3，3，3，2，3，1，0]、唯一模式P10＝[3，3，3，3，3，2，1，0]、唯一模式P11＝[3，3，3，3，3，3，0，0]。除了相位特性之外，規(guī)則4至規(guī)則11是不同的(模式的周期延拓是不同的)。在一示例中，規(guī)則4-11中的每個(gè)可選擇以采樣率比8操作的不同的預(yù)定義抽取濾波器。在另一示例中，規(guī)則4-11中的每個(gè)可選擇信號(hào)頻帶中不同的頻率響應(yīng)。在另一示例中，規(guī)則4-11中的每個(gè)可選擇不同的信號(hào)頻帶?？蛇x信號(hào)頻帶可包括相對(duì)于O(K)的輸出采樣率而言位于第二或更高的奈奎斯特區(qū)域(Nyquist zone)內(nèi)的頻率。在另一示例中，規(guī)則4-11中的每個(gè)可選擇不同的采樣率比，例如8、12、16、24、32、48、64、128。

規(guī)則4-11中的每個(gè)測(cè)試單個(gè)預(yù)定義唯一模式。對(duì)于一特定采樣率比，這種特定規(guī)則可便于外部電路從一些(可能多個(gè))預(yù)定信號(hào)處理操作中選擇其一。不同的規(guī)則可選擇適用于所選信號(hào)處理操作的不同的相位特性、以及不同的采樣率比。具有相對(duì)多的不同規(guī)則可便于獨(dú)立選擇信號(hào)處理操作的類型、所選類型的信號(hào)處理操作的采樣率比、所選信號(hào)處理操作的相位特性、以及數(shù)字串行接口電路的相位特性。數(shù)字串行接口電路的相位特性無(wú)需與所選信號(hào)處理操作的相位特性相關(guān)聯(lián)。

其它示例性規(guī)則可以是通用的而不是特定的。例如，如果SRC(n)的歷史與多種預(yù)定義模式中的任一相匹配，則可滿足通用規(guī)則。如果有必要(例如，有限資源外部電路可能無(wú)法以高符號(hào)率進(jìn)行通信)，則通用規(guī)則可允許外部電路靈活地以低符號(hào)率進(jìn)行通信，或者如果通用規(guī)則以更高符號(hào)率進(jìn)行通信是可能并優(yōu)選的，則通用規(guī)則以更高的符號(hào)率進(jìn)行通信。一些實(shí)施例可提供數(shù)字串行接口電路，該數(shù)字串行接口電路可與一個(gè)或多個(gè)外部數(shù)字串行接口電路以公知的鏈形結(jié)構(gòu)進(jìn)行級(jí)聯(lián)。通用規(guī)則可被提供為，允許可變(未預(yù)定義)數(shù)目的符號(hào)在每個(gè)輸出采樣率的周期內(nèi)進(jìn)行通信(例如，以適應(yīng)鏈形結(jié)構(gòu))。通用規(guī)則可被提供為，適應(yīng)于各種靈活的類型，該靈活的類型可對(duì)于一實(shí)施例是優(yōu)選的或需要的。

示例性規(guī)則12測(cè)試SRC(n)≥Q，其中Q是預(yù)定義數(shù)量。在一示例中，規(guī)則12可選擇適合于采樣率比SRR＝1的預(yù)定義信號(hào)處理操作。例如，規(guī)則12可選擇低通濾波器操作。當(dāng)規(guī)則12滿足SRC(n)＝Q、或SRC(n)＝Q+1、SRC(n)＝Q+2等等時(shí)，其測(cè)試通用模式。規(guī)則12對(duì)序列SRC(n)的長(zhǎng)度為1的歷史進(jìn)行評(píng)估。

示例性規(guī)則13測(cè)試通用模式P13＝[Q1，Q2]，其中Q1>Q2。任何數(shù)量的符號(hào)均可在輸出采樣率的周期內(nèi)進(jìn)行傳送。信號(hào)處理操作可響應(yīng)于差值Q12＝Q1-Q2而被選擇。預(yù)定義差值Q12可對(duì)應(yīng)于從規(guī)則13分支的規(guī)則。例如，規(guī)則13-8可對(duì)應(yīng)于Q12＝8時(shí)的規(guī)則13，規(guī)則13-16可對(duì)應(yīng)于Q12＝16時(shí)的規(guī)則13。規(guī)則13評(píng)估序列SRC(n)的長(zhǎng)度為2的歷史。規(guī)則13所選擇的信號(hào)處理操作的采樣率比可為SRR＝2。例如，SRC(n)＝...，16，8，16，8，16，8，...可根據(jù)規(guī)則13-8選擇適合于SRR＝2的一階SINC抽取濾波器。另一個(gè)序列SRC(n)＝...，24，16，24，16，24，16，...也可根據(jù)規(guī)則13-8選擇適合于SRR＝2的一階SINC抽取濾波器。另一序列SRC(n)＝...，24，8，24，8，24，8，...可根據(jù)規(guī)則13-16選擇適合于SRR＝2的半帶抽取濾波器，該半帶抽取濾波器提供信號(hào)頻帶上基本平坦的頻率響應(yīng)。

示例性規(guī)則14測(cè)試通用模式P14＝[Q1，Q2，0]，其中Q1>0。Q2的值可選擇適合于SRR＝3的預(yù)定義信號(hào)處理操作?？商娲鼗蚪M合地，Q2可選擇采樣率比，例如，SRR＝Q2。因此，多個(gè)規(guī)則(規(guī)則14-Q2)可分支于規(guī)則14。預(yù)定義代碼最后一位(P14)＝0可指示串行接口閑置。另一代碼的第一位(P14)＝Q1>0可指示串行接口活動(dòng)。從活動(dòng)到閑置的轉(zhuǎn)換可指示一相位特性，該相位特性用于同步信號(hào)處理操作和/或用于經(jīng)由串行接口傳送的代碼的界限。

示例性規(guī)則15測(cè)試可變長(zhǎng)度最多至預(yù)定義最大長(zhǎng)度的多個(gè)通用模式，該預(yù)定義最大長(zhǎng)度可以是一百萬(wàn)次采樣或更高。示例性規(guī)則15可以以事件序列為基礎(chǔ)，該事件序列例如為E(n)＝(SRC(n-1)<SRC(n))。示例性分支規(guī)則15-L可對(duì)應(yīng)于由無(wú)事件隔開(kāi)的兩個(gè)事件(E(n-L)＝1)和(E(n)＝1)的間隔L，即，對(duì)于所有的整數(shù)值0<p<L，E(n-P)＝0。間隔L可通過(guò)計(jì)數(shù)來(lái)確定。間隔L可對(duì)應(yīng)于所選擇的采樣率比SRR＝L。在一示例中，所選信號(hào)處理操作可以是SRR＝L的函數(shù)。在另一示例中，每個(gè)分支規(guī)則15-L可具有分支-分支規(guī)則，該分支-分支規(guī)則響應(yīng)于SRC(n)的一個(gè)或多個(gè)特定值，以選擇多種預(yù)定義信號(hào)處理操作中的適合于特定SRR＝L的一種。例如，事件E(n)＝1時(shí)的SRC(n)＝Q的值Q可選擇預(yù)定義類型的信號(hào)處理操作(規(guī)則15-L-Q)。事件序列E(n)與同步序列SYNC(n)進(jìn)行比較。

除示例性規(guī)則16提供了不同定義的事件序列E(n)＝((SRC(n-1)＝0)和(SRC(n)>0))之外，示例性規(guī)則16可與規(guī)則15相同。事件可指示串行接口從閑置轉(zhuǎn)換到活動(dòng)。對(duì)于提供分支于規(guī)則16的多個(gè)規(guī)則，規(guī)則16允許大量靈活性。例如，多個(gè)分支規(guī)則可被提供為適應(yīng)于將最大符號(hào)率保持為低(例如，對(duì)于所有n，SRC(n)≤2)的潛在需求。

除示例性規(guī)則17提供了不同定義的E(n)＝(((SRC(n-1)＝0)和(SRC(n)>0))或(SRC(n)>Q))之外，其中Q是預(yù)定義值，示例性規(guī)則17可與規(guī)則15相同。規(guī)則17允許兩個(gè)事件(E(n-L)＝1)和(E(n)＝1)被任何正整數(shù)L隔開(kāi)，該正整數(shù)包括1。因此，規(guī)則17可被用來(lái)選擇為1或更高的采樣率比SRR＝L。

規(guī)則測(cè)試的模式/歷史的長(zhǎng)度無(wú)需等于該規(guī)則所選擇的信號(hào)處理操作的采樣率比。例如，規(guī)則14可選擇適合于SRR＝8的信號(hào)處理操作，且滿足規(guī)則14的示例性符號(hào)請(qǐng)求計(jì)數(shù)序列可為SRC(n)＝...，0，0，8，8，0，0，0，0，0，0，8，8，0，0，0，...。在一示例中，示例性譯碼電路可以以任何采樣率被時(shí)控，該采樣率包括(但不限于)I(n)的輸入采樣率或O(k)的輸出采樣率。在另一示例中，示例性譯碼電路可包括被以不同采樣率時(shí)控的多個(gè)譯碼電路。每個(gè)不同的譯碼電路可被耦合到以相應(yīng)的采樣率提供代碼序列的不同的TPDC電路。

根據(jù)時(shí)序模式-數(shù)字轉(zhuǎn)換器(TPDC)電路從一個(gè)或多個(gè)時(shí)序波形獲得的模式識(shí)別代碼序列，可定義一個(gè)或多個(gè)時(shí)序波形的模式。譯碼電路可提供預(yù)定義第一規(guī)則，該預(yù)定義第一規(guī)則用于測(cè)試模式識(shí)別代碼序列，以確定一個(gè)或多個(gè)時(shí)序波形是否與由TPDC電路和第一規(guī)則定義的預(yù)定義第一時(shí)序模式相匹配。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可提供用于定義時(shí)序模式的TPDC電路和規(guī)則，以適應(yīng)信號(hào)處理應(yīng)用的幾乎任何需要或偏好。許多可能的變型可基本上是無(wú)限的。

根據(jù)已知的編碼方案，模式識(shí)別序列中的代碼可表現(xiàn)為整數(shù)值。更一般地說(shuō)，整數(shù)值可被分配給基本上任何類型的代碼和編碼。對(duì)于表現(xiàn)為整數(shù)值的任何代碼，可應(yīng)用示例性規(guī)則1至17?？商娲?，對(duì)于代碼的預(yù)定義優(yōu)先次序，可定義并應(yīng)用規(guī)則(包括但不限于示例性規(guī)則1-17)，而不必將數(shù)值分配給代碼。例如，多個(gè)任何類型的可能的代碼(符號(hào)的排列可區(qū)分)可以以預(yù)定義優(yōu)先次序進(jìn)行排名，從而測(cè)試可根據(jù)預(yù)定義優(yōu)先次序比較兩個(gè)代碼。測(cè)試(SRC(n-1)<SRC(n))可根據(jù)預(yù)定義優(yōu)先次序比較第一代碼SRC(n-1)和第二代碼SRC(n)的排名。測(cè)試代碼SRC(n)相對(duì)于代碼X的等同性(即SRC(n)＝X)，來(lái)確定代碼SRC(n)是否區(qū)別于代碼X。SRC(n)可為預(yù)定義代碼，或者它可為序列SRC(n)中相關(guān)位置的代碼序列SRC(n-q)。代碼可指示屬性，該屬性例如為串行接口的活動(dòng)或閑置。

一些實(shí)施例的配置(例如，配置代碼CC)可大體上恒定不變，并且從一配置到另一配置的轉(zhuǎn)換特性可不重要。其它實(shí)施例可被用于相對(duì)頻繁地重新配置信號(hào)處理操作的應(yīng)用。信號(hào)處理操作可具有超出采樣率周期的基本記錄(element of memory)(例如，脈沖響應(yīng))。在一示例性實(shí)施例中，當(dāng)外部電路選擇新的配置時(shí)，可配置信號(hào)處理核心電路可被復(fù)位。例如，參照?qǐng)D7A，如果配置代碼CC、和/或WI(t)或WO(t)的相位特性變化，或者當(dāng)配置代碼CC、和/或WI(t)或WO(t)的相位特性變化時(shí)，電路704可向電路703提供一復(fù)位脈沖(未示出)。

圖9示出了示例性可配置信號(hào)處理電路900，對(duì)于每個(gè)輸出值O(k)，該可配置信號(hào)處理電路可被獨(dú)立地配置。每個(gè)值O(k)都從特定配置數(shù)量L個(gè)輸入值I(n)獲得。特定配置采樣率比SRR(k)＝L可表征單個(gè)序列索引值k的O(k)。例如，第一輸出值可為O(1)＝(I(1)+I(2))/2。第二連續(xù)輸出值可為O(2)＝I(3)。第三連續(xù)輸出值可為O(3)＝(I(4)+I(5)+I(6)+I(7))/4。第四連續(xù)輸出值可為O(4)＝(I(8)+I(9)+I(10))/4。第五連續(xù)輸出值可為O(5)＝I(11)，等等。相應(yīng)的采樣率比序列為SRR(k)＝2，1，4，3，1，......。每個(gè)輸出值O(k)都是SRR(k)數(shù)目個(gè)在先最近輸入值I(n)的比例平均值。這是FIR型抽取濾波器操作的一個(gè)示例，對(duì)于該FIR型抽取濾波器，輸出值O(k)是多個(gè)輸入值I(n)的加權(quán)總和。

比例因子可為等于或大于SRR(k)的2的最小冪。例如，O(4)＝(I(8)+I(9)+I(10))/4，而不是O(4)＝(I(8)+I(9)+I(10))/3。電路900是自配置和自同步的，且它可被稱為靈活SINC(Flexible-SINC)ADC電路。具體地，一階SINC抽取濾波器操作的長(zhǎng)度SRR(k)響應(yīng)于外部電路(未示出)所施加的波形(V(CNV)和V(SCO))的時(shí)序模式。此外，一階SINC抽取濾波器操作的相位特性響應(yīng)于V(CNV)和V(SCO)的時(shí)序模式。此外，經(jīng)由端子SDO串行輸出的代碼的界限響應(yīng)于V(CNV)和V(SCO)的時(shí)序模式。

ADC電路901可與圖7A的ADC電路401B類似或相同，且ADC電路901提供時(shí)序波形BUSY(t)。時(shí)序波形V(CNV)的上升沿激活A(yù)DC 901的轉(zhuǎn)換操作，從而B(niǎo)USY(t)從低狀態(tài)(邏輯0)轉(zhuǎn)換到高狀態(tài)(邏輯1)。BUSY(t)在轉(zhuǎn)換操作期間保持為高，并在最大轉(zhuǎn)換時(shí)間內(nèi)完成轉(zhuǎn)換后返回到低狀態(tài)。轉(zhuǎn)換操作提供編碼值I(n)，該編碼值準(zhǔn)備在BUSY(t)返回到低狀態(tài)時(shí)的下降沿被讀取。由凌力爾特公司制造并銷售的商品LTC2378-20為ADC電路的一示例，其輸出時(shí)序波形BUSY(t)，以指示轉(zhuǎn)換操作正在進(jìn)行的時(shí)間以及數(shù)字值已準(zhǔn)備好的時(shí)間。數(shù)據(jù)表可供LTC2378-20使用。該文件通過(guò)引用結(jié)合于此，作為ADC電路時(shí)序特性的一示例。例如，ADC901可已知具有最大轉(zhuǎn)換時(shí)間，該最大轉(zhuǎn)換時(shí)間可表征從V(CNV)的上升沿到BUSY(t)的下降沿的最大持續(xù)時(shí)間。

鎖存器電路902在BUSY(t)的上升沿被時(shí)控。復(fù)位事件之后，鎖存器電路902和加法電路903組合起來(lái)為序列I(n)提供積分操作。鎖存器電路902通過(guò)單觸發(fā)電路910提供的波形RST(t)的高狀態(tài)被復(fù)位。當(dāng)事件序列E(n)為真時(shí)，單觸發(fā)電路910在BUSY(t)的上升沿(或上升沿之后不久)提供低-高-低脈沖。復(fù)位波形RST(t)由配置和同步電路904提供，該配置和同步電路904用于同步可配置信號(hào)處理核心電路913。加法電路903輸出和值序列SI(n)。SI(n)的每個(gè)值為ADC 901自最近的復(fù)位事件以來(lái)提供的值I(n)的和。

圖10示出了電路900的示例性時(shí)序圖。對(duì)于n＝2和n＝7，鎖存器902被復(fù)位為零，以便SX(2)＝0且SX(7)＝0。ADC 901可順序提供示例性值I(1)＝12、I(2)＝125、I(3)＝32、I(4)＝-67、I(5)＝-9、I(6)＝27及I(7)＝42。當(dāng)鎖存器902未被復(fù)位時(shí)，關(guān)聯(lián)SI(n)＝SX(n)+I(n)，SX(n)＝SI(n-1)是遞歸的。在該示例中，SI(2)＝SX(2)+I(2)＝I(2)＝125且SI(3)＝SI(2)+I(3)＝157且SI(4)＝SI(3)+I(4)＝90且SI(5)＝SI(4)+I(5)＝81且SI(6)＝SI(5)+I(6)＝108。由于鎖存器902的復(fù)位，對(duì)于n＝7，SX(7)＝0，下一值為SI(7)＝SX(7)+I(7)＝I(7)＝42。由電路902和電路903提供的積分(一階SINC)操作的界限(相位特性)通過(guò)復(fù)位事件進(jìn)行選擇，該復(fù)位事件由配置和同步電路904通過(guò)波形RST(t)提供。因此，電路904對(duì)靈活SINC ADC電路900的信號(hào)處理操作進(jìn)行同步。

計(jì)數(shù)器電路905通過(guò)波形RST(t)的高狀態(tài)被復(fù)位到數(shù)值1。計(jì)數(shù)器電路905提供表示數(shù)值序列L(n)的代碼序列。數(shù)值L(n)為BUSY(t)上升沿的計(jì)數(shù)，其表示包含在和值SI(n)中的多個(gè)值I(n)。參見(jiàn)圖10的示例性時(shí)序圖。

定標(biāo)電路(scaling circuit)906通過(guò)比例因子F(n)按比例確定(例如，通過(guò)除法)和序列SI(n)的每個(gè)值，該比例因子F(n)是L(n)的預(yù)定義函數(shù)。例如，IO(n)＝SI(n)/F(n)。定標(biāo)電路906可為，通過(guò)為2的冪的比例因子F(n)按比例確定SI(n)的值的多路復(fù)用器電路。例如，當(dāng)L(n)等于1時(shí)，比例因子F(n)的第一值可為1。當(dāng)L(n)等于2時(shí)，比例因子F(n)的第二值可為2。當(dāng)L(n)等于3或4時(shí)，比例因子F(n)的第三值可為4。當(dāng)L(n)等于5、6、7或8時(shí)，比例因子F(n)的第四值可為8。當(dāng)L(n)等于9、10、11、12、13、14、15或16時(shí)，比例因子F(n)的第五值可為16，等等。

計(jì)數(shù)器電路905是提供暫定配置代碼CC＝L(n)的示例性狀態(tài)機(jī)電路，該暫定配置代碼指示針對(duì)序列索引n的每個(gè)值的暫定采樣率比。當(dāng)對(duì)于序列索引k的值k1，將IO(n)的值選擇作為O(k)輸出時(shí)，配置代碼CC＝SRR(k)的實(shí)際(所選擇的)值取決于序列索引n的值n1。在該示例中，CC＝SRR(k1)＝L(n1)且O(k1)＝IO(n1)。序列索引n的值n1通過(guò)時(shí)序波形V(SCO)的時(shí)序模式進(jìn)行選擇，該時(shí)序波形V(SCO)請(qǐng)求即將經(jīng)由串行接口(端子SDO)輸出的符號(hào)(比特)。參照?qǐng)D10，通過(guò)n＝6的時(shí)間間隔內(nèi)所施加的V(SCO)的上升沿選擇示例性配置代碼CC＝L(6)＝5，該時(shí)序波形V(SCO)請(qǐng)求n1＝6的輸出值O(k1)＝IO(n1)。比例因子F(n1)＝8可為大于或等于L(n1)＝5的2的最小冪。在該示例中，適合于所選配置的輸出值O(k1)為IO(n1)＝SI(n1)/F(n1)＝108/8，其中，SI(n1)＝108是I(n)的選定數(shù)目L(n1)＝5個(gè)值的和，n屬于{2，3，4，5，6}。因此，由電路904提供的配置代碼CC＝L(n1)響應(yīng)于BUSY(t)和V(SCO)的時(shí)序模式，該V(SCO)請(qǐng)求即將經(jīng)由串行接口(端子SDO)輸出的符號(hào)。響應(yīng)于信號(hào)處理電路900接收一對(duì)輸出值O(k1)＝IO(n1)的請(qǐng)求(即V(SCO)的上升沿)，狀態(tài)機(jī)電路(計(jì)數(shù)器905)轉(zhuǎn)換到預(yù)定義狀態(tài)L(n1+1)＝1。

并行加載(parallel-load)移位寄存器907可作為數(shù)字串行接口電路操作。對(duì)于序列索引n的選定值n1，多個(gè)比特(表示IO(n)的值IO(n1))通過(guò)波形LOAD(t)的高狀態(tài)被同時(shí)(并行地)加載到移位寄存器907中。時(shí)序波形V(SCO)的上升沿在移位寄存器907中以朝向端子SDO的預(yù)定方向移位。因此，對(duì)于n＝n1，表示數(shù)值O(k1)＝IO(n1)的代碼(通過(guò)LOAD(t)的高狀態(tài)被加載到寄存器907中)響應(yīng)于對(duì)該代碼的請(qǐng)求(V(SCO)的多個(gè)上升沿)，經(jīng)由端子SDO連續(xù)地作為波形V(SDO)輸出。在一示例性實(shí)施例中，移位寄存器907可具有耦合到端子CHAIN的串行移位輸入端，以便于移位寄存器907以鏈?zhǔn)脚渲门c外部移位寄存器一起操作。另一示例性實(shí)施例可不提供示例性端子CHAIN。

示例性配置和同步電路904包括時(shí)序模式-數(shù)字轉(zhuǎn)換器(TPDC)電路908、譯碼電路909、計(jì)數(shù)器電路905和單觸發(fā)脈沖生成電路910。TPDC電路908包括計(jì)數(shù)器電路911和鎖存器電路912。當(dāng)BUSY(t)為高時(shí)，計(jì)數(shù)器電路911被復(fù)位到零。靈活SINC ADC電路900可提供時(shí)序規(guī)范，該時(shí)序規(guī)范禁止在施加V(CNV)的上升沿之前和之后的特定時(shí)段內(nèi)施加V(SCO)的上升沿。因此，當(dāng)BUSY(t)為高且計(jì)數(shù)器911被復(fù)位時(shí)，時(shí)序規(guī)范可阻止(通過(guò)規(guī)范)V(SCO)的上升沿。在對(duì)計(jì)數(shù)器911進(jìn)行復(fù)位之前，電路911在BUSY(t)為低時(shí)所計(jì)算的V(SCO)上升沿的數(shù)目SRC(n)，在BUSY(t)的每個(gè)上升沿被加載到鎖存器912中。譯碼電路909可為通過(guò)BUSY(t)被時(shí)控的狀態(tài)機(jī)電路。計(jì)數(shù)器905被示出為與譯碼電路909分離，但是它可被看作譯碼電路909的一部分。對(duì)于預(yù)定數(shù)值Q(例如Q＝19)，事件序列E(n)＝(((SRC(n-1)＝0)且(SRC>0))或(SRC(n)>Q))可根據(jù)所述的示例性規(guī)則17來(lái)定義。

圖10的示例性時(shí)序圖示出了n＝2和n＝7時(shí)所出現(xiàn)的事件，其如所描述的那樣對(duì)電路902和電路905進(jìn)行復(fù)位。由于SRC(7)＝4>0而SRC(6)＝0，因此n＝7時(shí)出現(xiàn)事件。譯碼電路909還提供加載使能序列LDE(n)＝((SRC(n)＝0)或(SRC(n)>Q))，該加載使能序列指示讀取操作完成的時(shí)間。當(dāng)LDE(n)＝1時(shí)，單觸發(fā)電路910在BUSY(t)的下降沿提供低-高-低脈沖LOAD(t)，該脈沖在n＝5和n＝6時(shí)將IO(n)加載到移位寄存器907中。移位寄存器907中的值IO(6)覆蓋在先的(未輸出)值IO(5)。在數(shù)字串行通信處理期間，當(dāng)LDE(n)為低時(shí)，禁止將值加載到移位寄存器907中的進(jìn)程。當(dāng)請(qǐng)求一個(gè)或多個(gè)比特(SRC(n)>0))時(shí)，數(shù)字串行通信處理開(kāi)始，且當(dāng)串行接口變?yōu)殚e置(SRC(n)＝0)時(shí)或者當(dāng)在I(n)的采樣-采樣周期內(nèi)請(qǐng)求預(yù)定義最小數(shù)目的比特(SRC(n)>Q)時(shí)，數(shù)字串行通信處理完成。當(dāng)(SRC(n)>Q)時(shí)，數(shù)字串行通信處理可在一個(gè)周期內(nèi)開(kāi)始并完成。則靈活SINC ADC電路900作為奈奎斯特型ADC操作，該奈奎斯特型ADC通過(guò)V(SDO)分別輸出每個(gè)轉(zhuǎn)換結(jié)果O(k)＝I(n)。

在一數(shù)字串行通信處理期間，靈活SINC ADC電路900可以以一采樣率比操作，該采樣率比超過(guò)經(jīng)由端子SDO輸出的符號(hào)(比特)的數(shù)量。那么符號(hào)請(qǐng)求計(jì)數(shù)序列SRC(n)可僅包括兩個(gè)不同的數(shù)值：0和1。因此，經(jīng)由串行接口(端子SDO)輸出的最大符號(hào)率可等于輸入采樣率。當(dāng)?shù)统杀就獠侩娐泛?或低功率外部電路不能以高符號(hào)率進(jìn)行通信時(shí)，相對(duì)低的最大符號(hào)率可具有優(yōu)勢(shì)。例如，微控制器(外部電路)可被限制為以每秒一百萬(wàn)比特的最大符號(hào)率進(jìn)行操作。ADC電路901可被配置為以每秒一百萬(wàn)次采樣的輸入采樣率對(duì)V(AIN，VSS)進(jìn)行采樣。I(n)的每個(gè)數(shù)值可由20位代碼表示。靈活SINC ADC電路900可以以32:1的恒定采樣率比操作。O(k)的每個(gè)數(shù)值可由24位代碼表示。響應(yīng)于對(duì)由一微秒間隔時(shí)間間隔開(kāi)的比特的24個(gè)連續(xù)請(qǐng)求，每個(gè)代碼可以以24比特塊輸出，從而將瞬時(shí)符號(hào)率限制到每秒最大一百萬(wàn)比特(根據(jù)需要)。

圖9的靈活SINC ADC電路900的結(jié)構(gòu)類似于圖7A和圖7B的可配置信號(hào)處理電路700的結(jié)構(gòu)。例如，TPDC電路908可好比圖7B的符號(hào)請(qǐng)求計(jì)數(shù)電路610。譯碼電路909和計(jì)數(shù)器電路905可好比圖7B的譯碼電路705。單觸發(fā)脈沖發(fā)生電路910可好比圖7B的電路706。但是，也存在一些不同。其它實(shí)施例可具有特定方面和/或特征，該特定方面和/或特征可不同于本文所描述的示例性實(shí)施例的方面和特征。例如，圖9中的電路910提供兩種波形RST(t)和LOAD(t)，這兩種波形可好比圖7A和圖7B中的波形WO(t)。波形LOAD(t)可提供一個(gè)或多個(gè)(包括潛在的數(shù)百萬(wàn)個(gè))脈沖，對(duì)于每個(gè)值O(k)，這些脈沖用于將一個(gè)或多個(gè)IO(n)的值加載到移位寄存器907中。該一個(gè)或多個(gè)脈沖可好比WO(t)的單個(gè)上升沿，該上升沿用于將O(k)的值加載到圖7A中的數(shù)字串行接口電路402中。在圖9中，通過(guò)ADC 901提供的單觸發(fā)型操作，從所施加的時(shí)序波形V(CNV)獲得時(shí)序波形BUSY(t)。在圖7B中，通過(guò)緩存V(CNV)獲得WI(t)，其可等同于提供一直聯(lián)WI(t)＝V(CNV)。

靈活SINC ADC電路900為可以以多種方式修改的示例性實(shí)施例。例如，鎖存器電路912可被移動(dòng)至包含在譯碼電路909內(nèi)，或者其可被整個(gè)移除。在一些實(shí)施例中，SRC(n)可表示在BUSY(t)的上升沿被評(píng)估(采樣)的代碼序列。除包括它們被采樣的時(shí)間的短時(shí)段之外，表示SRC(n)代碼的波形可能不穩(wěn)定。在一些實(shí)施例中，計(jì)數(shù)器電路911可通過(guò)BUSY(t)的上升沿或下降沿來(lái)復(fù)位，而不是通過(guò)BUSY(t)的高狀態(tài)來(lái)復(fù)位。

復(fù)位事件可使?fàn)顟B(tài)機(jī)電路(例如，計(jì)數(shù)器911)轉(zhuǎn)換到預(yù)定義狀態(tài)。狀態(tài)機(jī)電路可具有對(duì)一操作等效的多個(gè)狀態(tài)，且復(fù)位事件可使?fàn)顟B(tài)機(jī)電路轉(zhuǎn)換到一些等效狀態(tài)中的任一個(gè)。多個(gè)等效狀態(tài)可統(tǒng)稱為(單個(gè))狀態(tài)，該狀態(tài)包括預(yù)定義狀態(tài)。

通過(guò)提供代替V(CNV)的BUSY(t)，圖9中的TPDC電路908可由圖6B的TPDC電路610替代。在一修改的配置中(其中，計(jì)數(shù)器電路911在BUSY(t)的上升沿被復(fù)位)，TPDC電路610可等同于TPDC電路908。計(jì)數(shù)器電路602無(wú)需被復(fù)位，從而電路602可為不可復(fù)位的。所提供的代替V(CNV)的BUSY(t)的上升沿可使TPDC電路610轉(zhuǎn)換到預(yù)定義狀態(tài)(一些等效狀態(tài)中的任一個(gè))，使得當(dāng)計(jì)數(shù)器電路911通過(guò)BUSY(t)的上升沿被復(fù)位時(shí)，TPDC電路610的操作等同于TPDC電路908的操作。狀態(tài)機(jī)電路610的多個(gè)狀態(tài)因電路602和電路605的模數(shù)式(modulo-type)特性而等同于該狀態(tài)機(jī)電路的操作。圖9中移除鎖存器912可等同于圖6B中移除鎖存器603。鎖存器電路603和鎖存器電路604可被修改為通過(guò)下降沿而不是上升沿來(lái)時(shí)控，這樣做可允許(通過(guò)規(guī)范)串行接口在延長(zhǎng)時(shí)間段內(nèi)具有活動(dòng)性。

本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，圖9中的計(jì)數(shù)器電路905的實(shí)施可類似于圖6B(如對(duì)計(jì)數(shù)器電路911的描述)。不包括鎖存器603的電路610具有多個(gè)狀態(tài)，這些狀態(tài)等同于計(jì)數(shù)器電路905的預(yù)定義(復(fù)位)狀態(tài)。計(jì)數(shù)器電路可被視為對(duì)恒定輸入值(例如，1)提供積分操作的電路。電路902和電路903組合起來(lái)提供積分操作，其可由RST(t)的高狀態(tài)復(fù)位。一階CIC濾波器(Hogenauer描述的)可被提供為代替電路902和電路903。當(dāng)鎖存器電路902被修改為通過(guò)RST(t)的上升(或下降)沿而不是通過(guò)RST(t)的高狀態(tài)而復(fù)位時(shí)，一階CIC濾波器可提供等同于電路902和電路903的操作。一階CIC濾波器可在RST(t)的上升(或下降)沿轉(zhuǎn)換到預(yù)定義狀態(tài)(一些等效狀態(tài)中的任一個(gè))。如果鎖存器電路902被配置為通過(guò)邊沿復(fù)位，則可不需要單觸發(fā)電路910。同樣，如果移位寄存器907的并行加載操作通過(guò)邊沿觸發(fā)，則可不需要單觸發(fā)電路910。

示例性譯碼電路909可根據(jù)示例性規(guī)則17來(lái)配置。對(duì)于足夠大的Q值(無(wú)窮大)，規(guī)則17可退化為示例性規(guī)則16，這可在某些實(shí)施例沒(méi)有顯式(explicit)譯碼電路909的情況下提供。例如，示例性TPDC電路可在串行接口上提供單比特活動(dòng)指示，例如X(n)＝(SRC(n)>0)。用于獲得X(n)的TPDC電路可提供單比特可復(fù)位鎖存器電路(未示出)和單比特鎖存器電路912，該單比特可復(fù)位鎖存器電路代替計(jì)數(shù)器911，該單比特鎖存器電路912用于輸出X(n)。鎖存器902和計(jì)數(shù)器電路905可被修改為，通過(guò)表示X(n)的波形X(t)的上升沿來(lái)復(fù)位，該上升沿可指示串行接口從閑置X(n-1)＝0轉(zhuǎn)換到活動(dòng)X(n)＝1。波形X(t)和BUSY(t)可被組合在一起來(lái)獲得波形LOAD(t)，該波形LOAD(t)用于僅在數(shù)字串行通信處理完成(X(n)＝0)時(shí)，將IO(n)加載到移位寄存器907中。因此，某些實(shí)施例不需要包括顯式譯碼電路909。

因此，所描述的示例性實(shí)施例可以以大量方式修改，上述示例性實(shí)施例包括(但不限于)靈活SINC ADC電路900。

一些示例性實(shí)施例可以是圖4B的示例性電路400B的變型，這些實(shí)施例可被認(rèn)為是模擬-數(shù)字(A/D)轉(zhuǎn)換器電路/系統(tǒng)、或者是A/D信號(hào)處理電路/系統(tǒng)。電路400B接收模擬輸入信號(hào)V(AIN，VSS)，并經(jīng)由串行接口SDO提供數(shù)字輸出信號(hào)。其它實(shí)施例可接收(評(píng)估)輸入信號(hào)(可要么是模擬信號(hào)要么是數(shù)字信號(hào))，并提供(輸出)輸出信號(hào)(可要么是模擬信號(hào)要么是數(shù)字信號(hào))。存在四種排列：模擬輸入-模擬輸出(A/A)、模擬輸入-數(shù)字輸出(A/D)、數(shù)字輸入-模擬輸出(D/A)和數(shù)字輸入-數(shù)字輸出(D/D)。示例性實(shí)施例的輸入/輸出特性可以是A/A、A/D、D/A或D/D。

模擬信號(hào)可具有連續(xù)時(shí)間性質(zhì)(波形)、離散時(shí)間性質(zhì)(采樣值序列)或者復(fù)合性質(zhì)(例如，由每個(gè)脈沖的積分/面積或一些其它性質(zhì)表征的脈沖序列)。模擬信號(hào)可關(guān)于(對(duì)應(yīng)于)一時(shí)基被采樣、評(píng)估和/或表示，該時(shí)基可以是基本上均勻、稍微均勻或者高度非均勻的。模擬信號(hào)可以是各種物理量的表征，所述物理量包括(但不限于)電壓、電流、電荷、磁通量、電場(chǎng)、光強(qiáng)度、顏色、頻率、相位、溫度、速度、質(zhì)量、壓強(qiáng)、濃度、密度、厚度、透明度、反射(reflection)和/或摩擦力。

數(shù)字信號(hào)可以是包含任何類型的編碼的任何代碼序列。數(shù)字信號(hào)可對(duì)應(yīng)于一時(shí)基，該時(shí)基可以是基本上均勻、稍微均勻或者高度不均勻的。代碼可為排列的任何數(shù)量的符號(hào)。符號(hào)可具有任何數(shù)量的可能符號(hào)值。在物理系統(tǒng)(例如，計(jì)算機(jī))中，符號(hào)值可由一物理量表示，該物理量包括(但不限于)電壓、電流、電荷、磁通量、電場(chǎng)、光強(qiáng)度、顏色、頻率、相位、溫度、速度、質(zhì)量、壓強(qiáng)、濃度、密度、厚度、透明度、反射和/或摩擦力。多符號(hào)代碼可以以并行方式(多個(gè)物理量同時(shí)表示多個(gè)符號(hào))或以串行方式(在第一時(shí)間實(shí)例表示一個(gè)或多個(gè)符號(hào)，之后在第二時(shí)間實(shí)例表示一個(gè)或多個(gè)符號(hào))來(lái)表示和/或通信。用于串行地傳送代碼的接口可包括用于一次傳送一個(gè)以上符號(hào)的一個(gè)以上端子。

可經(jīng)由提供電流隔離的端子提供符號(hào)序列的串行通信。例如，可在相對(duì)短或長(zhǎng)的距離內(nèi)無(wú)線傳送符號(hào)。短程無(wú)線通信包括使用變壓器(耦合電感)或其它器件的磁耦合。變壓器可被實(shí)現(xiàn)為印刷電路板(PCB)上的導(dǎo)電線路。短程無(wú)線通信還包括電容耦合，該電容耦合可被從印刷電路板上的一導(dǎo)體(發(fā)射天線)提供到另一導(dǎo)體(接收天線)。無(wú)線通信還包括光通信，該光通信可以是遠(yuǎn)程或短程的。無(wú)線通信可提供一編碼方案，該編碼方案用于識(shí)別各個(gè)代碼之間的界限。

圖11示出了示例性可配置信號(hào)處理電路/系統(tǒng)1100。輸入接口電路1101接收輸入信號(hào)IN，該輸入信號(hào)IN可為模擬信號(hào)或數(shù)字信號(hào)。接口電路1101評(píng)估輸入信號(hào)IN，以獲得輸入值序列I(n)。I(n)的每個(gè)值可要么為模擬值、要么為代碼。因此，輸入接口電路1101的輸入IN到輸出I(n)的特性可為A/A、A/D、D/A或D/D。在圖4A的示例中，輸入接口電路401A是數(shù)字輸入-數(shù)字輸出(D/D)電路。在圖4B的示例中，輸入接口電路401B是模擬輸入-數(shù)字輸出(A/D)電路，該模擬輸入-數(shù)字輸出電路通常稱為ADC電路。模擬采樣電路可為模擬輸入-模擬輸出(A/A)輸入接口電路的示例。

輸出接口電路1102提供一輸出信號(hào)OUT，該輸出信號(hào)可為模擬信號(hào)或數(shù)字信號(hào)。接口電路1102從輸出值序列O(k)獲得輸出信號(hào)OUT。O(k)的每個(gè)值可要么是模擬值、要么是代碼。因此，輸出接口電路1102的輸入O(k)到輸出OUT的特性可為A/A、A/D、D/A或D/D。在圖4A的示例中，輸出接口電路402為數(shù)字輸入-數(shù)字輸出(D/D)電路。在另一示例性實(shí)施例中，輸出接口電路1102可為D/A電路，該D/A電路通常稱為數(shù)字-模擬轉(zhuǎn)換器(DAC)電路。在一些示例性實(shí)施例中，輸出接口電路1102可包括所謂的信號(hào)重構(gòu)電路(本領(lǐng)域技術(shù)人員所熟知的)，以從離散時(shí)間信號(hào)獲得連續(xù)時(shí)間模擬信號(hào)波形OUT。信號(hào)重構(gòu)電路可為模擬輸入-數(shù)字輸出(A/A)輸出接口電路的示例。

可配置信號(hào)處理核心電路1103接收輸入值序列I(n)并獲得輸出值序列O(k)。信號(hào)處理核心電路1103的輸入到輸出特性可為A/A、A/D、D/A或D/D，對(duì)應(yīng)于I(n)和O(k)的特性。在一示例性實(shí)施例中，可配置開(kāi)關(guān)電容器電路可從模擬輸入序列I(n)獲得模擬輸出序列O(k)。在另一示例性實(shí)施例中，可配置ADC電路可從模擬輸入序列I(n)獲得數(shù)字輸出序列O(k)。示例性delta-sigma ADC電路可具有可配置采樣率比和/或可配置頻率響應(yīng)。在另一示例性實(shí)施例中，可配置DAC電路可從數(shù)字輸入序列I(n)獲得模擬輸出序列O(k)。示例性delta-sigma DAC電路可具有可配置采樣率比和/或可配置頻率響應(yīng)。在另一示例性實(shí)施例中，可配置狀態(tài)機(jī)電路可從數(shù)字輸入序列I(n)獲得數(shù)字輸出序列O(k)。示例性狀態(tài)機(jī)電路可提供多種可選數(shù)字信號(hào)處理操作，這些可選數(shù)字信號(hào)處理操作包括MP3編碼、抽取濾波、插值濾波和回波消除。在圖9的示例中，可配置信號(hào)處理核心電路913為狀態(tài)機(jī)電路。

通過(guò)配置電路1104提供的配置代碼CC，選擇可配置信號(hào)處理核心電路1103的可選信號(hào)處理操作。配置電路1104還提供一時(shí)序波形WI(t)，該時(shí)序波形WI(t)指示I(n)的值準(zhǔn)備好被讀取/被傳送的時(shí)間。在一些示例性實(shí)施例中，配置電路1104還提供一時(shí)序波形SYNC(t)，該時(shí)序波形SYNC(t)用于同步通過(guò)配置代碼CC選擇的信號(hào)處理操作。可通過(guò)配置代碼CC和/或通過(guò)時(shí)序波形WI(t)和SYNC(t)的特性，選擇電路1103的采樣率比。在圖7B的示例中，時(shí)序波形SYNC(t)同步所選擇的信號(hào)處理操作。在圖9的示例中，RST(t)同步所選擇的信號(hào)處理操作。配置電路1104還向輸出接口電路1102提供一時(shí)序波形WO(t)，該時(shí)序波形WO(t)指示O(k)的值準(zhǔn)備好被讀取/被傳送的時(shí)間。在圖7a的示例中，時(shí)序波形WO(t)向輸出接口電路402傳送O(k)的值。在圖9的示例中，時(shí)序波形LOAD(t)向輸出接口電路907傳送O(k)的值。時(shí)序波形LOAD(t)可針對(duì)O(k)的每個(gè)值提供多個(gè)脈沖，在電路907中加載并重寫(xiě)O(k)的多個(gè)暫定值。

配置電路1104基于從輸入接口電路1101接收的第一時(shí)序波形RI(t)和從輸出接口電路1102接收的第二時(shí)序波形RO(t)，提供配置代碼CC以及時(shí)序波形WI(t)、時(shí)序波形WO(t)和時(shí)序波形SYNC(t)。在圖9的示例中，配置電路704包括時(shí)序模式-數(shù)字轉(zhuǎn)換器(TPDC)電路610，該電路從第一時(shí)序波形V(CNV)和第二時(shí)序波形V(SCO)獲得模式識(shí)別代碼序列SRC(n)。譯碼電路705從模式識(shí)別代碼序列SRC(n)和時(shí)序波形V(CNV)獲得配置代碼CC和時(shí)序波形SYNC(t)。預(yù)定義時(shí)序模式可通過(guò)TPDC電路的特性和譯碼電路提供的預(yù)定義規(guī)則來(lái)表征(定義)。配置電路1104提供配置代碼CC、以及時(shí)序波形WI(t)、時(shí)序波形WO(t)和時(shí)序波形SYNC(t)，如果時(shí)序波形RI(t)和RO(t)與預(yù)定義時(shí)序模式匹配、以及當(dāng)時(shí)序波形RI(t)和RO(t)與預(yù)定義時(shí)序模式匹配時(shí)，響應(yīng)于此，SYNC(t)選擇電路1103(圖11)的可選信號(hào)處理操作。

輸入接口電路1101基于時(shí)序特性獲得第一時(shí)序波形RI(t)，該時(shí)序特性是對(duì)于外部電路(未示出)如何經(jīng)由輸入接口電路1101提供輸入值序列I(n)的時(shí)序特性。在一些示例性實(shí)施例中，外部電路可提供時(shí)序波形TI(t)，該時(shí)序波形TI(t)指示輸入值序列I(n)的時(shí)基。在圖7A的示例中，時(shí)序波形V(CNV)指示輸入值序列I(n)的時(shí)基，該輸入值序列I(n)由V(CNV)控制的ADC電路401B提供(經(jīng)由ADC電路401B)。在圖4A的示例中，配置電路404可接收施加的時(shí)序波形V(SCI)、或者從V(SCI)獲得的波形RI(t)、或者從V(SDI)和V(SCI)的組合獲得的時(shí)序波形WI(t)。因此，在一些實(shí)施例中，輸入接口電路1101可接收時(shí)序波形TI(t)。

圖11的其它示例性實(shí)施例可向外部電路(未示出)提供作為一輸出的時(shí)序波形TI(t)。在一示例中，輸入信號(hào)IN可由第一外部電路(未示出)無(wú)線提供。無(wú)線通信協(xié)議可用于識(shí)別代碼之間和/或代碼段之間的界限。輸入接口電路1101可為一接收機(jī)(通常稱為無(wú)線電接收裝置(radio))，該接收機(jī)從無(wú)線輸入信號(hào)IN獲得I(n)以及I(n)的時(shí)基RI(t)。在該示例中，輸入接口電路1101可向第二外部電路輸出時(shí)序波形TI(t)＝RI(t)，以指示從輸入信號(hào)IN獲得的I(n)的時(shí)基。

在另一示例中，輸入接口電路1101可輸出時(shí)序波形TI(t)，以指示已在輸入信號(hào)IN中檢測(cè)到預(yù)期脈沖序列中的一個(gè)脈沖(例如，流體流中的一滴)。所檢測(cè)到的脈沖的積分(或另一感興趣的參數(shù))可被提供作為值I(n)。在該示例中，TI(t)可等同于RI(t)和WI(t)。因此，在一些示例性實(shí)施例中，輸入接口電路1101可輸出從輸入信號(hào)IN獲得的時(shí)序波形TI(t)。

示例性輸入接口電路1101可以以超過(guò)I(n)的采樣-采樣率的速率提供操作。例如，輸入接口電路1101可以是過(guò)采樣(增量總和)ADC，或者它可以是數(shù)字串行接口電路。第一時(shí)序波形RI(t)可包括I(n)的每個(gè)值的多個(gè)轉(zhuǎn)換(上升沿和/或下降沿)。與相對(duì)于RO(t)的轉(zhuǎn)換出現(xiàn)的時(shí)間、RI(t)的轉(zhuǎn)換出現(xiàn)的時(shí)間有關(guān)的時(shí)序模式可匹配預(yù)定義時(shí)序模式，該預(yù)定義時(shí)序模式可由配置電路1104確定。對(duì)于一預(yù)定義時(shí)序模式，第一時(shí)序波形RI(t)可具有比第二時(shí)序波形RO(t)相對(duì)更多或更少的轉(zhuǎn)換。在圖10的示例中，第一時(shí)序波形BUSY(t)具有比第二時(shí)序波形V(SCO)更少的轉(zhuǎn)換。在圖4A的示例中，第一時(shí)序波形V(SCI)可具有比第二時(shí)序波形V(SCO)更多的轉(zhuǎn)換。

輸出接口電路1102基于時(shí)序特性獲得第二時(shí)序波形RO(t)，該時(shí)序特性為對(duì)于外部電路(未示出)如何請(qǐng)求O(k)的值(即將經(jīng)由輸出接口電路1102輸出)的時(shí)序特性。在一些實(shí)施例中，O(k)的值可通過(guò)外部電路所施加的時(shí)序信號(hào)TO(t)的單個(gè)轉(zhuǎn)換或單個(gè)脈沖來(lái)請(qǐng)求。例如，輸出接口電路1102可為DAC電路，該DAC電路每當(dāng)所施加的時(shí)序波形TO(t)提供上升沿時(shí)，根據(jù)O(k)的值更新輸出信號(hào)波形OUT。在該示例中，輸出接口電路1102可向配置電路1104提供第二時(shí)序波形RO(t)＝TO(t)。電路1101可以是數(shù)字串行接口電路，且電路1103可提供可選內(nèi)插濾波器信號(hào)處理操作。該示例可好比對(duì)圖7A的示例中的信號(hào)流方向進(jìn)行反轉(zhuǎn)(將輸入改為輸出，反之亦然)。

在其它示例性實(shí)施例中，可通過(guò)TO(t)的多個(gè)轉(zhuǎn)換或脈沖請(qǐng)求O(k)的值。在圖5A和圖6A的示例中，可提供V(SCO)的預(yù)定義數(shù)目N的轉(zhuǎn)換(上升沿)，以請(qǐng)求即將經(jīng)由串行接口SDO輸出值O(k)。第二時(shí)序波形RO(t)可要么為V(SCO)要么為XO(t)，這取決于除N電路601(圖6)是被解釋為圖11中的配置電路1104的一部分，還是被解釋為圖11中的接口電路1102。

在圖7A和圖7B的示例中，可提供未知數(shù)目的V(SCO)的轉(zhuǎn)換，以請(qǐng)求O(k)的值。配置電路704接收第二時(shí)序波形RO(t)＝V(SCO)，該第二時(shí)序波形指示對(duì)經(jīng)由串行接口SDO輸出的符號(hào)所進(jìn)行的每個(gè)請(qǐng)求。O(k)的值通過(guò)V(SCO)進(jìn)行請(qǐng)求，這是由于O(k)的值由V(SCO)所請(qǐng)求的多個(gè)符號(hào)表示。用于請(qǐng)求符號(hào)(經(jīng)由串行接口SDO輸出)的時(shí)序模式可根據(jù)預(yù)定義時(shí)序模式提供。配置電路704提供TPDC電路610和譯碼電路705，以根據(jù)若干預(yù)定義時(shí)序模式中的任一個(gè)來(lái)確定是否以及何時(shí)請(qǐng)求符號(hào)。譯碼電路705可提供規(guī)則，以識(shí)別對(duì)于O(k)的每個(gè)值所請(qǐng)求的符號(hào)的數(shù)目(其可以是未知數(shù)目)。因此，輸出接口電路1102可針對(duì)O(k)的值的每個(gè)請(qǐng)求提供第二時(shí)序波形RO(t)，該第二時(shí)序波形包括多于一個(gè)(包括未知數(shù)量)的脈沖或轉(zhuǎn)換。

第一時(shí)序波形TI(t)可謂與I(n)值的接收、獲得和/或評(píng)估同步。

第二時(shí)序波形TI(t)可謂與O(k)的值的請(qǐng)求和/或輸出同步。

在一示例性實(shí)施例中，輸入接口電路可向配置電路提供多個(gè)時(shí)序波形。在同一或另一示例性實(shí)施例中，輸出接口電路可向配置電路提供多個(gè)時(shí)序波形。對(duì)于任何數(shù)量的時(shí)序波形，可定義預(yù)定義時(shí)序模式，任何數(shù)量的時(shí)序波形包括一個(gè)時(shí)序波形、兩個(gè)時(shí)序波形、三個(gè)時(shí)序波形、四個(gè)時(shí)序波形或更多的時(shí)序波形。

示例性實(shí)施例可包括多通道信號(hào)處理。在圖7A的示例中，ADC電路401B可由多通道ADC電路代替，該多通道ADC電路具有接收多個(gè)模擬輸入信號(hào)的配置。多通道ADC電路可經(jīng)由多個(gè)端子接收多個(gè)模擬輸入信號(hào)。例如，可經(jīng)由替代端子AIN的4個(gè)端子AIN1、AIN2、AIN3和AIN4接收4個(gè)模擬輸入信號(hào)V(AIN1，VSS)、V(AIN2，VSS)、V(AIN3，VSS)和V(AIN4，VSS)。

在一示例中，多通道ADC電路可包括用于在采樣序列中每次對(duì)多個(gè)模擬輸入信號(hào)中的一個(gè)進(jìn)行采樣的模擬多路復(fù)用電路。采樣序列可以是預(yù)定義的(固定的)或者可配置的(可選擇的)。

在另一示例中，多通道ADC電路可響應(yīng)于所施加的時(shí)序波形V(CNV)，同時(shí)對(duì)多個(gè)模擬輸入信號(hào)進(jìn)行采樣。示例性同時(shí)采樣多通道ADC電路可包括多個(gè)采樣電路和單個(gè)多路復(fù)用核心ADC電路，該單個(gè)多路復(fù)用核心ADC電路用于順序地對(duì)多個(gè)同時(shí)采樣的值進(jìn)行評(píng)估。另一示例性同時(shí)采樣多通道ADC電路可包括多個(gè)ADC電路，該多個(gè)ADC電路用于同時(shí)采樣和評(píng)估多個(gè)模擬輸入信號(hào)。

多通道ADC電路可以是圖11中的輸入接口電路1101，該輸入接口電路提供了多個(gè)輸入序列I1(n)，I2(n)，...，而不是單個(gè)輸入序列I(n)。在一個(gè)示例中，時(shí)序波形RO(t)可為與一操作(例如，采樣操作)同步的單個(gè)時(shí)序波形，該操作由所有輸入序列I1(n)，I2(n)，...共享。在另一示例中，RO(t)可為包括多個(gè)坐標(biāo)時(shí)序波形的矢量(vector)時(shí)序波形。坐標(biāo)時(shí)序波形可與一輸入序列的操作同步。每個(gè)輸入序列可具有單獨(dú)的采樣率和單獨(dú)的序列索引I1(n1)，I2(n2)，...。

可配置信號(hào)處理核心電路1103可為每個(gè)輸入序列I1(n1)，I2(n2)，...提供多種可選信號(hào)處理操作，以獲得多個(gè)輸出序列O1(k1)，O2k2)，...?？蓮腎1(n1)到O1(k1)定義第一信號(hào)路徑和第一信號(hào)處理操作?？蓮腎2(n2)到O2(k2)定義第二信號(hào)路徑和第二信號(hào)處理操作，等等。在一示例中，配置代碼CC可選擇由所有信號(hào)路徑共享的信號(hào)處理操作。在另一示例中，配置代碼CC可為每個(gè)信號(hào)路徑單獨(dú)地選擇信號(hào)處理操作。

在一實(shí)施例中，輸出接口電路1102可經(jīng)由多個(gè)專用串行接口(端子SDO1，SDO2，...)分別傳送輸出序列O1(k1)，O2(k2)，...。

在另一實(shí)施例中，輸出接口電路1102可經(jīng)由單個(gè)串行接口傳送多個(gè)輸出序列O1(k1)，O2(k2)，...。例如，輸入序列I1(n)，I2(n)，...可具有共同的輸入采樣率?？膳渲眯盘?hào)處理電路1103可提供抽取濾波器信號(hào)處理操作，該抽取濾波器信號(hào)處理操作對(duì)于每個(gè)信號(hào)路徑均具有單獨(dú)的可選采樣率比。本領(lǐng)域技術(shù)人員所公知的是，經(jīng)由串行接口SDO的傳送可基于輸入采樣率下的時(shí)分復(fù)用。對(duì)于數(shù)目P個(gè)信號(hào)路徑，經(jīng)由SDO發(fā)生的任何傳送可根據(jù)該傳送的多路復(fù)用時(shí)隙的索引p，被分配給{1,2，...，P}中的特定信號(hào)路徑p。時(shí)隙的索引p可通過(guò)以輸入采樣率遞增的P狀態(tài)計(jì)數(shù)器電路獲得。例如，如果索引p＝2時(shí)通過(guò)時(shí)序波形TO(t)的低-高-低脈沖請(qǐng)求符號(hào)，則指定(p＝2)輸出序列的符號(hào)可在串行接口SDO上作為V(SDO)輸出。TO(t)的低-高-低脈沖可包括在提供到指定(p＝2)配置電路的時(shí)序波形中，用于獲得相應(yīng)指定信號(hào)路徑的指定配置代碼CC2。圖7B的示例性配置電路704可被修改，使得TPDC電路610和譯碼電路705僅在索引p具有指定值(例如p＝2)時(shí)，接收低-高-低脈沖。譯碼電路705可提供規(guī)則，所述規(guī)則包括為索引p的每個(gè)值選擇一指定信號(hào)路徑。這樣做可使時(shí)分復(fù)用操作與外部電路同步，而不必專門為此目的分配任何端子。

示例性實(shí)施例可為信號(hào)處理電路配置任何數(shù)量的特征、方面和/或參數(shù)，包括(但不限于)本文所描述的示例性特征、方面和/或參數(shù)?？膳渲眯盘?hào)處理核心電路可提供多種可選信號(hào)處理操作，每種可選信號(hào)處理操作可具有用于同步信號(hào)處理操作的可選相位特性。包括輸入接口電路和輸出接口電路的任何輔助電路可具有可配置特征。在一示例中，LVDS串行接口電路的輸出電流水平可以是可配置的。在另一示例中，模擬-數(shù)字轉(zhuǎn)換器(輸入接口電路)的功耗可以是可配置的。在另一示例中，以代碼形式提供的、用于表示值O(k)的多個(gè)符號(hào)可以是可配置的(與鏈?zhǔn)脚渲媒Y(jié)合使用)。在另一示例中，串行接口的相位特性(例如，代碼界限)可以是可配置的。在另一示例中，DAC或ADC電路的滿幅信號(hào)水平(例如，參考電壓)可以是可配置的。在另一示例中，多通道系統(tǒng)中的多個(gè)活動(dòng)通道可以是可配置的。在另一示例中，對(duì)于輸入接口電路(例如，多路復(fù)用輸入數(shù)字串行接口電路、或者多通道ADC電路)和/或輸出接口電路(例如，多路復(fù)用數(shù)字輸出串行接口電路、或者多通道DAC電路)，多路復(fù)用序列可以是可配置的。在另一示例中，多路復(fù)用操作或電路的相位特性可配置用于同步。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可通過(guò)經(jīng)由外部連接提供配置代碼來(lái)配置的大體上任何參數(shù)均可根據(jù)本教導(dǎo)來(lái)配置。

已經(jīng)討論的組件、步驟、特征、目的、益處和優(yōu)點(diǎn)僅僅是說(shuō)明性的。它們以及與它們有關(guān)的討論并不旨在以任何方式限制保護(hù)范圍。許多其它實(shí)施例也可被預(yù)期。這些實(shí)施例包括具有更少、附加和/或不同的組件、步驟、特征、目的、益處和/或優(yōu)點(diǎn)的實(shí)施例。這些實(shí)施例還包括在其內(nèi)部件和/或步驟被不同布置和/或排列的實(shí)施例。

除非另有說(shuō)明，在本說(shuō)明書(shū)中陳述的、包括在所有測(cè)量、值、等級(jí)、位置、量級(jí)、尺寸和其它規(guī)格，包括那些在所附權(quán)利要求中的，都是大概的而不是確切的。它們的目的是有一個(gè)與它們相關(guān)功能及它們所屬領(lǐng)域中的習(xí)慣一致的合理范圍。

本公開(kāi)中所引用的所有文章、專利、專利申請(qǐng)和其它出版物均通過(guò)引用結(jié)合于此。

短語(yǔ)“用于…的裝置”用在權(quán)利要求中時(shí)旨在并應(yīng)當(dāng)被解釋為包括已描述的相應(yīng)結(jié)構(gòu)和材料及其等同物。類似地，短語(yǔ)“用于……的步驟”用在權(quán)利要求時(shí)旨在并應(yīng)當(dāng)被解釋為包括已描述的相應(yīng)動(dòng)作及其等同物。權(quán)利要求中無(wú)這些短語(yǔ)意味著，權(quán)利要求不旨在且不應(yīng)當(dāng)被解釋為受限于這些相應(yīng)結(jié)構(gòu)、材料、或動(dòng)作或其等同物。

保護(hù)范圍僅由下面的權(quán)利要求書(shū)來(lái)限定。該范圍旨在并應(yīng)當(dāng)被廣泛地解釋為，與權(quán)利要求書(shū)中所使用的語(yǔ)言根據(jù)本說(shuō)明書(shū)及所遵循的實(shí)施歷史所解釋時(shí)的普通含義一致，除了提出特定含義之外，并被解釋為包括所有結(jié)構(gòu)和功能等同物。

諸如“第一”和“第二”等的相關(guān)術(shù)語(yǔ)可單獨(dú)使用，以從一個(gè)實(shí)體或功能區(qū)分另一個(gè)，而不一定要求或者暗示這些實(shí)體或動(dòng)作之間的任何實(shí)際關(guān)系或者順序。術(shù)語(yǔ)“包括”、“包含”及其任何其它變型當(dāng)結(jié)合說(shuō)明書(shū)或者權(quán)利要求書(shū)中的元件列表使用時(shí)，旨在表明該列表是非排他的，從而表明可包括其它元件。類似地，前面帶有“一”(“a”)或者“一個(gè)”(“an”)的元件，在沒(méi)有進(jìn)一步的限制的情況下，不排除存在同類型的其他元件。

沒(méi)有權(quán)利要求旨在涵蓋未能滿足專利法第101款、102款或者103款的要求的主題，它們也不應(yīng)以這種方式來(lái)解釋。這些主題的任何非故意涵蓋在此澄清。除了剛剛在該段中聲明的之外，已經(jīng)聲明或者說(shuō)明的內(nèi)容均不旨在或者不應(yīng)被解釋為將任何組件、步驟、特征、目的、益處、優(yōu)點(diǎn)或等同貢獻(xiàn)給公眾，不管它是否在權(quán)利要求中敘述。

摘要被提供以幫助讀者快速地確定本技術(shù)公開(kāi)的本質(zhì)。摘要被提交為不會(huì)被用來(lái)解釋或限制權(quán)利要求書(shū)的范圍或含義。另外，在前面詳細(xì)描述中的各種特征在各實(shí)施例中組合在一起，以使本公開(kāi)簡(jiǎn)單化。這種公開(kāi)方法不應(yīng)當(dāng)被解釋為，要求所主張的實(shí)施例比每個(gè)權(quán)利要求中明確陳述的特征需要更多的特征。相反，如所附權(quán)利要求書(shū)所反映的，發(fā)明主題在于少于單個(gè)公開(kāi)實(shí)施例的所有特征。因此，所附權(quán)利要求書(shū)在此被并入到詳細(xì)說(shuō)明中，每個(gè)權(quán)利要求自身作為單獨(dú)要求的主題。