一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)，該系統(tǒng)包括數(shù)據(jù)采集發(fā)送電路和數(shù)據(jù)接收電路。數(shù)據(jù)采集發(fā)送電路包括：主控制電路、電路電源管理電路、信號(hào)調(diào)理電路、無(wú)線發(fā)射電路和測(cè)速電路。數(shù)據(jù)接收電路包括：主控制器電路、無(wú)線接收電路和USB通信電路。該控制系統(tǒng)供電電源電路采用小型聚合物鋰電池供電，供電電壓3.5～3.9V，電池可以通過(guò)一個(gè)標(biāo)準(zhǔn)的小型MiniUSB接口連接5V電源充電。本發(fā)明解決了傳統(tǒng)靜態(tài)測(cè)量方案的弊端，實(shí)現(xiàn)動(dòng)態(tài)測(cè)量，具有安裝便利、抗干擾能力強(qiáng)、傳輸數(shù)據(jù)可靠、耗電量小等優(yōu)點(diǎn)。
【專(zhuān)利說(shuō)明】
一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)
技術(shù)領(lǐng)域
本發(fā)明屬于卡盤(pán)的卡緊力數(shù)據(jù)采集與傳輸系統(tǒng)，特別設(shè)計(jì)一種高效應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)。
【背景技術(shù)】
在數(shù)控機(jī)床液壓動(dòng)力卡盤(pán)的卡緊力檢測(cè)領(lǐng)域，目前基本上都是基于靜態(tài)測(cè)量法，在機(jī)床主軸靜止?fàn)顟B(tài)下逐漸施加卡盤(pán)夾緊力引起檢測(cè)裝置傳感器中的應(yīng)變力的變化，通過(guò)有線電纜把傳感器檢測(cè)的應(yīng)變力數(shù)據(jù)傳輸?shù)缴衔粰C(jī)，這種方案只能針對(duì)卡盤(pán)靜態(tài)狀態(tài)下的應(yīng)變力的檢測(cè)，應(yīng)用場(chǎng)合具有較大的局限性，因?yàn)樵诳ūP(pán)高速旋轉(zhuǎn)時(shí)，卡爪巨大的離心力使得卡盤(pán)卡緊力大幅度下降，夾緊力損失的大小與轉(zhuǎn)速的平方成正比，夾緊力損失達(dá)到臨界位置就會(huì)導(dǎo)致工件脫落造成嚴(yán)重事故，所以基于動(dòng)態(tài)數(shù)據(jù)的檢測(cè)才更具有實(shí)際意義，并且數(shù)據(jù)在線纜傳輸過(guò)程中容易受到外界磁場(chǎng)等環(huán)境干擾，造成測(cè)量數(shù)據(jù)誤差。本發(fā)明即為一種高效應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)的實(shí)施，并增加應(yīng)變力數(shù)據(jù)采集的遠(yuǎn)程控制功能，并以最少的電子元器件，最高的性?xún)r(jià)比實(shí)現(xiàn)對(duì)應(yīng)變力檢測(cè)數(shù)據(jù)信號(hào)的采集、處理和傳送。本發(fā)明實(shí)現(xiàn)了應(yīng)變力測(cè)量數(shù)據(jù)的無(wú)線數(shù)據(jù)收發(fā)，并且兼具良好的數(shù)據(jù)準(zhǔn)確性和抗干擾性。

【發(fā)明內(nèi)容】

本發(fā)明的目的在于克服現(xiàn)有的技術(shù)缺陷，提供一種低功耗、效率高、數(shù)據(jù)傳輸可靠的一種高效應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)，該系統(tǒng)包括數(shù)據(jù)采集發(fā)送電路和數(shù)據(jù)接收電路。
數(shù)據(jù)采集發(fā)送電路包括:主控制電路、電路電源管理電路、信號(hào)調(diào)理電路、無(wú)線發(fā)射電路和測(cè)速電路。
數(shù)據(jù)接收電路包括:主控制器電路、無(wú)線接收電路和USB通信電路。
該控制系統(tǒng)供電電源電路采用小型聚合物鋰電池供電，供電電壓3.5?3.9V，電池可以通過(guò)一個(gè)標(biāo)準(zhǔn)的小型Min iUSB接口連接5V電源充電。
所述的數(shù)據(jù)采集發(fā)送電路的主控制電路包括:C8051F500微處理器主控芯片U2、電容C9、電容C12、電容C15、電容C16、電阻R20和下載口 Pl;所述C8051F500微處理器主控芯片U2的2、3腳接電容C15、C16的一端和電感L3、電容C19的另一端，電容C15、C16的另一端接地，8腳接電容C9、C12的一端和R22的另一端，7腳接C19、C12的另一端并接地，11腳接下載口 Pl的2腳，12腳接電阻R20—端和下載口 Pl的2腳，R20另一端接下載口 Pl的I腳和電感L3、電容C19的另一端，下載口 Pl的4腳接地。
所述的數(shù)據(jù)采集發(fā)送電路的電源管理電路包括:穩(wěn)壓芯片U6、高速開(kāi)關(guān)二極管Dl和D2、miniUSBP2、電源插座BAT1、單刀單擲開(kāi)關(guān)S1、電容C17、電容C18、電容C19、電容C20、電容〇21、電阻1?5、電阻1?26、電感1^3、1^4;所述穩(wěn)壓芯片1]6的1腳接電容(:18、(:17的一端、高速開(kāi)關(guān)二極管的一端、單刀單擲開(kāi)關(guān)SI的一端、電源插座BATI的I腳，單刀單擲開(kāi)關(guān)SI的另一端接R26的一端，電容C17、電容C18的另一端接地，電源插座BATl的2腳接地，高速開(kāi)關(guān)二極管Dl的一端接D2的另一端、Dl的另一端接miniUSBP2的I腳，miniUSBP2的O腳和5腳接地;所述穩(wěn)壓芯片U6的2腳接電阻R5的一端并接地;所述穩(wěn)壓芯片U6的3腳接電阻R5、R26的另一端和C8051F500微處理器主控芯片U2的46腳；所述穩(wěn)壓芯片U6的5腳接電感L3、L4的一端、電容C21的一端，電容Cl 9接電感L3的另一端、電阻R20的另一端，電容C20的一端接L4的另一端，電容C19、C20、C21的另一端接地。
優(yōu)選地，所述的數(shù)據(jù)采集發(fā)送電路的信號(hào)調(diào)理電路包括:運(yùn)算放大器U3和U4、電容C40、電容C41、電容C42、電容C43、電容C22、電容C23、電容C24、電容C25、電容C26、電阻R3、電阻R7、電阻R8、電阻R9、電阻R10、電阻R11、電阻R12、電阻R13、電阻R14;所述運(yùn)算放大器U3的I腳接電阻R3的一端;所述運(yùn)算放大器U3的8腳接電阻R3的另一端;所述運(yùn)算放大器U3的反向輸入端2腳接電容C40的一端和插座P3的6腳，C40的另一端接地;所述運(yùn)算放大器U3的正向輸入端3腳接電容C41的一端和插座P3的5腳，C41的另一端接地;所述運(yùn)算放大器U3的4腳接地；所述運(yùn)算放大器U3的5腳接電阻RU、R12的一端，Rl I另一端接地，R12的另一端接C8051F500微處理器主控芯片U2的8腳;所述運(yùn)算放大器U3的輸出端6腳接電阻R7的一端，電阻R7的另一端接電阻R8的一端、電容C23的一端，電阻R8的另一端接電容C24的一端、C8051F500微處理器主控芯片U2的48腳，電容C23和C24的另一端接地;所述運(yùn)算放大器U4的I腳接電阻R6的一端;所述運(yùn)算放大器U4的8腳接電阻R6的另一端;所述運(yùn)算放大器U4的反向輸入端2腳接電容C42的一端和插座P3的4腳，C42的另一端接地;所述運(yùn)算放大器U4的正向輸入端3腳接電容C43的一端和插座P3的3腳，C43的另一端接地;所述運(yùn)算放大器U4的4腳接地；所述運(yùn)算放大器U4的5腳接電阻R13、R14的一端，R13另一端接地，R14的另一端接C8051F500微處理器主控芯片U2的8腳;所述運(yùn)算放大器U4的輸出端6腳接電阻R9的一端，電阻R9的另一端接電阻RlO的一端、電容C25的一端，電阻RlO的另一端接電容C26的一端、C8051F500微處理器主控芯片U2的I腳，電容C25和C26的另一端接地。
優(yōu)選地，所述的數(shù)據(jù)采集發(fā)送電路的無(wú)線發(fā)射電路包括:收發(fā)芯片Si4431、晶體振蕩器丫1、通訊天線11、電容0)、電容(:1、電容02、電容03、電容04、電容06、電容07、電容08、電容0:1、電容01、電容012、電容013、電容0?1、電容0?2、電感1^)、電感^:、電感1^、電感1^2、電阻R1、電阻R2;所述收發(fā)芯片Si4431的I腳接電容C1、C2、C3、C4的一端、電感LC的一端、電源，電容(:1工2、03工4的另一端接地;所述收發(fā)芯片314431的2腳接電感^:的另一端、電容0)的一端，電容CO的另一端接電感LO的一端，電感LO的另一端接電感LM、LR2的一端、電容CM、CR2的一端，電容CM的另一端接地，電感LM的另一端接電容CM2、電感LM2的一端，電感LM2的另一端接電容CM3、CC1的一端，電容CCl的另一端接天線Jl的I腳，天線2、3、4、5腳接地，電容CM、CM2、CM3的另一端接地;所述收發(fā)芯片Si4431的3腳接電感LR的一端、電容CR2的另一端;所述收發(fā)芯片Si4431的4腳接電感LR、LR2的另一端、電容CRl的一端，電容CRl的另一端接地；所述收發(fā)芯片Si4431的10腳接電容C7、C8的一端，電容C7、C8的另一端接地;所述收發(fā)芯片Si4431的12腳接電源、電容C6的一端，電容C6的另一端接地;所述收發(fā)芯片Si4431的13腳接C8051F500微處理器主控芯片U2的33腳、14腳接C8051F500微處理器主控芯片U2的32腳、15腳接C8051F500微處理器主控芯片U2的34腳、16腳接C8051F500微處理器主控芯片U2的I腳31腳;所述收發(fā)芯片Si4431的17腳接電阻R2的一端，電阻R2的另一端接電源;所述收發(fā)芯片Si4431的18腳接晶體振蕩器Yl的一端，晶體振蕩器Yl的另一端接收發(fā)芯片Si4431的19腳；所述收發(fā)芯片Si4431的20腳接電阻Rl的一端，電阻Rl的另一端接電源。
優(yōu)選地，所述的數(shù)據(jù)采集發(fā)送電路的測(cè)速電路包括:運(yùn)算放大器U5A、霍爾元件Q2、電阻尺15、電阻1?16、電阻18、電阻23、電阻24、電阻25、電容029;所述運(yùn)算放大器U5A正向輸入端3接電阻R8、電容C28的一端，電阻R28的另一端接地，電容C28的另一端接霍爾元件Q2的3腳，霍爾元件Q2的I腳接電源，霍爾元件Q2的2腳接地；
所述運(yùn)算放大器U5A反向輸入端2接電阻R15、電阻R16的一端，電阻R15的另一端接地，電阻R16的另一端接運(yùn)算放大器U5A的輸出端;所述運(yùn)算放大器U5A的輸出端I接電阻R25的一端，電阻R25的另一端接電容C29的一端、C8051F500微處理器主控芯片U2的9腳，電容C29的另一端接地;所述運(yùn)算放大器U5A的8腳接電源、4腳接地。
優(yōu)選地，所述的數(shù)據(jù)接收電路主控制器電路包括:C8051F530A微處理器主控芯片Ul、電容C5、電容C8;所述C8051F530A微處理器主控芯片Ul的3腳接地，4腳接電源、電容C5、C8的一端，電容C5、C8的另一端接地。
優(yōu)選地，所述的數(shù)據(jù)接收電路無(wú)線接收電路包括:收發(fā)芯片Si4431、晶體振蕩器Y1、通訊天線Jl、電容CO、電容Cl、電容C2、電容C3、電容C4、電容11、電容12、電容13、電容14、電容0:1、電容01、電容012、電容013、電容0?1、電容0?2、電感1^)、電感1^、電感1^(:、電感1^、電感1112、電阻1?3;所述收發(fā)芯片3丨4431的1腳接電容(:1工2工3、04的一端、電感^:的一端、電源，電容(:1工2、03工4的另一端接地;所述收發(fā)芯片314431的2腳接電感^:的另一端、電容0)的一端，電容CO的另一端接電感LO的一端，電感LO的另一端接電感LM、LR2的一端、電容CM、CR2的一端，電容CM的另一端接地，電感LM的另一端接電容CM2、電感LM2的一端，電感LM2的另一端接電容CM3、CCI的一端，電容CCl的另一端接天線JI的I腳，天線2、3、4、5腳接地，電容CM、CM2、CM3的另一端接地;所述收發(fā)芯片Si4431的3腳接電感LR的一端、電容CR2的另一端;所述收發(fā)芯片Si4431的4腳接電感LR、LR2的另一端、電容CRl的一端，電容CRl的另一端接地；所述收發(fā)芯片Si4431的10腳接電容C13、C14的一端，電容C13、C14的另一端接地;所述收發(fā)芯片Si4431的12腳接電源、電容C11、C12的一端、電感L2的一端，電容C11、C12的另一端接地，電感L2的另一端接電源;所述收發(fā)芯片Si4431的13腳接C8051F530A微處理器主控芯片Ul的11腳、14腳接C8051F530A微處理器主控芯片Ul的12腳、15腳接C8051F530A微處理器主控芯片Ul的13腳、16腳接C8051F530A微處理器主控芯片Ul的9腳;所述收發(fā)芯片Si4431的17腳接電阻R3的一端，電阻R3的另一端接電源;所述收發(fā)芯片Si4431的18腳接晶體振蕩器Yl的一端，晶體振蕩器Yl的另一端接收發(fā)芯片Si4431的19腳;所述收發(fā)芯片Si4431的20腳接接地。
優(yōu)選地，所述的數(shù)據(jù)接收電路USB通信電路包括:UART/USB轉(zhuǎn)化芯片U2、發(fā)光二極管D4、USB接口 Pl、高速開(kāi)關(guān)二極管Dl、高速開(kāi)關(guān)二極管D2、高速開(kāi)關(guān)二極管D3、電容C6、電容C7、電容C9、電容Cl O、電阻Rl、電阻R2;所述UART/USB轉(zhuǎn)化芯片U2的25腳接C8051F530A微處理器主控芯片Ul的17腳、26腳接C8051F530A微處理器主控芯片Ul的16腳、O腳接地;所述UART/USB轉(zhuǎn)化芯片U2的3腳接USB接口 Pl的4腳并接地;所述UART/USB轉(zhuǎn)化芯片U2的4腳接USB接口 Pl的3腳、高速開(kāi)關(guān)二極管Dl的一端;所述UART/USB轉(zhuǎn)化芯片U2的5腳接USB接口 Pl的2腳、高速開(kāi)關(guān)二極管D2的一端;所述UART/USB轉(zhuǎn)化芯片U2的6腳電源、電容C7、ClO的一端;所述UART/USB轉(zhuǎn)化芯片U2的7腳接8腳、USB接口 Pl的I腳、高速開(kāi)關(guān)二極管D3的一端、電容C6、C9的一端;USB接口 Pl的5、6腳接地，電容C6、C7、C9、Cl O的另一端接地，高速開(kāi)關(guān)二極管D1、D2、D3的另一端接地;所述UART/USB轉(zhuǎn)化芯片U2的9腳接電阻Rl的一端，電阻Rl的另一端接電源;所述UART/USB轉(zhuǎn)化芯片U2的11腳接電阻R2的一端，電阻R2的另一端發(fā)光二極管D4，發(fā)光二極管的另一端接地。
與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果:
1、本發(fā)明實(shí)現(xiàn)了應(yīng)變力測(cè)量數(shù)據(jù)的無(wú)線數(shù)據(jù)收發(fā)，并且兼具良好的數(shù)據(jù)準(zhǔn)確性和抗干擾性。
2、本發(fā)明實(shí)現(xiàn)了應(yīng)變力測(cè)量數(shù)據(jù)采集的遠(yuǎn)程控制功能，并以最少的電子元器件，最高的性?xún)r(jià)比實(shí)現(xiàn)對(duì)應(yīng)變力檢測(cè)數(shù)據(jù)信號(hào)的采集、處理和傳送。
【附圖說(shuō)明】
圖1數(shù)據(jù)采集發(fā)送電路主控制電路原理圖圖2數(shù)據(jù)采集發(fā)送電路電源管理電路原理圖圖3數(shù)據(jù)采集發(fā)送電路信號(hào)調(diào)理電路原理圖圖4數(shù)據(jù)采集發(fā)送電路無(wú)線發(fā)射電路原理圖圖5數(shù)據(jù)采集發(fā)送電路測(cè)速電路原理圖圖6數(shù)據(jù)接收電路主控制器電路原理圖圖7數(shù)據(jù)接收電路無(wú)線接收電路原理圖圖8數(shù)據(jù)接收電路USB通信電路原理圖
【具體實(shí)施方式】
以下結(jié)合具體實(shí)施例，參照附圖，對(duì)本發(fā)明進(jìn)行具體說(shuō)明。以下實(shí)施例不應(yīng)該局限于該實(shí)施例和附圖所公開(kāi)的內(nèi)容，在不脫離本發(fā)明的設(shè)計(jì)思路下所做的修改和改進(jìn)，都是本發(fā)明保護(hù)的范圍。
本發(fā)明的目的在于克服現(xiàn)有的技術(shù)缺陷，提供一種低功耗、效率高、數(shù)據(jù)傳輸可靠的一種高效應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:一種高效應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)，包括數(shù)據(jù)采集發(fā)送電路和數(shù)據(jù)接收電路。
數(shù)據(jù)采集發(fā)送電路包括:主控制電路、電路電源管理電路、信號(hào)調(diào)理電路、無(wú)線發(fā)射電路和測(cè)速電路。
數(shù)據(jù)接收電路包括:主控制器電路、無(wú)線接收電路和USB通信電路。
該控制系統(tǒng)供電電源電路采用小型聚合物鋰電池供電，供電電壓3.5?3.9V，電池可以通過(guò)一個(gè)標(biāo)準(zhǔn)的小型Min iUSB接口連接5V電源充電。
優(yōu)選地，所述的數(shù)據(jù)采集發(fā)送電路主控制電路包括:C8051F500微處理器主控芯片U2、電容C9、電容C12、電容C15、電容C16、電阻R20和下載口 Pl;所述C8051F500微處理器主控芯片U2的2、3腳接電容C15、C16的一端和電感L3、電容C19的另一端，電容C15、C16的另一端接地，8腳接電容C9、Cl 2的一端和R22的另一端，7腳接Cl9、Cl 2的另一端并接地，11腳接下載口Pl的2腳，12腳接電阻R20—端和下載口 Pl的2腳，R20另一端接下載口 Pl的I腳和電感L3、電容Cl 9的另一端，下載口 Pl的4腳接地。
優(yōu)選地，所述的數(shù)據(jù)采集發(fā)送電路電源管理電路包括:穩(wěn)壓芯片U6、高速開(kāi)關(guān)二極管Dl和D2、miniUSBP2、電源插座BAT1、單刀單擲開(kāi)關(guān)S1、電容C17、電容C18、電容C19、電容C20、電容C21、電阻R5、電阻R26、電感L3、L4;所述穩(wěn)壓芯片U6的I腳接電容C18、C17的一端、高速開(kāi)關(guān)二極管的一端、單刀單擲開(kāi)關(guān)SI的一端、電源插座BATl的I腳，單刀單擲開(kāi)關(guān)SI的另一端接R26的一端，電容Cl7、電容Cl8的另一端接地，電源插座BATl的2腳接地，高速開(kāi)關(guān)二極管Dl的一端接D2的另一端、Dl的另一端接miniUSBP2的I腳，miniUSBP2的O腳和5腳接地;所述穩(wěn)壓芯片U6的2腳接電阻R5的一端并接地;所述穩(wěn)壓芯片U6的3腳接電阻R5、R26的另一端和C8051F500微處理器主控芯片U2的46腳；所述穩(wěn)壓芯片U6的5腳接電感L3、L4的一端、電容C21的一端，電容Cl 9接電感L3的另一端、電阻R20的另一端，電容C20的一端接L4的另一端，電容C19、C20、C21的另一端接地。
具體地，如圖2所示，穩(wěn)壓芯片U6采用TPS73030作穩(wěn)壓電源芯片，TPS73030是一款專(zhuān)門(mén)為小型便攜設(shè)備設(shè)計(jì)的電源管理芯片，不僅可以穩(wěn)定輸出3V電壓，而且?guī)в幸粋€(gè)電源開(kāi)關(guān)功能。
優(yōu)選地，所述的數(shù)據(jù)采集發(fā)送電路信號(hào)調(diào)理電路包括:運(yùn)算放大器U3和U4、電容C40、電容C41、電容C42、電容C43、電容C22、電容C23、電容C24、電容C25、電容C26、電阻R3、電阻R7、電阻R8、電阻R9、電阻Rl O、電阻Rl 1、電阻Rl 2、電阻Rl 3、電阻R14;所述運(yùn)算放大器U3的I腳接電阻R3的一端;所述運(yùn)算放大器U3的8腳接電阻R3的另一端;所述運(yùn)算放大器U3的反向輸入端2腳接電容C40的一端和插座P3的6腳，C40的另一端接地;所述運(yùn)算放大器U3的正向輸入端3腳接電容C41的一端和插座？3的5腳，C41的另一端接地;所述運(yùn)算放大器U3的4腳接地；所述運(yùn)算放大器U3的5腳接電阻R11、R12的一端，Rll另一端接地，R12的另一端接C8051F500微處理器主控芯片U2的8腳;所述運(yùn)算放大器U3的輸出端6腳接電阻R7的一端，電阻R7的另一端接電阻R8的一端、電容C23的一端，電阻R8的另一端接電容C24的一端、C8051F500微處理器主控芯片U2的48腳，電容C23和C24的另一端接地;所述運(yùn)算放大器U4的I腳接電阻R6的一端;所述運(yùn)算放大器U4的8腳接電阻R6的另一端;所述運(yùn)算放大器U4的反向輸入端2腳接電容C42的一端和插座P3的4腳，C42的另一端接地;所述運(yùn)算放大器U4的正向輸入端3腳接電容C43的一端和插座P3的3腳，C43的另一端接地;所述運(yùn)算放大器U4的4腳接地;所述運(yùn)算放大器U4的5腳接電阻R13、R14的一端，R13另一端接地，R14的另一端接C8051F500微處理器主控芯片U2的8腳;所述運(yùn)算放大器U4的輸出端6腳接電阻R9的一端，電阻R9的另一端接電阻RlO的一端、電容C25的一端，電阻RlO的另一端接電容C26的一端、C8051F500微處理器主控芯片U2的I腳，電容C25和C26的另一端接地。
具體地，由于電路采用3.6V鋰電池供電，經(jīng)穩(wěn)壓后的應(yīng)變橋供橋電壓只有2.1V，滿(mǎn)量程時(shí)電橋的失調(diào)電壓僅2mV左右，需要放大1000倍才能輸入到C8051F500微處理器主控芯片U2的A/D轉(zhuǎn)換接口。為了保證測(cè)量的精度，本設(shè)計(jì)中U3、U4采用單電源測(cè)量放大器AD623。該放大器可以在最低3V的電源電壓下工作，噪聲只有35nV，完全可以滿(mǎn)足要求。
優(yōu)選地，所述的數(shù)據(jù)采集發(fā)送電路無(wú)線發(fā)射電路包括:收發(fā)芯片Si4431、晶體振蕩器丫1、通訊天線11、電容0)、電容(:1、電容02、電容03、電容04、電容06、電容07、電容08、電容0:1、電容01、電容012、電容013、電容0?1、電容0?2、電感1^)、電感^:、電感1^、電感1^2、電阻R1、電阻R2;所述收發(fā)芯片Si4431的I腳接電容C1、C2、C3、C4的一端、電感LC的一端、電源，電容(:1工2、03工4的另一端接地;所述收發(fā)芯片314431的2腳接電感^:的另一端、電容0)的一端，電容CO的另一端接電感LO的一端，電感LO的另一端接電感LM、LR2的一端、電容CM、CR2的一端，電容CM的另一端接地，電感LM的另一端接電容CM2、電感LM2的一端，電感LM2的另一端接電容CM3、CC1的一端，電容CCl的另一端接天線Jl的I腳，天線2、3、4、5腳接地，電容CM、CM2、CM3的另一端接地;所述收發(fā)芯片Si4431的3腳接電感LR的一端、電容CR2的另一端;所述收發(fā)芯片Si4431的4腳接電感LR、LR2的另一端、電容CRl的一端，電容CRl的另一端接地；所述收發(fā)芯片Si4431的10腳接電容C7、C8的一端，電容C7、C8的另一端接地;所述收發(fā)芯片Si4431的12腳接電源、電容C6的一端，電容C6的另一端接地;所述收發(fā)芯片Si4431的13腳接C8051F500微處理器主控芯片U2的33腳、14腳接C8051F500微處理器主控芯片U2的32腳、15腳接C8051F500微處理器主控芯片U2的34腳、16腳接C8051F500微處理器主控芯片U2的I腳31腳;所述收發(fā)芯片Si4431的17腳接電阻R2的一端，電阻R2的另一端接電源;所述收發(fā)芯片Si4431的18腳接晶體振蕩器Yl的一端，晶體振蕩器Yl的另一端接收發(fā)芯片Si4431的19腳；所述收發(fā)芯片Si4431的20腳接電阻Rl的一端，電阻Rl的另一端接電源。
優(yōu)選地，所述的數(shù)據(jù)采集發(fā)送電路測(cè)速電路包括:運(yùn)算放大器U5A、霍爾元件Q2、電阻尺15、電阻1?16、電阻18、電阻23、電阻24、電阻25、電容029;所述運(yùn)算放大器U5A正向輸入端3接電阻R8、電容C28的一端，電阻R28的另一端接地，電容C28的另一端接霍爾元件Q2的3腳，霍爾元件Q2的I腳接電源，霍爾元件Q2的2腳接地;所述運(yùn)算放大器U5A反向輸入端2接電阻Rl 5、電阻Rl 6的一端，電阻Rl 5的另一端接地，電阻R16的另一端接運(yùn)算放大器U5A的輸出端；所述運(yùn)算放大器U5A的輸出端I接電阻R25的一端，電阻R25的另一端接電容C29的一端、C8051F500微處理器主控芯片U2的9腳，電容C29的另一端接地;所述運(yùn)算放大器U5A的8腳接電源、4腳接地。
[0041]具體地，如圖5所示，數(shù)據(jù)采集發(fā)送電路測(cè)速電路中霍爾元器件Q2采用SS49E測(cè)量轉(zhuǎn)速，運(yùn)算放大器U5A采用U5A0P284，霍爾元件固連在測(cè)量系統(tǒng)電路板上，隨所測(cè)卡盤(pán)同速轉(zhuǎn)動(dòng)，卡盤(pán)外側(cè)放置一塊靜止的永久磁鐵，霍爾元件在旋轉(zhuǎn)過(guò)程中則產(chǎn)生與轉(zhuǎn)速同頻變化的近似正弦規(guī)律的的交變電勢(shì)，霍爾元件輸出的微弱交變電壓，然后經(jīng)微分電路去除直流分量，由運(yùn)算放大器(U5A)0P284放大，輸入到C8051F500微處理器主控芯片U2自帶的滯回電壓比較器并變換成方波信號(hào)，再輸入到U2的PCA輸入端，并設(shè)置PCA為上跳沿捕捉方式，則可對(duì)輸入的邏輯電壓的上跳沿進(jìn)行計(jì)時(shí)，得到的連續(xù)兩個(gè)上升沿間隔的時(shí)間，就可計(jì)算出轉(zhuǎn)速。
優(yōu)選地，所述的數(shù)據(jù)接收電路主控制器電路包括:C8051F530A微處理器主控芯片Ul、電容C5、電容C8;所述C8051F530A微處理器主控芯片Ul的3腳接地，4腳接電源、電容C5、C8的一端，電容C5、C8的另一端接地。
優(yōu)選地，所述的數(shù)據(jù)接收電路無(wú)線接收電路包括:收發(fā)芯片Si4431、晶體振蕩器Y1、通訊天線Jl、電容CO、電容Cl、電容C2、電容C3、電容C4、電容11、電容12、電容13、電容14、電容0:1、電容01、電容012、電容013、電容0?1、電容0?2、電感1^)、電感1^、電感1^(:、電感1^、電感1112、電阻1?3;所述收發(fā)芯片3丨4431的1腳接電容(:1工2工3、04的一端、電感^:的一端、電源，電容(:1工2、03工4的另一端接地;所述收發(fā)芯片314431的2腳接電感^:的另一端、電容0)的一端，電容CO的另一端接電感LO的一端，電感LO的另一端接電感LM、LR2的一端、電容CM、CR2的一端，電容CM的另一端接地，電感LM的另一端接電容CM2、電感LM2的一端，電感LM2的另一端接電容CM3、CCI的一端，電容CCl的另一端接天線JI的I腳，天線2、3、4、5腳接地，電容CM、CM2、CM3的另一端接地;所述收發(fā)芯片Si4431的3腳接電感LR的一端、電容CR2的另一端;所述收發(fā)芯片Si4431的4腳接電感LR、LR2的另一端、電容CRl的一端，電容CRl的另一端接地；所述收發(fā)芯片Si4431的10腳接電容C13、C14的一端，電容C13、C14的另一端接地;所述收發(fā)芯片Si4431的12腳接電源、電容C11、C12的一端、電感L2的一端，電容C11、C12的另一端接地，電感L2的另一端接電源;所述收發(fā)芯片Si4431的13腳接C8051F530A微處理器主控芯片Ul的11腳、14腳接C8051F530A微處理器主控芯片Ul的12腳、15腳接C8051F530A微處理器主控芯片Ul的13腳、16腳接C8051F530A微處理器主控芯片Ul的9腳;所述收發(fā)芯片Si4431的17腳接電阻R3的一端，電阻R3的另一端接電源;所述收發(fā)芯片Si4431的18腳接晶體振蕩器Yl的一端，晶體振蕩器Yl的另一端接收發(fā)芯片Si4431的19腳;所述收發(fā)芯片Si4431的20腳接接地。
具體地，如圖7所示，數(shù)據(jù)接收電路無(wú)線接收電路仍采用Si 4431作接口芯片，電路連接于數(shù)據(jù)采集發(fā)送電路無(wú)線發(fā)射電路相同，這種電路即可以用于發(fā)送，也可以用于接收，完全可以通過(guò)軟件設(shè)置實(shí)現(xiàn)接收與發(fā)送狀態(tài)的轉(zhuǎn)換，使用十分方便。
優(yōu)選地，所述的數(shù)據(jù)接收電路USB通信電路包括:UART/USB轉(zhuǎn)化芯片U2、發(fā)光二極管D4、USB接口 Pl、高速開(kāi)關(guān)二極管Dl、高速開(kāi)關(guān)二極管D2、高速開(kāi)關(guān)二極管D3、電容C6、電容C7、電容C9、電容Cl O、電阻Rl、電阻R2;所述UART/USB轉(zhuǎn)化芯片U2的25腳接C8051F530A微處理器主控芯片Ul的17腳、26腳接C8051F530A微處理器主控芯片Ul的16腳、O腳接地;所述UART/USB轉(zhuǎn)化芯片U2的3腳接USB接口 Pl的4腳并接地;所述UART/USB轉(zhuǎn)化芯片U2的4腳接USB接口 Pl的3腳、高速開(kāi)關(guān)二極管Dl的一端;所述UART/USB轉(zhuǎn)化芯片U2的5腳接USB接口 Pl的2腳、高速開(kāi)關(guān)二極管D2的一端;所述UART/USB轉(zhuǎn)化芯片U2的6腳電源、電容C7、ClO的一端;所述UART/USB轉(zhuǎn)化芯片U2的7腳接8腳、USB接口 Pl的I腳、高速開(kāi)關(guān)二極管D3的一端、電容C6、C9的一端;USB接口 Pl的5、6腳接地，電容C6、C7、C9、Cl O的另一端接地，高速開(kāi)關(guān)二極管D1、D2、D3的另一端接地;所述UART/USB轉(zhuǎn)化芯片U2的9腳接電阻Rl的一端，電阻Rl的另一端接電源;所述UART/USB轉(zhuǎn)化芯片U2的11腳接電阻R2的一端，電阻R2的另一端發(fā)光二極管D4，發(fā)光二極管的另一端接地。
具體地，如圖8所示，UART/USB轉(zhuǎn)換芯片U2采用CP2102實(shí)現(xiàn)USB通信，CP2102可以自動(dòng)應(yīng)答USB口的配置指令，用最簡(jiǎn)單的方法將UART的輸出轉(zhuǎn)成USB數(shù)據(jù)流發(fā)送給上位機(jī)。
在具體實(shí)施時(shí)，為了保持測(cè)量數(shù)據(jù)的穩(wěn)定，除了采用軟件濾波之外，還必須消除模塊間相互耦合的影響，通過(guò)實(shí)驗(yàn)測(cè)得，無(wú)線發(fā)送電路發(fā)送數(shù)據(jù)時(shí)電源電流會(huì)從平時(shí)的不到ImA增加到大約60mA，結(jié)果導(dǎo)致電池輸出電壓突然下降，在無(wú)線發(fā)射經(jīng)過(guò)7.5ms完成后，需要再經(jīng)過(guò)50ms，電池電壓才會(huì)恢復(fù)到正常水平;如果在電源不穩(wěn)定的區(qū)間采樣，就會(huì)造成A/D轉(zhuǎn)換結(jié)果較大的抖動(dòng)，為避免這種抖動(dòng)，系統(tǒng)采用0.1秒為通信周期，每一個(gè)周期都以無(wú)線發(fā)射為開(kāi)始，間隔60ms等待電源恢復(fù)后，再對(duì)測(cè)量通道輪流采樣各8次，平均濾波的結(jié)果在下一個(gè)周期開(kāi)始時(shí)發(fā)送出去。
以上對(duì)本發(fā)明的具體實(shí)施例做了詳細(xì)描述，本發(fā)明并不局限于上述描述的實(shí)施例，本領(lǐng)域的技術(shù)人員在本發(fā)明實(shí)質(zhì)范圍內(nèi)做的修改、替換或改進(jìn)，都應(yīng)屬于本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)，其特征在于:該系統(tǒng)包括數(shù)據(jù)采集發(fā)送電路和數(shù)據(jù)接收電路； 數(shù)據(jù)采集發(fā)送電路包括:主控制電路、電路電源管理電路、信號(hào)調(diào)理電路、無(wú)線發(fā)射電路和測(cè)速電路； 數(shù)據(jù)接收電路包括:主控制器電路、無(wú)線接收電路和USB通信電路； 該控制系統(tǒng)供電電源電路采用小型聚合物鋰電池供電，供電電壓3.5?3.9V，電池通過(guò)一個(gè)標(biāo)準(zhǔn)的小型Min iUSB接口連接5V電源充電。2.根據(jù)權(quán)利要求1所述的一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)統(tǒng)，其特征在于，所述的數(shù)據(jù)采集發(fā)送電路主控制電路包括:C8051F500微處理器主控芯片U2、電容C9、電容C12、電容C15、電容C16、電阻R20和下載口 Pl;所述C8051F500微處理器主控芯片U2的2、3腳接電容C15、C16的一端和電感L3、電容C19的另一端，電容C15、C16的另一端接地，8腳接電容C9、Cl 2的一端和R22的另一端，7腳接C19、Cl 2的另一端并接地，11腳接下載口 PI的2腳，12腳接電阻R20—端和下載口Pl的2腳，R20另一端接下載口Pl的I腳和電感L3、電容C19的另一端，下載口 Pl的4腳接地。3.根據(jù)權(quán)利要求1所述的一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)統(tǒng)，其特征在于，所述的數(shù)據(jù)采集發(fā)送電路電源管理電路包括:穩(wěn)壓芯片U6、高速開(kāi)關(guān)二極管Dl和D2、miniUSBP2、電源插座BAT1、單刀單擲開(kāi)關(guān)S1、電容C17、電容C18、電容C19、電容C20、電容〇21、電阻1?5、電阻1?26、電感1^3、1^4;所述穩(wěn)壓芯片1]6的1腳接電容(:18、(:17的一端、高速開(kāi)關(guān)二極管的一端、單刀單擲開(kāi)關(guān)SI的一端、電源插座BATI的I腳，單刀單擲開(kāi)關(guān)SI的另一端接R26的一端，電容C17、電容C18的另一端接地，電源插座BATl的2腳接地，高速開(kāi)關(guān)二極管Dl的一端接D2的另一端、Dl的另一端接miniUSBP2的I腳，miniUSBP2的O腳和5腳接地;所述穩(wěn)壓芯片U6的2腳接電阻R5的一端并接地;所述穩(wěn)壓芯片U6的3腳接電阻R5、R26的另一端和C8051F500微處理器主控芯片U2的46腳；所述穩(wěn)壓芯片U6的5腳接電感L3、L4的一端、電容C21的一端，電容Cl 9接電感L3的另一端、電阻R20的另一端，電容C20的一端接L4的另一端，電容C19、C20、C21的另一端接地。4.根據(jù)權(quán)利要求1所述的一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)統(tǒng)，其特征在于，所述的數(shù)據(jù)采集發(fā)送電路信號(hào)調(diào)理電路包括:運(yùn)算放大器U3和U4、電容C40、電容C41、電容C42、電容C43、電容C22、電容C23、電容C24、電容C25、電容C26、電阻R3、電阻R7、電阻R8、電阻R9、電阻R10、電阻R11、電阻R12、電阻R13、電阻R14;所述運(yùn)算放大器U3的I腳接電阻R3的一端;所述運(yùn)算放大器U3的8腳接電阻R3的另一端;所述運(yùn)算放大器U3的反向輸入端2腳接電容C40的一端和插座P3的6腳，C40的另一端接地;所述運(yùn)算放大器U3的正向輸入端3腳接電容C41的一端和插座P3的5腳，C41的另一端接地;所述運(yùn)算放大器U3的4腳接地;所述運(yùn)算放大器U3的5腳接電阻R11、R12的一端，Rll另一端接地，R12的另一端接C8051F500微處理器主控芯片U2的8腳;所述運(yùn)算放大器U3的輸出端6腳接電阻R7的一端，電阻R7的另一端接電阻R8的一端、電容C23的一端，電阻R8的另一端接電容C24的一端、C8051F500微處理器主控芯片U2的48腳，電容C23和C24的另一端接地;所述運(yùn)算放大器U4的I腳接電阻R6的一端;所述運(yùn)算放大器U4的8腳接電阻R6的另一端;所述運(yùn)算放大器U4的反向輸入端2腳接電容C42的一端和插座P3的4腳，C42的另一端接地;所述運(yùn)算放大器U4的正向輸入端3腳接電容C43的一端和插座P3的3腳，C43的另一端接地;所述運(yùn)算放大器U4的4腳接地;所述運(yùn)算放大器U4的5腳接電阻R13、R14的一端，R13另一端接地，R14的另一端接C8051F500微處理器主控芯片U2的8腳;所述運(yùn)算放大器U4的輸出端6腳接電阻R9的一端，電阻R9的另一端接電阻RlO的一端、電容C25的一端，電阻RlO的另一端接電容C26的一端、C8051F500微處理器主控芯片U2的I腳，電容C25和C26的另一端接地。5.根據(jù)權(quán)利要求1所述的一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)統(tǒng)，其特征在于，所述的數(shù)據(jù)采集發(fā)送電路無(wú)線發(fā)射電路包括:收發(fā)芯片Si4431、晶體振蕩器Yl、通訊天線了1、電容0)、電容(:1、電容02、電容03、電容04、電容06、電容07、電容08、電容0:1、電容01、電容CM2、電容CM3、電容CRl、電容CR2、電感LO、電感LC、電感LM、電感LM2、電阻Rl、電阻R2 ；所述收發(fā)芯片314431的1腳接電容(:1工2、03工4的一端、電感^:的一端、電源，電容(:1工2、03工4的另一端接地;所述收發(fā)芯片Si4431的2腳接電感LC的另一端、電容CO的一端，電容CO的另一端接電感LO的一端，電感LO的另一端接電感LM、LR2的一端、電容CM、CR2的一端，電容CM的另一端接地，電感LM的另一端接電容CM2、電感LM2的一端，電感LM2的另一端接電容CM3、CCl的一端，電容CCl的另一端接天線Jl的I腳，天線2、3、4、5腳接地，電容CM、CM2、CM3的另一端接地;所述收發(fā)芯片Si4431的3腳接電感LR的一端、電容CR2的另一端;所述收發(fā)芯片Si4431的4腳接電感LR、LR2的另一端、電容CRl的一端，電容CRl的另一端接地；所述收發(fā)芯片Si4431的10腳接電容C7、C8的一端，電容C7、C8的另一端接地;所述收發(fā)芯片Si4431的12腳接電源、電容C6的一端，電容C6的另一端接地;所述收發(fā)芯片Si4431的13腳接C8051F500微處理器主控芯片1]2的33腳、14腳接0805卟500微處理器主控芯片1]2的32腳、15腳接C8051F500微處理器主控芯片U2的34腳、16腳接C8051F500微處理器主控芯片U2的I腳31腳；所述收發(fā)芯片Si4431的17腳接電阻R2的一端，電阻R2的另一端接電源；所述收發(fā)芯片Si4431的18腳接晶體振蕩器Yl的一端，晶體振蕩器Yl的另一端接收發(fā)芯片Si4431的19腳；所述收發(fā)芯片Si4431的20腳接電阻Rl的一端，電阻Rl的另一端接電源。6.根據(jù)權(quán)利要求1所述的一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)統(tǒng)，其特征在于，所述的數(shù)據(jù)采集發(fā)送電路測(cè)速電路包括:運(yùn)算放大器U5A、霍爾元件Q2、電阻R15、電阻R16、電阻18、電阻23、電阻24、電阻25、電容C29 ；所述運(yùn)算放大器U5A正向輸入端3接電阻R8、電容C28的一端，電阻R28的另一端接地，電容C28的另一端接霍爾元件Q2的3腳，霍爾元件Q2的I腳接電源，霍爾元件Q2的2腳接地； 所述運(yùn)算放大器U5A反向輸入端2接電阻R15、電阻R16的一端，電阻R15的另一端接地，電阻R16的另一端接運(yùn)算放大器U5A的輸出端;所述運(yùn)算放大器U5A的輸出端I接電阻R25的一端，電阻R25的另一端接電容C29的一端、C8051F500微處理器主控芯片U2的9腳，電容C29的另一端接地;所述運(yùn)算放大器U5A的8腳接電源、4腳接地。7.根據(jù)權(quán)利要求1所述的一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)統(tǒng)，其特征在于，所述的數(shù)據(jù)接收電路主控制器電路包括:C8051F530A微處理器主控芯片Ul、電容C5、電容C8;所述C8051F530A微處理器主控芯片Ul的3腳接地，4腳接電源、電容C5、C8的一端，電容C5、C8的另一端接地。8.根據(jù)權(quán)利要求1所述的一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)統(tǒng)，其特征在于，所述的數(shù)據(jù)接收電路無(wú)線接收電路包括:收發(fā)芯片Si4431、晶體振蕩器Y1、通訊天線J1、電容CO、電容Cl、電容C2、電容C3、電容C4、電容11、電容12、電容13、電容14、電容CCl、電容CM、電容CM2、電容CM3、電容CR1、電容CR2、電感L0、電感L2、電感LC、電感LM、電感LM2、電阻R3;所述收發(fā)芯片314431的1腳接電容(:1工2、03工4的一端、電感^:的一端、電源，電容(:1工2、〇3、C4的另一端接地;所述收發(fā)芯片Si4431的2腳接電感LC的另一端、電容CO的一端，電容CO的另一端接電感LO的一端，電感LO的另一端接電感LM、LR2的一端、電容CM、CR2的一端，電容CM的另一端接地，電感LM的另一端接電容CM2、電感LM2的一端，電感LM2的另一端接電容CM3、CCl的一端，電容CCl的另一端接天線Jl的I腳，天線2、3、4、5腳接地，電容CM、CM2、CM3的另一端接地；所述收發(fā)芯片Si4431的3腳接電感LR的一端、電容CR2的另一端；所述收發(fā)芯片Si4431的4腳接電感LR、LR2的另一端、電容CRl的一端，電容CRl的另一端接地;所述收發(fā)芯片Si4431的10腳接電容C13、C14的一端，電容C13、C14的另一端接地;所述收發(fā)芯片Si4431的12腳接電源、電容C11、C12的一端、電感L2的一端，電容C11、C12的另一端接地，電感L2的另一端接電源;所述收發(fā)芯片Si4431的13腳接C8051F530A微處理器主控芯片Ul的11腳、14腳接C8051F530A微處理器主控芯片Ul的12腳、15腳接C8051F530A微處理器主控芯片Ul的13腳、16腳接C8051F530A微處理器主控芯片Ul的9腳;所述收發(fā)芯片Si4431的17腳接電阻R3的一端，電阻R3的另一端接電源;所述收發(fā)芯片Si4431的18腳接晶體振蕩器Yl的一端，晶體振蕩器Yl的另一端接收發(fā)芯片Si4431的19腳;所述收發(fā)芯片Si4431的20腳接接地。9.根據(jù)權(quán)利要求1所述的一種卡盤(pán)應(yīng)變力測(cè)量數(shù)據(jù)無(wú)線收發(fā)控制系統(tǒng)統(tǒng)，其特征在于，所述的數(shù)據(jù)接收電路USB通信電路包括:UART/USB轉(zhuǎn)化芯片U2、發(fā)光二極管D4、USB接口 Pl、高速開(kāi)關(guān)二極管D1、高速開(kāi)關(guān)二極管D2、高速開(kāi)關(guān)二極管D3、電容C6、電容C7、電容C9、電容C10、電阻Rl、電阻R2 ；所述UART/USB轉(zhuǎn)化芯片U2的25腳接C8051F530A微處理器主控芯片Ul的17腳、26腳接C8051F530A微處理器主控芯片Ul的16腳、O腳接地;所述UART/USB轉(zhuǎn)化芯片U2的3腳接USB接口 Pl的4腳并接地;所述UART/USB轉(zhuǎn)化芯片U2的4腳接USB接口 Pl的3腳、高速開(kāi)關(guān)二極管DI的一端;所述UART/USB轉(zhuǎn)化芯片U2的5腳接USB接口 Pl的2腳、高速開(kāi)關(guān)二極管D2的一端；所述UART/USB轉(zhuǎn)化芯片U2的6腳電源、電容C7、C10的一端;所述UART/USB轉(zhuǎn)化芯片U2的7腳接8腳、USB接口 Pl的I腳、高速開(kāi)關(guān)二極管D3的一端、電容C6、C9的一端;USB接口 Pl的5、6腳接地，電容C6、C7、C9、C10的另一端接地，高速開(kāi)關(guān)二極管D1、D2、D3的另一端接地;所述UART/USB轉(zhuǎn)化芯片U2的9腳接電阻Rl的一端，電阻Rl的另一端接電源;所述UART/USB轉(zhuǎn)化芯片U2的11腳接電阻R2的一端，電阻R2的另一端發(fā)光二極管D4，發(fā)光二極管的另一端接地。
【文檔編號(hào)】G08C17/02GK105913640SQ201610350228
【公開(kāi)日】2016年8月31日
【申請(qǐng)日】2016年5月24日
【發(fā)明人】張躍明, 褚迅迅, 楊建武
【申請(qǐng)人】北京工業(yè)大學(xué)