專利名稱：電容耦合的驅(qū)動電路的制作方法
本申請是名稱為“改進(jìn)的驅(qū)動電路”(“Improved DriverCircuit”)的未決(co-pending)美國申請USSN09/225,664(代理人文檔號99 P 7441 US)的系列申請。
本發(fā)明涉及半導(dǎo)體器件。尤其涉及能高頻操作的驅(qū)動電路。
由于半導(dǎo)體集成電路(IC)在較高頻率下操作，所以IC設(shè)計(jì)人員面臨著更小或更緊密的操作窗口。例如，在如動態(tài)隨機(jī)存儲器(DRAM)這樣的存儲器IC中，在一個芯片的周期時間內(nèi)完成讀、寫或預(yù)充電這樣的特定操作變得更加困難。在存儲器IC中限制操作速度的一個方案是總線充電。例如，存在需要在一個時鐘周期內(nèi)被充電到合適電平的總線。IC的時鐘操作是沿用已久的一個概念。對于驅(qū)動電路來說，更高的操作頻率使得在給定時鐘周期內(nèi)為總線充電愈發(fā)困難。
充電電路不能在給定時間內(nèi)為總線充電就要求對芯片的操作說明進(jìn)行修改。例如，在完成讀操作之前，DRAM在寫操作之后需要一個等待周期。但是，這種解決方法是不理想的，因?yàn)樗鼡p害了性能。
改善驅(qū)動器性能的現(xiàn)有技術(shù)是增加驅(qū)動器為負(fù)載充電的電壓。這在邏輯高和邏輯低電壓電平之間的差動即電壓擺動上產(chǎn)生一個增量。高低電平之間的電壓擺動越大，例如為總線充電和放電所需要的時間就越多，造成性能下降。此外，增加的電壓加大了功耗，尤其對于膝上型計(jì)算機(jī)這樣的便攜式系統(tǒng)來說，這是所不期望的。
通過以上論述可以看出，希望提供一種提高充電速率、允許IC更快操作的改進(jìn)的驅(qū)動電路。
本發(fā)明涉及一種能高頻操作的驅(qū)動電路。通過使驅(qū)動電路在增強(qiáng)的過驅(qū)動模式下操作，從而增加驅(qū)動器輸出端的電流流量來實(shí)現(xiàn)高頻操作。
根據(jù)本發(fā)明，設(shè)置過驅(qū)動電路。過驅(qū)動電路增大驅(qū)動電路有效輸入信號的幅度，從而增大加到驅(qū)動電路的激勵晶體管上的過驅(qū)動電壓。增強(qiáng)過驅(qū)動提高了激勵晶體管的性能。
在一個實(shí)施例中，驅(qū)動電路包括上拉部分，過驅(qū)動電路為上拉部分提供輸入信號。來自過驅(qū)動電路的有效輸入信號使上拉激勵晶體管導(dǎo)通。過驅(qū)動電路包括與輸入信號耦合的電容，形成動態(tài)補(bǔ)償。在一個實(shí)施例中，電容耦合產(chǎn)生峰值約0.2-1.5V最好約0.2-1.0V的動態(tài)補(bǔ)償。補(bǔ)償增加了上拉晶體管柵極過驅(qū)動電壓的幅度，提高了上拉驅(qū)動部分的性能。驅(qū)動電路還包括下拉部分。通過電容耦合的動態(tài)補(bǔ)償被加到下拉激勵晶體管的輸入信號上，以便提高其性能。
在一個實(shí)施例中，驅(qū)動器的上拉部分包括p-FET。通過提供相對于地為負(fù)的有效輸入信號來接通過驅(qū)動電路即使激勵晶體管導(dǎo)通。過驅(qū)動電路向有效低信號提供峰值約-0.2～-1.5V最好約-0.2～-1.0V的負(fù)的動態(tài)補(bǔ)償，以增大柵極過驅(qū)動電壓的幅度。在一個實(shí)施例中，負(fù)的動態(tài)補(bǔ)償使有效低信號為負(fù)，峰值約-0.2～-1.5V最好約-0.2～-1.0V。
在另一實(shí)施例中，通過電容耦合技術(shù)，過驅(qū)動電路為包含n-FET的驅(qū)動電路的下拉部分提供輸入。電容耦合提供動態(tài)補(bǔ)償，該動態(tài)補(bǔ)償增大了加到下拉晶體管上的柵極過驅(qū)動電壓的幅度。在一個實(shí)施例中，電容耦合產(chǎn)生具有峰值約-0.2～-1.5V最好約-0.2～-1.0V的動態(tài)補(bǔ)償。為了增大柵極過驅(qū)動電壓，提高驅(qū)動器性能，動態(tài)補(bǔ)償將下拉晶體管的有效高輸入信號增大了約0.2-0.5V最好約0.1-1.0V。


圖1示出了根據(jù)本發(fā)明一個實(shí)施例所述的存儲器IC的方框圖；圖2示出了本發(fā)明所述驅(qū)動電路的方框圖；圖3示出了根據(jù)本發(fā)明一個實(shí)施例所述的驅(qū)動電路；圖4示出了過驅(qū)動支路的另一實(shí)施例；圖5示出了根據(jù)本發(fā)明一個實(shí)施例所述的驅(qū)動電路的時序圖；以及圖6示出了現(xiàn)有驅(qū)動電路的時序圖。
本發(fā)明涉及半導(dǎo)體器件，尤其涉及半導(dǎo)體器件使用的驅(qū)動電路。舉例來說，半導(dǎo)體器件可以是存儲器電路，例如隨機(jī)存取存儲器(RAM)，動態(tài)RAM(DRAM)，同步DRAM(SDRAM)，鐵電RAM(FRAM)，如RDRAM(直接RAM總線)、SLDRAM(Synclink DRAM)或靜態(tài)RAM(SRAM)這樣的面向協(xié)議(protocol oriented)RAM。半導(dǎo)體器件也可以是邏輯器件，例如可編程邏輯陣列(PLA)，專用集成電路(ASIC)，合并DRAM邏輯IC(嵌入式DRAM)或其他電路器件。舉例來說，半導(dǎo)體器件可以用在用戶電子產(chǎn)品中，例如計(jì)算機(jī)系統(tǒng)，辦公室設(shè)備包括復(fù)印機(jī)和打印機(jī)，蜂窩電話，個人數(shù)字助理(PDA)，以及其他電子產(chǎn)品。
根據(jù)本發(fā)明，為了在輸出端增加電流流量，驅(qū)動電路在增強(qiáng)的過驅(qū)動模式下工作。在本發(fā)明的一個實(shí)施例中，驅(qū)動電路提供更快的總線充電。例如，這樣能在高頻存儲電路中完成一個寫周期，該寫周期后緊跟一個讀周期。本發(fā)明的其他應(yīng)用例如包括提高了地址線、命令線、控制線、讀/寫控制線(例如內(nèi)部RAS，內(nèi)部CAS或內(nèi)部讀命令)、讀/寫數(shù)據(jù)線或其他類型總線的充電速率。
參考圖1，圖中示出了存儲電路10的方框圖。其他類型的存儲體系結(jié)構(gòu)也是有效的。如圖所示，存儲芯片包括多個第一讀出放大器14，第一讀出放大器14被復(fù)用器(MUX)16多路復(fù)用，經(jīng)全局?jǐn)?shù)據(jù)總線MDQ和bMDQ到達(dá)第二讀出放大器24。第一讀出放大器14檢測來自存儲陣列12中存儲單元的電荷，第二讀出放大器24將該電荷轉(zhuǎn)換成由片外驅(qū)動器28在片外驅(qū)動的更高的電平(DOUT)。充電電路22與全局?jǐn)?shù)據(jù)總線MDQ和bMDQ相連接。
在一個實(shí)施例中，充電電路包括能快速為全局?jǐn)?shù)據(jù)總線充電的驅(qū)動電路。充電電路在高頻應(yīng)用中尤其有用，原因在于它能在一個時鐘周期內(nèi)將數(shù)據(jù)總線預(yù)充電到期望電平。
圖2示出了根據(jù)本發(fā)明一個實(shí)施例的充電電路22的方框圖。如圖所示，充電電路22包括驅(qū)動支路270，過驅(qū)動支路240和控制支路210。
驅(qū)動支路包括激勵晶體管，表示上拉部分，用于將與輸出278耦合的負(fù)載充電到上部電軌(upper power rail)271的電平。在一個實(shí)施例中，激勵晶體管包括p-型場效應(yīng)晶體管(p-FET)。激勵晶體管包括第一端子、第二端子和柵極端子。第一端子與上部電軌271耦合，第二端子與驅(qū)動器輸出278耦合，柵極與驅(qū)動器輸入273耦合。上部電軌包括電壓電平，負(fù)載在該電壓電平被充電。在一個實(shí)施例中，上部電軌包括Vblh。
激活驅(qū)動支路的上拉部分導(dǎo)致激勵晶體管被接通即導(dǎo)通，使上部電軌與輸出連接。這使得電流從上部電軌流到輸出，從而將負(fù)載充電到上部電軌的電平。去活驅(qū)動電路的上拉部分使激勵晶體管截止即不導(dǎo)通，斷開驅(qū)動輸出與上部電軌的連接。
為了激活上拉部分，在驅(qū)動器輸入端273提供有效驅(qū)動信號。在驅(qū)動器輸入端提供無效驅(qū)動信號，去活上拉部分。在一個實(shí)施例中，無效驅(qū)動信號是邏輯高信號，有效驅(qū)動信號是邏輯低信號。
在驅(qū)動支路中包括下拉部分。下拉部分包括一個激勵晶體管。在一個實(shí)施例中，下拉激勵晶體管包括n-型場效應(yīng)晶體管(n-FET)。激活驅(qū)動支路的下拉部分導(dǎo)致下拉激勵晶體管被接通即導(dǎo)通，使下部(lower)電源或電軌272與輸出連接。這使得負(fù)載被放電到下部電軌的電平。去活驅(qū)動電路的下拉部分使下拉激勵晶體管截止即不導(dǎo)通，斷開驅(qū)動輸出與下部電軌的連接。
為了激活下拉部分，在激勵晶體管的柵極提供有效下拉驅(qū)動信號。在下拉激勵晶體管的柵極提供無效下拉驅(qū)動信號，去活下拉部分。在一個實(shí)施例中，無效下拉驅(qū)動信號是邏輯低信號；有效下拉驅(qū)動信號是邏輯高信號。
過驅(qū)動支路240包括與驅(qū)動輸入273相耦合的過驅(qū)動輸出248。過驅(qū)動支路的操作受過驅(qū)動輸入端的一個或多個輸入信號的控制。如圖所示，過驅(qū)動支路包括輸入端243和244。在一個實(shí)施例中，輸出端248的過驅(qū)動輸出信號控制驅(qū)動支路上拉部分的操作。有效或無效過驅(qū)動輸出信號作為驅(qū)動輸入信號分別激活或去活上拉部分。
輸入端243與控制支路210的輸出218相耦合。控制支路對其輸入端213的一個或多個輸入信號作出響應(yīng)，在輸出端218產(chǎn)生控制輸出信號?？刂浦贩謩e產(chǎn)生有效或無效控制輸出信號來指示驅(qū)動支路被激活或被去活。從輸出控制信號得到用于控制驅(qū)動支路操作的過驅(qū)動輸出信號。
過驅(qū)動支路在輸入端243為有效控制輸出信號提供補(bǔ)償，在輸出端248產(chǎn)生有效過驅(qū)動輸出信號，導(dǎo)致過驅(qū)動電壓幅度增大。過驅(qū)動電壓是激勵晶體管的柵源電壓和閾值電壓之差。增加過驅(qū)動電壓使激勵晶體管以增強(qiáng)的過驅(qū)動模式運(yùn)行，提高其性能。
在一個實(shí)施例中，過驅(qū)動支路包括與驅(qū)動支路的輸入端相耦合的電容，產(chǎn)生動態(tài)補(bǔ)償。電容耦合的使用為增大過驅(qū)動電壓的幅度有利地提供了動態(tài)局部電源，消除了對提供外部電源的需要。
性能提高的程度取決于動態(tài)補(bǔ)償?shù)姆龋瑒討B(tài)補(bǔ)償?shù)姆葲Q定過驅(qū)動電壓所增大的幅度。在一個實(shí)施例中，動態(tài)補(bǔ)償包括約0.2-1.5V的峰值，最好約0.2-1.0V。根據(jù)所需的性能提高度或設(shè)計(jì)參數(shù)，提供其他補(bǔ)償值來增加過電壓幅度也是有效的。
在p-FET上拉激勵晶體管被邏輯0信號激活的情況下，過驅(qū)動支路提供峰值約-0.2～-1.5V最好約-0.2～-1.0V的負(fù)動態(tài)補(bǔ)償。這使有效低過驅(qū)動信號具有約-0.2～-1.5V最好約-0.2～-1.0V的幅度。對于n-FET下拉激勵晶體管被邏輯1信號激活的情況，過驅(qū)動支路提供峰值約0.2～1.5V最好約0.2～1.0V的動態(tài)補(bǔ)償。這將有效控制輸出信號的幅度增加了約0.2～1.5V最好約0.2～1.0V。
根據(jù)本發(fā)明，通過增加過驅(qū)動電壓來提高激勵晶體管的性能。這種技術(shù)在無需增加負(fù)載的高低邏輯電平之間的電壓差的情況下提高了性能。這與現(xiàn)有技術(shù)相反，現(xiàn)有技術(shù)是通過增加高低邏輯電平之間的電壓差來改善驅(qū)動器性能的。性能提高例如使存儲器IC的全局?jǐn)?shù)據(jù)總線充電更快。
參考圖3，示出了本發(fā)明的一個實(shí)施例。驅(qū)動支路270包括第一晶體管382。第一晶體管是激勵晶體管，代表上拉部分。如圖所示，激勵晶體管是p-FET。晶體管包括第一端子、第二端子和柵極端子384、385和383。第一端子與上部電軌271(Vblh)相連接。Vblh，例如等于位線的上部電壓電平，可以低于VDD。Vblh的典型值約為2/3 VDD。也可以使用其他值，例如3/4 VDD或VDD。第二電極連接驅(qū)動器輸出278。柵極連接驅(qū)動器輸入273。
設(shè)有第二晶體管392，代表下拉部分。第二晶體管，如圖所示為n-FET，包括第一端子、第二端子和柵極端子394、395和393。第一端子連接輸出和第一晶體的第二端子。第二端子連接等于地的下部電軌272。
晶體管382和392以推挽式結(jié)構(gòu)操作(即，一個晶體管導(dǎo)通的同時另一個晶體管截止)。此外，兩個晶體管382和392可以都截止為三態(tài)輸出。為了激活驅(qū)動支路的上拉部分，在輸入端273提供活動信號(邏輯0)，在輸入端391提供非活動信號(邏輯0)。這使晶體管382導(dǎo)通而晶體管392不導(dǎo)通，從而使輸出約等于Vblh。為了激活驅(qū)動支路的下拉部分，在輸入端273提供非活動信號(邏輯1)，在輸入端391提供活動信號(邏輯1)。這使晶體管392導(dǎo)通而晶體管382不導(dǎo)通，從而使輸出接地。去活驅(qū)動電路的上拉部分使上部電軌與輸出端斷開。去活驅(qū)動電路的下拉部分使輸出端與下部電軌斷開。為了使驅(qū)動支路為三態(tài)，在輸入端273和391提供非活動信號，以去活上拉和下拉部分。
在一個實(shí)施例中，過驅(qū)動支路240包括晶體管350和電容元件360。如圖所示，晶體管包括具有第一端子351、第二端子352和柵極端子353的n-FET。第一端子和第二端子與過驅(qū)動支路的輸入端244相連接。電容元件360與輸出端248相連接，提供與驅(qū)動支路輸入端的電容耦合，以便改善上拉激勵晶體管的性能。在一個實(shí)施例中，電容元件包括具有第一電極361和第二電極362的電容器，第一電極361與輸入端244相連接，第二電極362與輸出端248相連接。
DRAM IC通常包括電容元件，作為存儲器單元的存儲元件。電容元件例如包括本領(lǐng)域技術(shù)人員公知的溝道式和堆棧式電容器。通常，溝道式電容器在襯底中獲得，而堆棧式電容器在襯底上獲得。
用堆棧式或溝道式電容器作為電容元件360是有利的，因?yàn)檫@些類型的電容器能提供期望的電容量卻需要很小的表面區(qū)域。由于這樣能減少與實(shí)現(xiàn)本發(fā)明有關(guān)的區(qū)域損失，所以期望如此。此外，為了節(jié)約加工步驟，用與DRAM芯片存儲單元中所用電容器同樣類型的電容器作為電容元件尤其有用。
將驅(qū)動器上拉部分的過驅(qū)動電壓定義為晶體管382的柵源電壓(VGS)和閾值電壓(VT)之差。VGS等于相對于源極384的柵極383處的電壓電勢。根據(jù)本發(fā)明的一個實(shí)施例，過驅(qū)動支路提供增加晶體管382的VGS幅度的動態(tài)補(bǔ)償。增加VGS的幅度造成激勵晶體管的過驅(qū)動電壓升高，從而增加了輸出端278的電流流量。
在一個實(shí)施例中，過驅(qū)動支路在輸入端244被邏輯0激活，在輸入端244被邏輯1去活。當(dāng)有效過驅(qū)動輸入信號(邏輯0，表示驅(qū)動器的上拉部分將被激活)從輸入端243傳到節(jié)點(diǎn)273時，過驅(qū)動支路被激活。激活的過驅(qū)動支路在通至上拉激勵晶體管柵極383的節(jié)點(diǎn)273處產(chǎn)生負(fù)電壓。與提供等于地的有效低信號的現(xiàn)有技術(shù)相比，負(fù)電壓在柵極過驅(qū)動產(chǎn)生一個增量。
下面詳細(xì)描述增加上拉激勵晶體管過驅(qū)動的操作。在輸入端243提供邏輯0或地(有效WGP)，在輸入端244提供邏輯1。這使晶體管350導(dǎo)通，還使節(jié)點(diǎn)273接地。然后在輸入端244提供邏輯0使晶體管350截止，使節(jié)點(diǎn)273與任何供電電壓斷開。由于耦合電容器360和晶體管350的疊加電容，當(dāng)節(jié)點(diǎn)244從邏輯1切換到邏輯0時，節(jié)點(diǎn)273被拉至地以下。273處的負(fù)電壓電平(O_WGP)提供一個負(fù)的補(bǔ)償，在輸出端273產(chǎn)生相對于地為負(fù)的有效過驅(qū)動輸出信號。
形成的負(fù)動態(tài)補(bǔ)償電壓幅度主要取決于晶體管350的閾值電壓和比率((節(jié)點(diǎn)273的總電容)/(節(jié)點(diǎn)244和273之間的電容))。增加閾值電壓和/或減小電容比導(dǎo)致補(bǔ)償量增加。電容器360電容的增加減小了電容比。當(dāng)比率為1時，達(dá)到最大補(bǔ)償量。由于激勵晶體管的柵極閾值電壓(VT)通常約為0.7V，所以電容值50ff-250ff能產(chǎn)生幅度約為0.2～1.5V最好為0.2-1.0V的補(bǔ)償。根據(jù)設(shè)計(jì)需要，也可以使用其他電容量。
存儲在電容器360中的電荷隨時間放電，造成補(bǔ)償是動態(tài)的。補(bǔ)償減小比率取決于通過晶體管350的泄漏、通過電容器360的泄漏和從節(jié)點(diǎn)273的泄漏。
激活驅(qū)動器的上拉部分，以將負(fù)載充電到期望電平。激活上拉部分以上拉負(fù)載278所需的時間量可計(jì)算如下dt＝C dV/I(t)，其中dt＝時間t的導(dǎo)數(shù)，dV＝電壓V的導(dǎo)數(shù)，C＝負(fù)載電容，以及I＝上拉晶體管的電流。
在一個實(shí)施例中，上拉部分被激活足夠長的時間，以將全局?jǐn)?shù)據(jù)總線充電到約Vblh。通常，上拉部分被激活約1-5ns。
也可以使用包括提供正補(bǔ)償電容耦合的過驅(qū)動支路，例如在有效過驅(qū)動輸出信號為邏輯1的情況下激活n-FET下拉激勵晶體管。
圖4示出了過驅(qū)動支路240的又一實(shí)施例。過驅(qū)動支路包括并聯(lián)晶體管440及460和電容元件360。如圖所示，晶體管460是具有第一端子451和第二端子452的n-FET；晶體管440是具有第一端子431和第二端子432的p-FET。兩個第一端子一起連接到輸入端243，兩個第二端子一起連接到輸出端248。電容元件連接輸入端244和輸出端248。柵極455連接輸入端244；柵極435經(jīng)反相器420連接到輸入端244。
返回來參考圖3，控制支路210接收這些輸入并產(chǎn)生一個或多個輸出信號。輸出信號用于控制或?qū)С鲂盘杹砜刂乞?qū)動支路的操作。在一個實(shí)施例中，控制支路接收與存儲器IC的全局?jǐn)?shù)據(jù)總線充電有關(guān)的輸入。
如圖所示，控制支路接收輸入信號來控制全局?jǐn)?shù)據(jù)總線MDQ的充電和放電。在一個實(shí)施例中，控制電路接收輸入信號DIN，bWGT和DQRST。詞頭b表示信號是有效低信號。為了控制補(bǔ)碼(complement)全局?jǐn)?shù)據(jù)總線b MDQ的充電和放電，可以使用輸入信號bDIN、bWGT和DQRST。DIN信號表示信號中的數(shù)據(jù)對應(yīng)于將被寫入存儲器中的數(shù)據(jù)。bWGT和DQRST信號用于確定將完成寫、讀還是預(yù)充電操作。對應(yīng)于bWGT和DQRST信號的操作見真值表1。
真值表1<
在寫操作期間，DIN信號的值確定它是寫“1”還是寫“0”操作。對于其他操作，DIN的值不起作用(不用注意)。向存儲器中寫1還是寫0取決于DIN信號。在一個實(shí)施例中，如果在寫操作期間DIN等于邏輯1則執(zhí)行寫“1”，如果在寫操作期間DIN等于邏輯0則執(zhí)行寫“0”。全局?jǐn)?shù)據(jù)總線MDQ在寫“1”操作期間預(yù)充電，在寫“0”操作期間放電。另一方面，補(bǔ)碼全局?jǐn)?shù)據(jù)總線bMDQ在寫“0”操作期間預(yù)充電，在寫“1”操作期間放電。在讀或禁用操作期間，總線與驅(qū)動支路的連接斷開。與全局?jǐn)?shù)據(jù)總線MDQ的不同操作相對應(yīng)的控制支路的輸出WGN和WGP見表2。
表2
根據(jù)這些操作，有效WGP信號(邏輯0)向MDQ充電。根據(jù)本發(fā)明的一個實(shí)施例，為了增強(qiáng)過驅(qū)動支路的過驅(qū)動，有效WGP信號相對于地是負(fù)的。在一個實(shí)施例中，WGP活動信號約等于負(fù)的字線低電壓即VBB。
在一個實(shí)施例中，控制MDQ的控制支路響應(yīng)輸入信號DIN，bWGT和DQRST，采用非序列邏輯產(chǎn)生輸出信號WGP和WGN。用非序列邏輯實(shí)現(xiàn)控制支路由于節(jié)省了一個或多個延遲級而改善了性能。用輸入信號DIN，bWGT和DQRST產(chǎn)生輸出信號來控制b MDQ也是有效的。
如圖所示，晶體管305、310和315串聯(lián)。晶體管305是p-FET，晶體管310和315是n-FET。上部電軌207，例如VDD，與晶體管305的第一端子301相連接。在一個實(shí)施例中，VDD約為2V。其他電壓電平也有效。
晶體管315的第二端子312與包含地的下部電軌206相連接?；蛘撸峁┫鄬τ诘貫樨?fù)的下部電軌也是有效的。負(fù)的下部電軌的描述見名稱為“改進(jìn)的驅(qū)動電路”(“Improved Driver Circuit”)的未決(co-pending)的美國申請USSN09/225,664(代理人文檔號99 P 7441US)，本文通過參考加以結(jié)合。
提供WGP信號的輸出端218與晶體管310的第一端子307和晶體管305的第二端子302相連接。提供WGN信號的輸出端319與晶體管315的第一端子311和晶體管310的第二端子308相連接。晶體管320的第一端子317也與輸出端319相連接。晶體管320例如是n-FET。第二端子318連接下部電軌206。在柵極319提供控制晶體管320的DIN信號。無論任何時候，只要n-FET與下部電軌相連接，主體就與下部電軌相連接。
控制支路還包括晶體管325、330和335。晶體管325、330和335例如都是p-FET。如圖所示，晶體管325與晶體管330和335串聯(lián)。晶體管330和335并聯(lián)。晶體管325的第一端子321連接上部電軌207，第二端子322連接晶體管330和335的第一端子327和331。晶體管330的第二端子328連接輸出端218，晶體管335的第二端子連接輸出端319。在柵極323提供控制晶體管325的DIN信號。BWGT信號經(jīng)柵極329和333控制晶體管330和335。
這一控制電路產(chǎn)生的結(jié)果如表1和2所述?；蛘?，也可以使用如未決的美國申請USSN09/225,664(代理人文檔號99 P 7441 US)中所描述的那些控制電路，該申請?jiān)诒疚闹型ㄟ^參考加以結(jié)合。也可以使用根據(jù)其他真值表響應(yīng)輸入產(chǎn)生輸出的控制電路。例如可以通過用p-FET代替n-FET來切換這個激活信號或這些激活信號的邏輯，反之亦然。
如圖所示，用驅(qū)動電路向MDQ全局?jǐn)?shù)據(jù)總線充電。充電電路還能用于為bMDQ數(shù)據(jù)總線充電?？刂瞥潆姷腷MDQ數(shù)據(jù)總線的信號例如包括DQRST，bDIN和WGT。
用SPICE來處理根據(jù)本發(fā)明的一個實(shí)施例的驅(qū)動電路的一個仿真。在仿真中使用2pF的負(fù)載。在同一全局?jǐn)?shù)據(jù)總線上重復(fù)寫“0”之后讀“1”的仿真。圖5示出了通過仿真得到的驅(qū)動電路的時序圖。如圖所示，示出了在寫階段202之后的預(yù)充電階段204中，WGP和bWGP在地以下被驅(qū)動。MDQ線大致從214到216ns在2ns時窗內(nèi)快速上升到高電平。預(yù)充電階段204之后是讀操作206。啟動讀出放大器的第二讀出放大器允許信號(SSAE)達(dá)到高(“1”)，以放大差動的MDQ-bMDQ數(shù)據(jù)信號。數(shù)據(jù)輸出信號(DOUT)出現(xiàn)，指示已經(jīng)成功完成讀“1”操作。
參考圖6，示出了沒有過驅(qū)動支路的驅(qū)動電路時序圖。如圖6所示，驅(qū)動電路在寫“0”操作302之后不能完成讀“1”操作306。在讀操作306之前完成預(yù)充電操作304。在讀操作開始之前，MDQ和bMDQ具有相同電壓是必要的。否則，就會由于讀電壓差相當(dāng)小(一般約200mV)而不能正確讀。
全局?jǐn)?shù)據(jù)總線MDQ的預(yù)充電驅(qū)動支路柵極處的柵極電壓信號WGP和補(bǔ)碼全局?jǐn)?shù)據(jù)總線bMDQ的相應(yīng)驅(qū)動器的柵極電壓bWGP都受低電壓(0V)驅(qū)動。這導(dǎo)致MDQ向其高電平電壓上升。但是，由于沒有過驅(qū)動支路，過驅(qū)動產(chǎn)生的動態(tài)補(bǔ)償更小，全局?jǐn)?shù)據(jù)總線在讀“1”操作306開始之前不均衡。由于bMDQ和MDQ總線的這種不完全均衡，讀出了錯誤數(shù)據(jù)。數(shù)據(jù)輸出信號(DOUT)保持在邏輯0表示數(shù)據(jù)讀出的是0而不是1，這一事實(shí)就示出了這一點(diǎn)。結(jié)果，該預(yù)充電電路不能高頻運(yùn)行。
根據(jù)本發(fā)明，總線可以在速度提高而不需要更高操作電壓的狀態(tài)之間擺動。這是通過增加驅(qū)動支路中激勵晶體管的過驅(qū)動實(shí)現(xiàn)的。該方案不消耗附加功率，因此與現(xiàn)有技術(shù)相比減少了功率消耗。根據(jù)設(shè)計(jì)參數(shù)，可以使功率減小約33％。由于充電速率提高和功率消耗減小，本發(fā)明提供了一種在高頻半導(dǎo)體IC中使用的驅(qū)動電路。
盡管圖中所示的晶體管和信號具有特定的類型和信號狀態(tài)，但本發(fā)明也可以使用具有相反類型和狀態(tài)的電路和信號。例如，n-FET可以變?yōu)閜-FET，信號即邏輯高可以變?yōu)檫壿嫷?，也可以?shí)現(xiàn)本文所述的本發(fā)明。
盡管參考不同實(shí)施例描述并具體示出了本發(fā)明，但應(yīng)當(dāng)認(rèn)為，本領(lǐng)域的技術(shù)人員可以在不脫離本發(fā)明主題和范圍的情況下對本發(fā)明作出修改和變化。因此，本發(fā)明的范圍不是由上述說明書來限定，而是由所附的權(quán)利要求來限定。
權(quán)利要求
1.一種驅(qū)動電路，包括具有激勵晶體管、控制輸入和驅(qū)動輸出的驅(qū)動支路，其中，激勵晶體管包括第一端子、第二端子和柵極端子，第一端子連接第一電源，第二端子連接驅(qū)動支路的輸出，柵極端子連接驅(qū)動支路的輸入；以及過驅(qū)動支路，過驅(qū)動控制支路產(chǎn)生補(bǔ)償以增加有效驅(qū)動控制信號的幅度，從而為加到激勵晶體管柵極上的過驅(qū)動電壓提供一個增量以提高其性能。
2.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中，過驅(qū)動控制電路包括與驅(qū)動支路的輸入電容耦合以產(chǎn)生補(bǔ)償，其中補(bǔ)償包括動態(tài)補(bǔ)償。
3.根據(jù)權(quán)利要求2所述的驅(qū)動電路，在存儲器IC中實(shí)施。
4.根據(jù)權(quán)利要求3所述的驅(qū)動電路，其中，電容耦合包括一種在存儲器IC的存儲單元中使用的電容器。
5.根據(jù)權(quán)利要求4所述的驅(qū)動電路，其中，電容器包括堆棧式電容器。
6.根據(jù)權(quán)利要求4所述的驅(qū)動電路，其中，電容器包括溝道式電容器。
7.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其中，驅(qū)動輸出與數(shù)據(jù)線相連接。
8.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其中，驅(qū)動輸出與本地?cái)?shù)據(jù)線相連接。
9.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其中，驅(qū)動輸出與地址線相連接。
10.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其中，驅(qū)動輸出與控制線相連接。
11.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其中，驅(qū)動輸出與全局?jǐn)?shù)據(jù)線相連接。
12.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其中，動態(tài)補(bǔ)償包括約0.2至1.5V的峰值。
13.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其中，有效驅(qū)動控制信號是邏輯低信號。
14.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其中，過驅(qū)動支路提供動態(tài)補(bǔ)償以使有效驅(qū)動控制信號為負(fù)。
15.根據(jù)權(quán)利要求2所述的驅(qū)動電路，其中，負(fù)的有效驅(qū)動控制信號包括約-0.2至-1.5V的峰值。
16.根據(jù)權(quán)利要求4或5所述的驅(qū)動電路，其中，電容器包括第一端子和第二端子，第一端子連接過驅(qū)動支路的控制輸入，電容器的第二端子連接過驅(qū)動支路的輸出。
17.根據(jù)權(quán)利要求16所述的驅(qū)動支路，其中，過驅(qū)動還包括具有第一端子、第二端子和柵極端子的過激勵晶體管，第一端子連接過驅(qū)動支路的輸入，第二端子連接過驅(qū)動輸出，柵極連接過驅(qū)動支路的控制輸入。
18.根據(jù)權(quán)利要求17所述的驅(qū)動支路，其中，過激勵晶體管包括n-FET。
19.根據(jù)權(quán)利要求18所述的驅(qū)動支路，其中，第一端子接收有效驅(qū)動信號。
20.根據(jù)權(quán)利要求19所述的驅(qū)動支路，其中，過驅(qū)動支路在過驅(qū)動支路被激活時為有效驅(qū)動信號提供動態(tài)補(bǔ)償。
21.根據(jù)權(quán)利要求20所述的驅(qū)動支路，其中，通過在過驅(qū)動支路的控制輸入端提供有效過驅(qū)動控制信號來激活過驅(qū)動支路。
22.根據(jù)權(quán)利要求21所述的驅(qū)動支路，其中，有效過驅(qū)動控制信號是邏輯低信號。
全文摘要
本發(fā)明公開了一種高性能驅(qū)動電路。驅(qū)動器在其輸出端產(chǎn)生增加的電流流量以減少充電時間。通過提供過驅(qū)動電路來實(shí)現(xiàn)電流流量的增加,過驅(qū)動電路提供電壓補(bǔ)償以增大過驅(qū)動電壓的幅度。
文檔編號G11C7/10GK1266266SQ0010377
公開日2000年9月13日 申請日期2000年3月9日 優(yōu)先權(quán)日1999年3月9日
發(fā)明者D·R·漢森, G·米勒 申請人:因芬尼昂技術(shù)北美公司, 國際商業(yè)機(jī)器公司