專利名稱：能提高存儲(chǔ)單元讀取速度的半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能使存儲(chǔ)單元讀取速度更快的半導(dǎo)體存儲(chǔ)器，尤其涉及通過使用讀出放大器使存儲(chǔ)單元讀取速度更快的半導(dǎo)體存儲(chǔ)器。在判斷存儲(chǔ)單元電壓開/關(guān)的情況下，讀出放大器的輸入信號(hào)發(fā)生器給差動(dòng)放大電路產(chǎn)生一個(gè)輸入信號(hào)，其電流檢測器檢測流過存儲(chǔ)單元的電流。
常規(guī)讀出放大器中讀取主存儲(chǔ)單元電路的設(shè)計(jì)是，將和主存儲(chǔ)單元連接的電流檢測器的一個(gè)輸出端與差動(dòng)放大電路的一個(gè)輸入端連接，而和參考單元連接的參考電流檢測器的輸出端與差動(dòng)放大電路的另一個(gè)輸入端連接。
在

圖1和圖2所示的常規(guī)讀出電路中，把和主存儲(chǔ)單元Mi(i=1，2，…，n)連接的主存儲(chǔ)單元電流檢測器的輸出信號(hào)VSi(i=1，2，…，n)輸入到差動(dòng)放大電路的一個(gè)輸入端，把與參考單元連接的參考電流檢測器的輸出信號(hào)VR輸入到差動(dòng)放大電路的另一個(gè)輸入端。
在電流檢測器中，為了檢測流經(jīng)主存儲(chǔ)單元和參考單元的微小電流，將電阻器Ri(i=1，2，…，n)、RR1、RR2的阻值設(shè)置得很大，從而得到執(zhí)行讀出操作時(shí)輸入到差動(dòng)放大電路的差動(dòng)輸入信號(hào)的范圍。
因此，可以認(rèn)為差動(dòng)放大電路輸入信號(hào)線上的寄生電容Ci(i=1，2，…，n)和CR很大，所以對于信號(hào)VSi(i=1，2，…，n)和VR直至分別達(dá)到期望電壓值的時(shí)間衰減有所限定。另外，由于寄生電容CR比寄生電容Ci大得多，如圖2所示，所以實(shí)際參考電壓VRR(接近于導(dǎo)通單元電壓VSON和關(guān)閉單元電壓VSOFDE的近似平均值)的上升比理想?yún)⒖茧妷篤RI的上升慢一些。因此，使得VRR超過導(dǎo)通單元電壓VSON的時(shí)間t2變得較長，從而使導(dǎo)通單元信號(hào)的讀取速度較慢。
具有讀取電路的常規(guī)半導(dǎo)體存儲(chǔ)裝置對導(dǎo)通單元信號(hào)的讀取速度有限制，因此，對改進(jìn)半導(dǎo)體存儲(chǔ)器自身的性能也存在限制。上述見解的理由如下即，由于電流檢測器的輸出端直接連接到差動(dòng)放大電路的輸入端，改善提供給該輸入端的檢測信號(hào)的上升特性是困難的，從而限制了讀取導(dǎo)通存儲(chǔ)單元信號(hào)速度的提高。
因此，本發(fā)明的目的是提供改善這種上升特性的半導(dǎo)體存儲(chǔ)器。
另外，日本未決專利申請(JP-A-Heisei，8-147991)公開了下列半導(dǎo)體存儲(chǔ)器，其具備第一和第二電流讀出電路，它們各包括第一導(dǎo)電類型的第一MOSFET，第一MOSFET具有較小的電導(dǎo)，將其放在第一電源電壓及其輸出節(jié)點(diǎn)之間；差動(dòng)放大電路，其同向輸入節(jié)點(diǎn)和反向輸入節(jié)點(diǎn)耦合到第一和第二電流讀出電路的各輸出節(jié)點(diǎn)，根據(jù)第一內(nèi)部控制信號(hào)有選擇地使電流讀出電路激活；讀出放大器，包括第一導(dǎo)電類型的第二和第三MOSFET，各MOSFET具有相對較大的電導(dǎo)，與構(gòu)成第一和第二電流讀出電路的第一MOSFET并聯(lián)安裝，在激活差動(dòng)放大電路之前立即瞬時(shí)導(dǎo)通。
日本未決專利申請(JP-A-Heisei，7-334998)公開了下列半導(dǎo)體存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器具備存儲(chǔ)器陣列，用于存放數(shù)據(jù)；地址緩沖器，檢取地址以選擇這個(gè)存儲(chǔ)器陣列中的數(shù)據(jù)；數(shù)據(jù)讀出電路，讀出所選存儲(chǔ)器陣列位線上的數(shù)據(jù)。該數(shù)據(jù)讀出電路具有多個(gè)系統(tǒng)中的時(shí)鐘同步讀出放大器，其輸入端共同連接到選擇位線上，從而執(zhí)行分時(shí)操作；選擇器，有選擇地輸出讀出放大器存儲(chǔ)的數(shù)據(jù)。各時(shí)鐘同步讀出放大器具有預(yù)讀出電路，在同步時(shí)鐘控制下有選擇地連接到選擇的位線上；主讀出電路，在同步時(shí)鐘的控制下捕獲并鎖存預(yù)讀出電路的輸出。
日本未決專利申請(JP-A-Heisei，8-96582)公開了下列半導(dǎo)體存儲(chǔ)器，這是一個(gè)根據(jù)位線電位來檢測連接到位線上的存儲(chǔ)單元電位的半導(dǎo)體存儲(chǔ)器，它具有提供單元，為位線提供預(yù)定電位以給存儲(chǔ)單元預(yù)充電；輸出單元，根據(jù)提供的電位接收檢測信號(hào)，并將該檢測信號(hào)反向并作為半導(dǎo)體存儲(chǔ)器的輸出信號(hào)輸出；控制器，根據(jù)反向檢測信號(hào)控制預(yù)充電存儲(chǔ)單元的電位。
日本未決專利申請(JP-A-Heisei，6-325577)公開了下列半導(dǎo)體存儲(chǔ)器，該存儲(chǔ)器具有第一和第二位線；包括多個(gè)存儲(chǔ)單元的多個(gè)列，把它們設(shè)計(jì)成將第一和第二數(shù)據(jù)輸入輸出端分別與第一和第二位線連接，當(dāng)執(zhí)行讀取操作時(shí)如果選中該位線，則電流從所存儲(chǔ)的數(shù)據(jù)相對應(yīng)的第一和第二數(shù)據(jù)輸入輸出端的任一端流過；第一和第二連接轉(zhuǎn)換裝置，被相應(yīng)安裝在多個(gè)列的各列上，將各轉(zhuǎn)換裝置的第一端與第一和第二位線連接，并根據(jù)列選擇信號(hào)控制轉(zhuǎn)換裝置的導(dǎo)通和關(guān)閉；第一和第二公共數(shù)據(jù)線被相應(yīng)安裝在多個(gè)列上，并各自與第一和第二連接轉(zhuǎn)換裝置的第二端連接；以及讀出放大器，當(dāng)執(zhí)行讀出操作時(shí)，檢測流經(jīng)第一和第二公共數(shù)據(jù)線的電流，從而檢測所選存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)。將讀出放大器這樣設(shè)計(jì)，當(dāng)執(zhí)行讀操作時(shí)為進(jìn)行數(shù)據(jù)檢測，使第一公共數(shù)據(jù)線的電壓和第二公共數(shù)據(jù)線側(cè)的電壓檢測點(diǎn)的電壓相關(guān)，而后使第二公共數(shù)據(jù)線的電壓和第一公共數(shù)據(jù)線側(cè)的電壓檢測點(diǎn)的電壓相關(guān)。
日本未決專利申請(JP-A-Heisei，5-266675)公開了下列半導(dǎo)體存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器具有存儲(chǔ)單元，一對位線，位選擇器，一對公共數(shù)據(jù)線，寫單元和讀出放大器。讀出單元具有一對晶體管，各晶體管的集電極通過負(fù)載單元和第二電源連接，而發(fā)射極與公共數(shù)據(jù)線對連接，由讀出信號(hào)驅(qū)動(dòng)各晶體管；差動(dòng)放大器，各輸入端與對晶體管的集電極連接并檢測輸入的相互電位之間的差值。
本發(fā)明就是考慮到上述問題而完成的。因此，本發(fā)明的一個(gè)目的是提供能使存儲(chǔ)單元讀取速度更快的半導(dǎo)體存儲(chǔ)器。
為實(shí)現(xiàn)本發(fā)明的一個(gè)方面，半導(dǎo)體存儲(chǔ)器包括電流檢測電路，檢測流經(jīng)存儲(chǔ)單元的電流，從電流檢測電路的輸出部分輸出檢測信號(hào)；輸入信號(hào)產(chǎn)生電路，其放大上述檢測信號(hào)而產(chǎn)生第一差動(dòng)輸入信號(hào)，并從輸入信號(hào)產(chǎn)生電路輸出部分輸出；參考電流檢測電路，檢測流經(jīng)參考單元的電流，并由參考電流檢測電路的輸出部分輸出參考檢測信號(hào)；參考輸入信號(hào)產(chǎn)生電路，其放大上述參考檢測信號(hào)而產(chǎn)生第二差動(dòng)輸入信號(hào)，并從參考輸入信號(hào)產(chǎn)生電路的輸出部分輸出；差動(dòng)放大電路，用于檢測第一和第二差動(dòng)輸入信號(hào)之間的電壓差。
在這種情況下，輸入信號(hào)產(chǎn)生電路和參考輸入信號(hào)產(chǎn)生電路有較高的電流提供性能。
仍然是在這種情況下，輸入信號(hào)產(chǎn)生電路把檢測信號(hào)變換為上升性能高于該檢測信號(hào)的第一差動(dòng)輸入信號(hào)，而參考輸入信號(hào)產(chǎn)生電路將參考檢測信號(hào)變換為上升性能高于參考檢測信號(hào)的第二差動(dòng)輸入信號(hào)。
為實(shí)現(xiàn)本發(fā)明的另一個(gè)方面，半導(dǎo)體存儲(chǔ)器進(jìn)一步包括N(N是大于等于1的整數(shù))個(gè)第一差動(dòng)輸入信號(hào)產(chǎn)生電路，多個(gè)第一差動(dòng)輸入信號(hào)產(chǎn)生電路的各電路包括存儲(chǔ)單元、電流檢測電路以及輸入信號(hào)產(chǎn)生電路；n個(gè)差動(dòng)放大電路，多個(gè)差動(dòng)放大電路的一個(gè)輸入部分分別輸入由多個(gè)輸入信號(hào)產(chǎn)生電路輸出的多個(gè)第一差動(dòng)輸入信號(hào)，多個(gè)差動(dòng)放大電路的另一個(gè)輸入部分輸入第二差動(dòng)輸入信號(hào)。這個(gè)半導(dǎo)體存儲(chǔ)器是n通道的讀出放大器。
并且在這種情況下，輸入信號(hào)產(chǎn)生電路包括第一晶體管，第一晶體管的第一電極與第一電源連接，第一晶體管的第二電極與輸入信號(hào)產(chǎn)生電路的輸出部分連接，第一晶體管的控制電極與電流檢測電路的輸出部分連接；第二晶體管，第二晶體管的第一電極與第二電源連接，第二晶體管的第二電極和控制電極與輸入信號(hào)產(chǎn)生電路的輸出部分連接，并且第一晶體管的第二電極與第二晶體管的第二電極連接。
在這種情況下，第一晶體管是P-溝道增強(qiáng)型晶體管，其第一電極是源極，第二電極是漏極，控制極是柵極。第二晶體管是N-溝道增強(qiáng)型晶體管。
另外在這種情況下，參考輸入信號(hào)產(chǎn)生電路包括第三晶體管，第三晶體管的第一電極與第三電源連接，第三晶體管的第二電極與參考輸入信號(hào)產(chǎn)生電路的輸出部分連接，第三晶體管的控制電極與參考電流檢測電路的輸出部分連接；第四晶體管，第四晶體管的第一電極與第四電源連接，第四晶體管的第二電極和控制電極與參考輸入信號(hào)產(chǎn)生電路的輸出部分連接，并且第三晶體管的第二電極與第四晶體管第二電極連接。
并且在這種情況下，第三晶體管是P-溝道增強(qiáng)型晶體管，其第一電極是源極，第二電極是漏極，控制極是柵極。第四晶體管是N-溝道增強(qiáng)型晶體管。
在這種情況下，輸入信號(hào)產(chǎn)生電路包括第五晶體管，第五晶體管的第一電極與第五電源連接，第五晶體管的第二電極與輸入信號(hào)產(chǎn)生電路的輸出部分連接，第五晶體管的控制電極與電流檢測電路的輸出部分連接；第六晶體管，第六晶體管的第一電極與第六電源連接，第六晶體管的第二電極與輸入信號(hào)產(chǎn)生電路的輸出部分連接，第六晶體管的控制極與電流檢測電路的輸出部分連接，并且第五晶體管的第二電極與第六晶體管第二電極連接。
還是在這種情況下，第五晶體管是P-溝道增強(qiáng)型晶體管，其第一電極是源極，第二電極是漏極，控制極是柵極。第六晶體管是N-溝道增強(qiáng)型晶體管。
另外在這種情況下，參考輸入信號(hào)產(chǎn)生電路包括第七晶體管，第七晶體管的第一電極與第七電源連接，第七晶體管的第二電極與參考輸入信號(hào)產(chǎn)生電路的輸出部分連接，第七晶體管的控制極與參考電流檢測電路的輸出部分連接；第八晶體管，第八晶體管的第一電極與第八電源連接，第八晶體管的第二電極與參考輸入信號(hào)產(chǎn)生電路的輸出部分連接，第八晶體管的控制極與參考電流檢測電路的輸出部分連接，并且第七晶體管的第二電極與第八晶體管的第二電極連接。
在這種情況下，第七晶體管是P-溝道增強(qiáng)型晶體管，其第一電極是源極，第二電極是漏極，控制極是柵極。第八晶體管是N-溝道增強(qiáng)型晶體管。
還是在這種情況下，這種半導(dǎo)體存儲(chǔ)器適用于閃速存儲(chǔ)器。
并且在這種情況下，電流檢測電路包括第一電阻器，第一電阻器的一端與第九電源連接，第一電阻器的另一端與電流檢測電路的輸出部分連接；第九晶體管，第九晶體管的第一電極與和存儲(chǔ)單元連接的第一節(jié)點(diǎn)連接，第九晶體管的第二電極與電流檢測電路的輸出部分連接；第一反相器，輸入第一節(jié)點(diǎn)的電壓，并輸出給第九晶體管的控制極。
在這種情況下，第九晶體管是N-溝道增強(qiáng)型晶體管。
還是在這種情況下，參考電流檢測電路包括并聯(lián)的第二和第三電阻，第二和第三電阻的一端與第十電源連接，第二和第三電阻的另一端與參考電流檢測電路的輸出部分連接；第十晶體管，第十晶體管的第一電極和與參考單元相連的第二節(jié)點(diǎn)連接，第十晶體管的第二電極與參考電流檢測電路的輸出部分連接；第二反相器，輸入第二節(jié)點(diǎn)的電壓，并輸出給第十晶體管的控制極。
并且在這種情況下，第十晶體管是N-溝道增強(qiáng)型晶體管。
在這種情況下，輸入信號(hào)產(chǎn)生電路和參考輸入信號(hào)產(chǎn)生電路產(chǎn)生第一和第二差動(dòng)輸入信號(hào)，以快速得到電壓差的預(yù)定讀出范圍。
還是在這種情況下，差動(dòng)放大電路通過輸入信號(hào)線輸入由輸入信號(hào)產(chǎn)生電路和參考輸入信號(hào)產(chǎn)生電路產(chǎn)生的第一和第二差動(dòng)輸入信號(hào)。輸入信號(hào)線存在寄生電容，并且輸入信號(hào)產(chǎn)生電路和參考輸入信號(hào)產(chǎn)生電路具有高的電流提供性能，在給寄生電容充電的同時(shí)，第一和第二差動(dòng)輸入信號(hào)快速達(dá)到預(yù)定電壓值。
并且在這種情況下，參考輸入信號(hào)產(chǎn)生電路包括第三晶體管，第三晶體管的第一電極與第三電源連接，第三晶體管的第二電極與參考輸入信號(hào)產(chǎn)生電路的輸出部分連接，第三晶體管的控制電極與參考電流檢測電路的輸出部分連接；第四晶體管，第四晶體管的第一電極與第四電源連接，第四晶體管的第二電極和控制電極與參考輸入信號(hào)產(chǎn)生電路的輸出部分連接，并且第三晶體管的第二電極與第四晶體管第二電極連接。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，為了不把參考單元或主存儲(chǔ)單元的電流檢測電路的輸出端直接與差動(dòng)放大電路的輸入端連接，而把根據(jù)電流檢測電路的輸出信號(hào)產(chǎn)生差動(dòng)放大電路輸入信號(hào)的輸入信號(hào)發(fā)生器加到讀出放大器中。這樣，僅通過改進(jìn)電流檢測器的電流檢測性能就有可能達(dá)到最佳設(shè)計(jì)，那么僅需考慮的是改進(jìn)輸入信號(hào)發(fā)生器提供電流的性能。尤其是通過改進(jìn)輸入信號(hào)發(fā)生器提供電流的性能，就可以減少使提供給差動(dòng)放大電路輸入端的輸入信號(hào)電壓達(dá)到預(yù)定電平所需要的時(shí)間，因此使得存儲(chǔ)單元的讀出速度加快。
上述結(jié)構(gòu)使得輸入信號(hào)發(fā)生器21和參考輸入信號(hào)發(fā)生器2R把電流檢測器11、1R的檢測信號(hào)VS1、VR轉(zhuǎn)化成上升性能優(yōu)良的第一差動(dòng)輸入信號(hào)VSE1和第二差動(dòng)輸入信號(hào)VRE，因此改進(jìn)后的差動(dòng)放大電路輸出信號(hào)的性能優(yōu)于常規(guī)讀出放大器。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器進(jìn)一步使用如下設(shè)計(jì)的電路作為輸入信號(hào)發(fā)生器2iP-型增強(qiáng)型晶體管TPAi(i=1，2，…，n)的源極和電源連接，其漏極和輸入信號(hào)發(fā)生器2i(i=1，2，…，n)的輸出端連接，其柵極和電流檢測器1i(i=1，2，…，n)的輸出端連接；N-型增強(qiáng)型晶體管TNAi(i=1，2，…，n)的源極與地電源端連接，其漏極和柵極與輸入信號(hào)發(fā)生器2i的輸出端連接。P-型增強(qiáng)型晶體管TPAi和N-型增強(qiáng)型晶體管TNAi通過各自的漏極相互連接。還使用了如下設(shè)計(jì)的電路作為參考輸入信號(hào)發(fā)生器2R將P-型增強(qiáng)型晶體管TPAi的源極和電源連接，其漏極和參考輸入信號(hào)發(fā)生器2R的輸出端連接，其柵極和參考電流檢測器1R的輸出端連接。將N-型增強(qiáng)型晶體管TNAR的源極接地，其漏極和柵極與參考輸入信號(hào)發(fā)生器2R的輸出端連接，晶體管TPAi和晶體管TNAR通過各自的漏極互相連接。因此，這樣能使存儲(chǔ)單元的讀取速度更快。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器，進(jìn)一步使用這樣設(shè)計(jì)的輸入信號(hào)發(fā)生器2iP-型增強(qiáng)型晶體管TPAi的源極與電源連接，其漏極和輸入信號(hào)發(fā)生器2i(i=1，2，…，n)的輸出端連接，其柵極和電流檢測器1i(i=1，2，…，n)的輸出端連接；N-型增強(qiáng)型晶體管TNAi的源極接地，其漏極與輸入信號(hào)發(fā)生器2i的輸出端連接，其柵極和電流檢測器1i的輸出端連接。TPAi和TNAi通過各自的漏極互相連接。并且使用了這樣設(shè)計(jì)的電路作為參考輸入信號(hào)發(fā)生器2R將P-型增強(qiáng)型晶體管TPAR的源極和電源連接，其漏極與參考輸入信號(hào)發(fā)生器2R的輸出端連接，其柵極和參考電流檢測器1R的輸出端連接；將N-型增強(qiáng)型晶體管TNAi的源極接地，其漏極與參考輸入信號(hào)發(fā)生器2R的輸出端連接，其柵極和參考電流檢測器1R的輸出端連接。TPAi與TNAi通過各自的漏極相互連接。因此，這樣能使存儲(chǔ)單元的讀取速度更快。
當(dāng)驅(qū)動(dòng)讀出放大器時(shí)，半導(dǎo)體存儲(chǔ)器讀出電路的一個(gè)單元將差動(dòng)放大電路的輸入電壓快速充電至期望電壓值。該單元被分為檢測流經(jīng)存儲(chǔ)單元電流的電流檢測器和給差動(dòng)放大電路產(chǎn)生輸入信號(hào)的輸入信號(hào)發(fā)生器。這樣電流提供性能高的輸入信號(hào)發(fā)生器將電流檢測器檢測的信號(hào)放大并輸出到差動(dòng)放大電路。因此，可以高速充電至合乎要求的電壓值。
圖1是說明常規(guī)半導(dǎo)體存儲(chǔ)器電路的電路圖；圖2是說明判斷常規(guī)半導(dǎo)體存儲(chǔ)器的存儲(chǔ)單元開/關(guān)狀態(tài)時(shí)，可讀時(shí)間和輸入電壓變化之間關(guān)系的曲線圖；圖3是說明根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器一個(gè)實(shí)施例的電路圖；圖4是詳細(xì)說明圖3中電路的電路圖；圖5是說明可讀時(shí)間和差動(dòng)放大電路輸入電壓變化之間關(guān)系的曲線圖；圖6A是說明電流檢測器中開/關(guān)單元的輸出值和輸入值之間關(guān)系的曲線圖；圖6B是說明電流檢測器中開/關(guān)單元的輸出值和輸入值之間另一個(gè)關(guān)系的曲線圖；圖6C是說明電流檢測器中開/關(guān)單元的輸出值和輸入值之間另一個(gè)關(guān)系的曲線圖；圖7是說明根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一個(gè)實(shí)施例的電路圖。
以下參考附圖詳細(xì)說明本發(fā)明半導(dǎo)體存儲(chǔ)器的實(shí)施例。
如圖3所示，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中裝有n通道讀出放大器，n通道讀出放大器中的通道數(shù)量用i(i=1，2，…，n)表示。n通道讀出放大器具有n個(gè)第一差動(dòng)輸入信號(hào)產(chǎn)生電路3-i、第二差動(dòng)輸入信號(hào)產(chǎn)生電路3-R以及n個(gè)差動(dòng)放大電路SEN-i。n個(gè)第一差動(dòng)輸入信號(hào)產(chǎn)生電路3-i的各電路包括主存儲(chǔ)單元Mi、電流檢測器1-i以及輸入信號(hào)發(fā)生器2-i。第二差動(dòng)輸入信號(hào)產(chǎn)生電路3-R包括參考單元MR、參考電流檢測器1R和參考輸入信號(hào)發(fā)生器2R?？梢栽O(shè)置多個(gè)第二差動(dòng)輸入信號(hào)產(chǎn)生電路3-R。
在圖4所示的半導(dǎo)體存儲(chǔ)器中，將圖3的實(shí)施例應(yīng)用于閃速存儲(chǔ)器的讀出電路。在圖4中，1-1和1-n分別表示和存儲(chǔ)單元M1和Mn相對應(yīng)的電流檢測器，1R表示和參考單元MR對應(yīng)的電流檢測器，2-1和2-n表示主存儲(chǔ)單元部分的輸入信號(hào)發(fā)生器，2R表示參考單元部分的參考輸入信號(hào)發(fā)生器。產(chǎn)生第一差動(dòng)輸入信號(hào)VSEi的第一差動(dòng)輸入信號(hào)產(chǎn)生電路3-i(參考圖3)和產(chǎn)生第二差動(dòng)輸入信號(hào)VRE的第二差動(dòng)輸入信號(hào)產(chǎn)生電路3-R(參考圖3)的各電路，包括檢測流經(jīng)存儲(chǔ)單元電流的電流檢測器、和給差動(dòng)放大電路SEN-i提供輸入信號(hào)的輸入信號(hào)發(fā)生器。
將電流檢測器1-i和1R檢測的信號(hào)Vsi、VR輸入到有較小電容的輸入信號(hào)發(fā)生器2-i、2R中的晶體管TPAi和TPAR的柵極，并放大這些電流。輸入信號(hào)發(fā)生器2-i、2R放大的信號(hào)VSEi、VRE是具有高的電流提供能力的信號(hào)。在對差動(dòng)放大電路SEN-i輸入信號(hào)線上相對較大的旁路電容CSEi、CR充電的同時(shí)，信號(hào)VSEi、VRE快速達(dá)到合乎要求的電壓值。因此，能夠快速讀出存儲(chǔ)單元中的期望值。
如圖4所示，第一通道的讀出放大器有存儲(chǔ)單元M1，在存儲(chǔ)單元M1中，VG1端與其柵極連接，線路B1端與其漏極連接。第一通道的讀出放大器有參考單元MR。在參考單元MR中，VGR端與其柵極連接，線路BR端與其漏極連接。參考單元MR能夠在其漏極產(chǎn)生一個(gè)參考電壓。
B1端連接至電流檢測器1-1，如果主存儲(chǔ)單元M1被導(dǎo)通或者關(guān)閉，則電流檢測器1-1輸出電流檢測信號(hào)VS1。BR端連接至參考電流檢測器1R，如果參考單元MR導(dǎo)通，則參考電流檢測器1R輸出檢測信號(hào)VR作為電流值。
電流檢測器1-1包括電阻R1、N-型增強(qiáng)型晶體管TN1和反相器INV1。電阻R1的一端與電流供電電源VCC連接，另一端和輸出端VS1連接。N-型增強(qiáng)型晶體管TN1的源極和漏極的一個(gè)極與B1端連接，另一個(gè)極和輸出端VS1連接。B1端的電壓輸入到反相器INV1，反相器INV1的輸出端和晶體管TN1的柵極連接。
將電流檢測器1-1輸出的信號(hào)VS1輸入到輸入信號(hào)發(fā)生器2-1，輸入信號(hào)發(fā)生器2-1放大電流VS1并輸出信號(hào)VSE1。參考電流檢測器1R輸出的信號(hào)VR輸入到參考輸入信號(hào)發(fā)生器2R，參考輸入信號(hào)發(fā)生器2R放大電流VR并輸出信號(hào)VRE。差動(dòng)放大電路SEN-1輸出信號(hào)VSE1和信號(hào)VRE之間的差動(dòng)電壓D1。參考電流檢測器1R包括兩個(gè)電阻RR1和RR2、N-型增強(qiáng)型晶體管TNR和反相器INVR。兩個(gè)電阻RR1和RR2各自的一端和電流供電電源VCC連接，另一端和輸出端VR連接。N-型增強(qiáng)型晶體管TNR的源極和漏極的一個(gè)極和BR端連接，另一個(gè)極和輸出端VR連接。反相器INVR輸入BR端的電壓，反相器INVR的輸出連接到晶體管TNR的柵極。
輸入信號(hào)發(fā)生器2-1包括一個(gè)P-型增強(qiáng)型晶體管TPA1和一個(gè)N-型增強(qiáng)型晶體管TNA1。P-型增強(qiáng)型晶體管TPA1的源極和電源VCC端連接，其漏極和傳送信號(hào)VSE1的輸出端線路連接，柵極和電流檢測器1-1的輸出端線路VS1連接。N-型增強(qiáng)型晶體管TNA1的漏極和柵極和輸出端VSE1連接，其源極接地電源GND。
參考輸入信號(hào)發(fā)生器2R包括一個(gè)P-型增強(qiáng)型晶體管TPAR和一個(gè)N-型增強(qiáng)型晶體管TNAR。P-型增強(qiáng)型晶體管TPAR的源極和電源VCC端連接，漏極和輸出信號(hào)VRE的輸出端連接，柵極和參考電流檢測器1R的輸出端線路VR連接。N-型增強(qiáng)型晶體管TNAR的漏極和柵極和輸出端VRE連接，其源極接地電源GND。
圖5表示的是差動(dòng)放大電路SEN-1的輸入信號(hào)VRE和輸入信號(hào)VSE1的電壓瞬時(shí)變化。當(dāng)開始讀出操作時(shí)(T=0)，位線B1、BR從GND電平開始操作，這時(shí)VS1和VR端的電壓很低。因此，VS1和VR端的電壓分別輸入到P-型增強(qiáng)型晶體管TPA1、TPAR的柵極，TPA1、TPAR完全導(dǎo)通，使輸出端線路VSE1、VRE上升到電源電壓VCC，這時(shí)切斷輸入信號(hào)發(fā)生器對地電源GND的電流ISE1、IRE，使它們不再流動(dòng)(這個(gè)功能未示出)。
當(dāng)啟動(dòng)讀出操作時(shí)，存儲(chǔ)單元M1、MR開始發(fā)送預(yù)定電流，這時(shí)VS1、VR端線路的電壓如圖6A、6B和6C所示。VS1、VR端線路的變化如圖6A所示，曲線斜率不同的原因是負(fù)載電阻的阻值互不相同。(由于參考部分互相并聯(lián)的兩個(gè)電阻阻值很小，使曲線的斜度較陡)。
因此，即使各存儲(chǔ)單元的導(dǎo)通電流值ION互相相同，輸出端VS1和VR端的獲得的電壓也互不相同。如果主存儲(chǔ)單元為導(dǎo)通狀態(tài)，則輸出端VS1得到電壓VS1(ON)，如果主存儲(chǔ)單元為關(guān)閉狀態(tài)，則輸出端VS1得到電壓VS1(OFF)。同樣，參考部分的輸出端VR得到電壓VR(ON)。
這時(shí)，輸出端VS1和VR端只被連接到輸入信號(hào)發(fā)生器2-1、2R中的P-型增強(qiáng)型晶體管TPA1、TPAR的柵極，并且很小的電流分別驅(qū)動(dòng)P-型增強(qiáng)型晶體管TPA1、TPAR，迅速變化的電壓與這個(gè)情況無關(guān)。柵極電壓受控制的P-型增強(qiáng)型晶體管TPA1、TPAR控制著電流ISE1、IRE，如圖6B所示。
這時(shí)將電流ISE1、IRE的電流值設(shè)置得比流經(jīng)存儲(chǔ)單元的電流IS1、IR要大(例如是10倍)。如果主存儲(chǔ)單元M1為導(dǎo)通狀態(tài)，則電流ISE1變?yōu)殡娏鱅SE1(ON)，如果主存儲(chǔ)單元M1為截止?fàn)顟B(tài)，則電流ISE1變?yōu)榱?，同樣，參考部分的電流IRE變?yōu)殡娏鱅RE(ON)，此刻確定了輸出端VSE1、VRE的電壓，如圖6C所示。如果主存儲(chǔ)單元M1為導(dǎo)通狀態(tài)，則輸出端VSE1的電壓為VSE1(ON)，如果主存儲(chǔ)單元M1為關(guān)閉狀態(tài)，則輸出端VSE1的電壓為VSE1(OFF)，并且參考部分的輸出端VR的電壓變?yōu)閂RE(ON)。
這時(shí)，差動(dòng)放大電路SEN-1的輸入端存在很大的寄生電容CSE1、CR，然而有較大電流提供能力的輸入信號(hào)發(fā)生器2-1、2R能迅速將輸入端電壓轉(zhuǎn)換為預(yù)定電壓。這種電路結(jié)構(gòu)使輸入到差動(dòng)放大電路SEN-1的信號(hào)VSE1、VRE較快完成轉(zhuǎn)換，也使參考部分的差動(dòng)輸入電壓VRER和主存儲(chǔ)單元部分的電壓VSEON或VSEOF之間的電壓差的讀出范圍得以迅速保存。即，能夠快速讀出從而提高上升特性。圖5說明了這個(gè)效果。
參考部分差動(dòng)輸入電壓的實(shí)際波形VRER(用長短交替的虛線表示)和理想波形VREI(用實(shí)線表示)不同，所以，如果波形VRER的上升性能降低，則可以判斷導(dǎo)通單元電壓VSEON變得比波形VRER要高的點(diǎn)滯后。由于這個(gè)原因，有必要將主存儲(chǔ)單元部分的電壓VSE導(dǎo)通或VSE關(guān)閉的電壓差設(shè)置大的讀出范圍。即在T=t1這點(diǎn)上，第一和第二差動(dòng)輸入信號(hào)電壓差的讀出范圍足夠?qū)?。除非是在t1時(shí)刻之后，差動(dòng)放大電路不能通過正確讀出存儲(chǔ)單元的期望值而從D1端輸出存儲(chǔ)單元的數(shù)據(jù)。因此，如果能夠通過獲得第一和第二差動(dòng)輸入信號(hào)的足夠電壓差來提高上升性能，則有可能減少到開始執(zhí)行讀出操作為止所需的時(shí)間t1，從而加快存儲(chǔ)單元的讀出速度。
如上所述，提供了檢測流經(jīng)存儲(chǔ)單元電流的電流檢測器和給差動(dòng)放大電路產(chǎn)生輸入信號(hào)的輸入信號(hào)發(fā)生器，此外，電流檢測器檢測的信號(hào)經(jīng)過具有高的電流提供性能的輸入信號(hào)發(fā)生器放大后輸出到差動(dòng)放大電路。這樣，有可能快速充電至期望電壓值，并且有可能獲得提高存儲(chǔ)單元讀取速度的半導(dǎo)體存儲(chǔ)器。
圖7說明根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器的另一個(gè)實(shí)施例。這個(gè)實(shí)施例和現(xiàn)有實(shí)施例的差別在于輸入信號(hào)發(fā)生器2-i中的N-型增強(qiáng)型晶體管TNAi、TNAR的柵極和電流檢測器1-i、1R的輸出部分連接。兩個(gè)實(shí)施例的操作近似相同。從電流檢測器1-i、1R的輸出部分看，N-型增強(qiáng)型晶體管TNAi、TNAR的柵極電容是該實(shí)施例的不利方面。然而輸入信號(hào)發(fā)生器2-i、2R的電路是通過反相器連接構(gòu)成的，電壓放大倍數(shù)比前面實(shí)施例的放大倍數(shù)要高。因此，即使在電流檢測器1-i、1R的輸出端有微小的電壓變化也能得到快速響應(yīng)，并且可以用電阻代替N-型增強(qiáng)型晶體管TNAi、TNAR，電阻的一端和輸出端VSE1、VSEn、VRE連接，電阻的另一端接GND端。
在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器中，在電流檢測器和差動(dòng)放大電路之間提供了輸入信號(hào)發(fā)生器，因此和常規(guī)讀出放大器相比，其能夠給差動(dòng)放大電路的輸入信號(hào)線上的旁路電容施加較大的電流，因此能夠使導(dǎo)通單元信號(hào)的讀出速度快些，并且可以改進(jìn)半導(dǎo)體存儲(chǔ)器的性能。
權(quán)利要求
1．一種半導(dǎo)體存儲(chǔ)器，其特征在于包括電流檢測電路(1-1)，檢測流經(jīng)存儲(chǔ)單元(M1)的電流(IS1)，以從所述電流檢測電路(1-1)的輸出部分輸出檢測信號(hào)(VS1)；輸入信號(hào)產(chǎn)生電路(2-1)，其通過放大所述檢測信號(hào)(VS1)產(chǎn)生第一差動(dòng)輸入信號(hào)(VSE1)，并將其從所述輸入信號(hào)產(chǎn)生電路(2-1)的輸出部分輸出；參考電流檢測電路(1R)，檢測流經(jīng)參考單元(MR)的電流(IR)，以從所述參考電流檢測電路(1R)的輸出部分輸出參考檢測信號(hào)(VR)參考輸入信號(hào)產(chǎn)生電路(2R)，其通過放大所述參考檢測信號(hào)(VR)產(chǎn)生第二差動(dòng)輸入信號(hào)(VRE)，并將其從所述參考輸入信號(hào)產(chǎn)生電路(2R)的輸出部分輸出；差動(dòng)放大電路(SEN-1)，檢測所述第一和第二差動(dòng)輸入信號(hào)(VSE1、VRE)之間的電壓差。
2．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于所述輸入信號(hào)產(chǎn)生電路(2-1)和所述參考輸入信號(hào)產(chǎn)生電路(2R)具有高的電流提供性能。
3．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于所述輸入信號(hào)產(chǎn)生電路(2-1)將所述檢測信號(hào)(VS1)轉(zhuǎn)換為上升性能高于所述檢測信號(hào)(VS1)的所述第一差動(dòng)輸入信號(hào)(VSE1)，并且所述參考輸入信號(hào)產(chǎn)生電路(2R)將所述參考檢測信號(hào)(VR)轉(zhuǎn)換為上升性能高于所述參考檢測信號(hào)(VR)的所述第二差動(dòng)輸入信號(hào)(VRE)。
4．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于進(jìn)一步包括n個(gè)第一差動(dòng)輸入信號(hào)產(chǎn)生電路(3-i)，n是大于等于1的整數(shù)，所述多個(gè)第一差動(dòng)輸入信號(hào)產(chǎn)生電路(3-i)的每一個(gè)包括所述存儲(chǔ)單元(M1)、所述電流檢測電路(1-1)和所述輸入信號(hào)產(chǎn)生電路(2-1)；以及所述n個(gè)的所述差動(dòng)放大電路(SEN-1)，其中所述多個(gè)差動(dòng)放大電路(SEN-1)的一個(gè)輸入部分分別輸入由多個(gè)所述輸入信號(hào)產(chǎn)生電路(2-1)輸出的多個(gè)所述第一差動(dòng)輸入信號(hào)(VSE1)，所述多個(gè)差動(dòng)放大電路(SEN-1)中的另外的輸入部分輸入所述第二差動(dòng)輸入信號(hào)(VRE)。并且所述的半導(dǎo)體存儲(chǔ)器是n通道的讀出放大器。
5．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于所述輸入信號(hào)產(chǎn)生電路(2-1)包括第一晶體管(TPAi)，所述第一晶體管(TPAi)的第一電極(S)與第一電源(VCC)連接，所述第一晶體管(TPAi)的第二電極(D)與所述輸入信號(hào)產(chǎn)生電路(2-1)的所述輸出部分連接，所述第一晶體管(TPAi)的控制極(G)和所述電流檢測電路(1-1)的所述輸出部分連接；以及第二晶體管(TNAi)，所述第二晶體管(TNAi)的第一電極(S)與第二電源(GND)連接，所述第二晶體管(TNAi)的第二電極和控制極(D、G)與所述輸入信號(hào)產(chǎn)生電路(2-1)的所述輸出部分連接，并且其中所述第一晶體管(TPAi)的所述第二電極(D)和所述第二晶體管(TNAi)的所述第二電極(D)連接。
6．根據(jù)權(quán)利要求5的半導(dǎo)體存儲(chǔ)器，其特征在于所述第一晶體管(TPAi)是P-溝道增強(qiáng)型晶體管，并且所述第一電極(S)是源極、所述第二電極(D)是漏極、所述控制極(G)是柵極。所述第二晶體管(TNAi)是N-溝道增強(qiáng)型晶體管。
7．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于所述參考輸入信號(hào)產(chǎn)生電路(2R)包括第三晶體管(TPAR)，所述第三晶體管(TPAR)的第一電極(S)與第三電源(VCC)連接，所述第三晶體管(TPAR)的第二電極(D)與所述參考輸入信號(hào)產(chǎn)生電路(2R)的所述輸出部分連接，所述第三晶體管(TPAR)的控制極(G)和所述參考電流檢測電路(1R)的所述輸出部分連接；以及第四晶體管(TNAR)，所述第四晶體管(TNAR)的第一電極(S)與第四電源(GND)連接，所述第四晶體管(TNAR)的第二電極和控制極(D、G)與所述參考輸入信號(hào)產(chǎn)生電路(2R)的所述輸出部分連接，并且其中所述第三晶體管(TPAR)的所述第二電極(D)和所述第四晶體管(TNAR)的所述第二電極(D)連接。
8．根據(jù)權(quán)利要求7的半導(dǎo)體存儲(chǔ)器，其特征在于所述第三晶體管(TPAR)是P-溝道增強(qiáng)型晶體管，并且所述第一電極(S)是源極、所述第二電極(D)是漏極、所述控制極(G)是柵極，所述第四晶體管(TNAR)是N-溝道增強(qiáng)型晶體管。
9．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于所述輸入信號(hào)產(chǎn)生電路(2-1)包括第五晶體管(TPAi)，所述第五晶體管(TPAi)的第一電極(S)與第五電源(VCC)連接，所述第五晶體管(TPAi)的第二電極(D)與所述輸入信號(hào)產(chǎn)生電路(2-1)的所述輸出部分連接，所述第五晶體管(TPAi)的控制極(G)和所述電流檢測電路(1-1)的所述輸出部分連接；以及第六晶體管(TNAi)，所述第六晶體管(TNAi)的第一電極(S)與第六電源(GND)連接，所述第六晶體管(TNAi)的第二電極(D)和所述輸入信號(hào)產(chǎn)生電路(2-1)的所述輸出部分連接，所述第六晶體管(TNAi)的控制極(G)與所述電流檢測電路(1-1)的所述輸出部分連接，并且其中所述第五晶體管(TPAi)的所述第二電極(D)和所述第六晶體管(TNAi)的所述第二電極(D)連接。
10．根據(jù)權(quán)利要求9的半導(dǎo)體存儲(chǔ)器，其特征在于所述第五晶體管(TPAi)是P-溝道增強(qiáng)型晶體管，并且所述第一電極(S)是源極、所述第二電極(D)是漏極、所述控制極(G)是柵極，所述第六晶體管(TNAi)是N-溝道增強(qiáng)型晶體管。
11．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于所述參考輸入信號(hào)產(chǎn)生電路(2R)包括第七晶體管(TPAR)，所述第七晶體管(TPAR)的第一電極(S)與第七電源(VCC)連接，所述第七晶體管(TPAR)的第二電極(D)與所述參考輸入信號(hào)產(chǎn)生電路(2R)的所述輸出部分連接，所述第七晶體管(TPAR)的控制極(G)和所述參考電流檢測電路(1R)的所述輸出部分連接；以及第八晶體管(TNAR)，所述第八晶體管(TNAR)的第一電極(S)與第八電源(GND)連接，所述第八晶體管(TNAR)的第二電極(D)與所述參考輸入信號(hào)產(chǎn)生電路(2R)的所述輸出部分連接，所述第八晶體管(TNAR)的控制極(G)和所述參考電流檢測電路(1R)的所述輸出部分連接，并且其中所述第七晶體管(TPAR)的所述第二電極(D)和所述第八晶體管(TNAR)的所述第二電極(D)連接。
12．根據(jù)權(quán)利要求11的半導(dǎo)體存儲(chǔ)器，其特征在于所述第七晶體管(TPAR)是P-溝道增強(qiáng)型晶體管，并且所述第一電極(S)是源極、所述第二電極(D)是漏極、所述控制極(G)是柵極，所述第八晶體管(TNAR)是N-溝道增強(qiáng)型晶體管。
13．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于所述半導(dǎo)體存儲(chǔ)器應(yīng)用于閃速存儲(chǔ)器。
14．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于所述電流檢測電路(1-1)包括第一電阻(R1)，所述第一電阻(R1)的一端和第九電源(VCC)連接，所述第一電阻(R1)的另一端和所述電流檢測電路(1-1)的所述輸出部分連接；第九晶體管(TN1)，所述第九晶體管(TN1)的第一電極(S)連接到和所述存儲(chǔ)單元(M1)連接的第一節(jié)點(diǎn)(B1)，所述第九晶體管(TN1)的第二電極(D)和所述電流檢測電路(1-1)的所述輸出部分連接；第一反相器(INV1)將輸入的所述第一節(jié)點(diǎn)(B1)的電壓輸出給所述第九晶體管(TN1)的所述控制極(G)。
15．根據(jù)權(quán)利要求14的半導(dǎo)體存儲(chǔ)器，其特征在于所述第九晶體管(TN1)是N-溝道增強(qiáng)型晶體管。
16．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于所述參考電流檢測電路(1R)包括并聯(lián)的第二和第三電阻(RR1、RR2)，所述第二和第三電阻(RR1、RR2)的一端和第十電源(VCC)連接，所述第二和第三電阻(RR1、RR2)的另一端和所述參考電流檢測電路(1R)的所述輸出部分連接；第十晶體管(TNR)，所述第十晶體管(TNR)的第一電極(S)連接到和所述參考單元(MR)連接的第二節(jié)點(diǎn)(BR)，所述第十晶體管(TNR)第二電極(D)和所述參考電流檢測電路(1R)的所述輸出部分連接；并且第二反相器(INVR)將輸入的第二節(jié)點(diǎn)(BR)的電壓輸出給所述第十晶體管(TNR)的所述控制極(G)。
17．根據(jù)權(quán)利要求16的半導(dǎo)體存儲(chǔ)器，其特征在于所述第十晶體管(TNR)是N-溝道增強(qiáng)型晶體管。
18．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于所述輸入信號(hào)產(chǎn)生電路(2-1)和所述參考輸入信號(hào)產(chǎn)生電路(2R)產(chǎn)生所述第一和第二差動(dòng)輸入信號(hào)(VSE1、VRE)，以便快速獲得所述電壓差的預(yù)定讀出范圍。
19．根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其特征在于差動(dòng)放大電路(SEN-1)通過所述輸入信號(hào)線輸入來自所述輸入信號(hào)產(chǎn)生電路(2-1)和所述參考輸入信號(hào)產(chǎn)生電路(2R)的所述第一和第二差動(dòng)輸入信號(hào)(VSE1、VRE)，所述輸入信號(hào)線有寄生電容(CSE1、CR)，并且其中所述輸入信號(hào)產(chǎn)生電路(2-1)和所述參考輸入信號(hào)產(chǎn)生電路(2R)具有高的電流提供能力，以便在給所述寄生電容(CSE1、CR)充電時(shí)，使所述第一和第二差動(dòng)輸入信號(hào)(VSE1、VRE)高速達(dá)到預(yù)定電壓值。
20．根據(jù)權(quán)利要求5或6的半導(dǎo)體存儲(chǔ)器，其特征在于所述參考輸入信號(hào)產(chǎn)生電路(2R)包括第三晶體管(TPAR)，所述第三晶體管(TPAR)的第一電極(S)與第三電源(VCC)連接，所述第三晶體管(TPAR)的第二電極(D)與所述參考輸入信號(hào)產(chǎn)生電路(2R)的所述輸出部分連接，所述第三晶體管(TPAR)的控制極(G)和所述參考電流檢測電路(1R)的所述輸出部分連接；以及第四晶體管(TNAR)，所述第四晶體管(TNAR)的第一電極(S)與第四電源(GND)連接，所述第四晶體管(TNAR)的第二電極和控制極(D、G)與所述參考輸入信號(hào)產(chǎn)生電路(2R)的所述輸出部分連接，并且其中所述第三晶體管(TPAR)的所述第二電極(D)和所述第四晶體管(TNAR)的所述第二電極(D)連接。
全文摘要
一種半導(dǎo)體存儲(chǔ)器,包括電流檢測電路、輸入信號(hào)產(chǎn)生電路、參數(shù)電流檢測電路、參考輸入信號(hào)產(chǎn)生電路和差動(dòng)放大電路。電流檢測電路檢測流經(jīng)存儲(chǔ)單元的電流并輸出檢測信號(hào);輸入信號(hào)產(chǎn)生電路產(chǎn)生通過放大檢測信號(hào)得到的差動(dòng)輸入信號(hào);參考電流檢測電路檢測流經(jīng)參考單元的電流,參考輸入信號(hào)產(chǎn)生電路產(chǎn)生通過放大參考檢測信號(hào)得到的第二差動(dòng)輸入信號(hào)并輸出;差動(dòng)放大電路檢測第一和第二差動(dòng)輸入信號(hào)間的電壓差。
文檔編號(hào)G11C7/14GK1287363SQ00123768
公開日2001年3月14日 申請日期2000年9月5日 優(yōu)先權(quán)日1999年9月6日
發(fā)明者平田昌義 申請人:日本電氣株式會(huì)社