專利名稱：具有置換程序電路的半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有冗余存儲單元的半導(dǎo)體存儲裝置。
用

圖10來說明現(xiàn)有的半導(dǎo)體存儲裝置的主要部分的結(jié)構(gòu)。圖中，標(biāo)號m0～m63表示存儲單元，w0～w63表示對應(yīng)于行配置的字線，bit表示對應(yīng)于列配置的位線。另外，標(biāo)號r0表示能夠與存儲單元置換的冗余存儲單元，sw0表示能夠與字線置換的冗余字線。
位線bit與存儲單元m0～m63和冗余存儲單元r0相連接，傳送從存儲單元m0～m63和冗余存儲單元r0讀出的數(shù)據(jù)，或者傳送用來寫入到其中的數(shù)據(jù)。字線w0～w63與存儲單元m0～m63有連接關(guān)系，把選擇信號送給對應(yīng)的存儲單元。冗余字線sw0與冗余存儲單元r0有連接關(guān)系，把選擇信號送給對應(yīng)的冗余存儲單元。
如圖10所示，現(xiàn)有的半導(dǎo)體存儲裝置包含置換控制電路100#0、包含程序電路102#0～102#5和邏輯電路103#0～103#63的譯碼器105#0、比較器12#0以及AND電路119#0。置換控制電路100#0和程序電路102#0～102#5的各個都包含熔斷器。
在用冗余存儲單元置換(使用冗余字線sw0)不良存儲單元時，把包含在置換控制電路100#0內(nèi)的熔斷器切斷。這樣，來輸出表示使用冗余存儲單元的H電平的置換控制信號R0。
根據(jù)不良存儲單元的地址來切斷包含在各個程序電路102#0～102#5內(nèi)的熔斷器。具有被切斷了的熔斷器的程序電路的輸出就成為H電平，并且由程序電路102#0～102#5輸出信號g0～g5。
比較器120#0比較6位的地址信號ad<0∶5>與信號g0～g5，如果一致，就輸出H電平的信號。AND電路119#0根據(jù)置換控制信號R0和比較器120#0的比較結(jié)果來激活冗余字線sw0。
邏輯電路103#0～103#63包含AND電路104A和104B以及NAND電路106。邏輯電路103#0～103#63設(shè)置得與64位的地址相對應(yīng)。邏輯電路103#0～103#63的每一個可接受信號g0或把信號g0翻轉(zhuǎn)了的信號/g0、信號g1或把信號g1翻轉(zhuǎn)了的信號/g1、信號g2或把信號g2翻轉(zhuǎn)了的信號/g2、信號g3或把信號g3翻轉(zhuǎn)了的信號/g3、信號g4或把信號g4翻轉(zhuǎn)了的信號/g4以及信號g5或把信號g5翻轉(zhuǎn)了的信號/g5。
圖中，邏輯電路103#0接受信號g0、g1、g2、g3、g4、g5，邏輯電路103#63接受信號/g0、/g1、/g2、/g3、/g4、/g5。NAND電路106接受置換控制信號RO、AND電路104A和104B的輸出。分別由邏輯電路103#0～103#63輸出列地址非選擇信號t0～t63。
現(xiàn)有的半導(dǎo)體存儲裝置還包含AND電路108#0～108#63。對應(yīng)于字線w0～w63分別設(shè)置AND電路108#0～10#63。AND電路108#0～108#63分別接受列地址非選擇信號t0～t63和譯碼信號a1～a63。通過用未示出的列譯碼器對地址信號ad<0∶5>進(jìn)行譯碼來得到譯碼信號a1～a63。根據(jù)AND電路108#0～108#63的輸出分別激活字線w0～w63。
當(dāng)存儲單元全部正常的情況下，置換控制信號R0為L電平，所以冗余字線sw0處于非激活狀態(tài)。這時，列地址非選擇信號t0～t63就為H電平。根據(jù)譯碼信號a0～a63來激活某一條字線w0～w63。
在發(fā)現(xiàn)存儲單元中的缺欠并用冗余存儲單元來進(jìn)行置換的情況下，置換控制電路100#0的熔斷器和程序電路102#0～102#5的對應(yīng)的熔斷器就被切斷。
例如以存儲單元m0為不良的情況為例。假定把字線w0的地址做“000000”(=ad<0∶5>)。這種情況下，把程序電路102#0～102#5的全部熔斷器都切斷。因為信號g0～g5都為H電平，所以邏輯電路103#0輸出的信號t0始終為L電平。因此，即使輸入指定存儲單元m0的地址信號且譯碼信號a0成為H電平，字線w0也不被激活。
這時，因為所輸入的地址信號ad<0∶5>與信號g0～g5的對應(yīng)關(guān)系一致，所以比較器120#0輸出H電平信號。結(jié)果，冗余字線sw0被激活。
圖11是現(xiàn)有的半導(dǎo)體存儲裝置的主要部分的另一結(jié)構(gòu)圖。圖11所示的現(xiàn)有的半導(dǎo)體存儲裝置具有置換2條字線用的結(jié)構(gòu)。圖中標(biāo)號r0、r1表示能夠與存儲單元置換的冗余存儲單元，sw0、sw1表示能夠與字線置換的冗余字線。
位線bit與存儲單元m0～m63和冗余存儲單元r0、r1相連接，傳送從存儲單元m0～m63和冗余存儲單元r0、r1讀出的數(shù)據(jù)，或者傳送用來寫入到其中的數(shù)據(jù)。冗余字線sw0、sw1與冗余存儲單元r0、r1有連接關(guān)系，把選擇信號送給對應(yīng)的冗余存儲單元。
如圖11所示，現(xiàn)有的半導(dǎo)體存儲裝置包含置換控制電路100#0和100#1、譯碼器105#0和105#1、比較器120#0和120#1以及AND電路119#0和119#1。
置換控制電路100#1具有與置換控制電路100#0相同的結(jié)構(gòu)，在使用冗余字線sw1的情況下，切斷熔斷器。這樣，來輸出H電平的置換控制信號R1。
譯碼器105#1的結(jié)構(gòu)與譯碼器105#0相同，根據(jù)不良存儲單元的地址分別切斷包含在程序電路102#0～102#5內(nèi)的熔斷器。把包含在譯碼器105#1中的程序電路102#0～102#5的輸出作為信號h0～h5。
包含在譯碼器105#1中的邏輯電路103#0～103#63分別接受信號h0或把信號h0翻轉(zhuǎn)了的信號/h0、信號h1或把信號h1翻轉(zhuǎn)了的信號/h1、信號h2或把信號h2翻轉(zhuǎn)了的信號/h2、信號h3或把信號h3翻轉(zhuǎn)了的信號/h3、信號h4或把信號h4翻轉(zhuǎn)了的信號/h4、信號h5或把信號h5翻轉(zhuǎn)了的信號/h5。邏輯電路103#0～103#63根據(jù)置換控制信號R1來進(jìn)行邏輯處理。把譯碼器105#1輸出的列地址非選擇信號作為u0～u63。
比較器120#1具有與比較器120#0相同的結(jié)構(gòu)，比較電址信號ad<0∶5>與信號h0～h5，在對應(yīng)關(guān)系一致的情況下，輸出H電平的信號。AND電路119#1根據(jù)置換控制信號R1和比較器120#1的比較結(jié)果來激活冗余字線sw1。
圖11所示的現(xiàn)有的半導(dǎo)體存儲裝置還包含AND電路110#0～110#63和108#0～108#63。AND電路110#0～110#63和AND電路108#0～108#63被分別設(shè)置得對應(yīng)于字線w0～w63。
AND電路110#i(i=0、1、…、63)接受列地址非選擇信號ti、ui。AND電路108#i接受譯碼信號ai和AND電路110#i的輸出。
如果譯碼器105#0輸出的列地址非選擇信號或譯碼器105#1輸出的列地址非選擇信號是L電平，不管所輸入的地址信號如何，都不激活對應(yīng)的字線。
當(dāng)存儲單元全部正常的情況下，置換控制信號R0、R1為L電平，所以冗余字線sw0、sw1處于非激活狀態(tài)。另一方面，因為列地址非選擇信號全都是H電平，所以根據(jù)譯碼信號a0～a63來激活某一條字線w0～w63。
例如，在發(fā)現(xiàn)存儲單元m0、ml有不良情況時，切斷置換控制電路100#0和100#1的熔斷器、包含在譯碼器105#0內(nèi)的程序電路102#0～102#5的熔斷器以及包含譯碼器105#1內(nèi)的程序電路102#0～102#4的熔斷器。
置換控制信號R0、R1就始終為H電平，這時，列地址非選擇信號t0和信號ul始終為L電平，因此，AND電路110#0、110#1的輸出始終為L電平，AND電路110#2～110#63的輸出成為H電平。
即使輸入指定不良存儲單元m0或m1的地址信號(即使譯碼信號a0或a1為H電平)，字線w0或w1也不被激活。
另一方面，在比較器120#0內(nèi)，如果所輸入的地址信號ad<0∶5>與信號g0～g5的對應(yīng)關(guān)系一改，則冗余字線sw0被激活，在比較器120#內(nèi)，如果所輸入的地址信號ad<0∶5>與信號h0～h5的對應(yīng)關(guān)系一致，則冗余字線sw1被激活。
按照這樣來構(gòu)成，在現(xiàn)有的半導(dǎo)體存儲裝置中，被連接在不良存儲單元上的字線用冗余字線來取代，這樣就能正常地進(jìn)行處理。
但是，因為現(xiàn)有的半導(dǎo)體存儲裝置像上述那樣構(gòu)成，所以除了為編程不良地址所必要的數(shù)(地址數(shù))的熔斷器之外，還需要用于控制是否使用冗余存儲單元的熔斷器(置換控制電路)。
因此，為了使用多條冗余字線來置換跨越多行而存在的不良存儲單元，就必須要地址數(shù)加1乘以冗余字線數(shù)的數(shù)量的熔斷器。
因此，為了置換有缺欠的存儲單元而增加冗余字線時，就要增大安裝熔斷器用的區(qū)域，存在有礙于芯片整體面積縮小的問題。
因而，本發(fā)明提供一種能夠以小面積來把不良存儲單元置換成冗余存儲單元的半導(dǎo)體存儲裝置。
按照本發(fā)明的半導(dǎo)體存儲裝置具備包含配置為行列狀的多個存儲單元和把數(shù)據(jù)存儲在多個存儲單元或用來讀出所存儲的數(shù)據(jù)的多條存儲線的正常存儲單元陣列；包含多個冗余存儲單元和為把各條冗余存儲線與多條存儲線中的不良存儲線進(jìn)行置換而設(shè)置來把數(shù)據(jù)存儲在對應(yīng)的冗余存儲單元或用來讀出所存儲的數(shù)據(jù)的多條冗余存儲線的冗余存儲單元陣列；以及包含多個程序部的置換程序部，多個程序部還分別具備具有為編程不良存儲線的地址所必要的規(guī)定數(shù)熔斷器并根據(jù)多個程序部的程序狀態(tài)來進(jìn)行置換的選擇控制電路。
置換程序部最好包含對應(yīng)于多個程序部分別設(shè)置的多個邏輯電路，在規(guī)定數(shù)的熔斷器中的至少一個熔斷器被切斷時，多個邏輯電路分別輸出規(guī)定電平的選擇信號，選擇控制電路包含對應(yīng)于多個程序部的各個設(shè)置的多個控制電路，多個控制電路的各個控制電路應(yīng)答從對應(yīng)的邏輯電路接受的規(guī)定電平的選擇信號使對應(yīng)的冗余存儲線激活。
特別是，多條存儲線包含n(n是2以上的整數(shù))條存儲線，多條冗余存儲線包含第一冗余存儲線和第二冗余存儲線，多個程序部包含對應(yīng)于第一冗余存儲線而設(shè)置的第一程序部和對應(yīng)于第二冗余存儲線而設(shè)置的第二程序部，置換程序部進(jìn)一步包含根據(jù)第一程序部(2#0-2#5)的程序狀態(tài)來產(chǎn)生用來把除n條存儲線中的第一存儲線之外的(n-1)條存儲線中的一條存儲線驅(qū)動為非選擇狀態(tài)的信號的第一譯碼電路和根據(jù)第二程序部(12#0-12#5)的程序狀態(tài)來產(chǎn)生用來把除n條存儲線中的與第一存儲線不同的第二存儲線之外的(n-1)條存儲線中的一條存儲線驅(qū)動為非選擇狀態(tài)的信號的第二譯碼電路，選擇控制電路進(jìn)一步包含在第一存儲線不良的情況下用第二譯碼電路的輸出使第一存儲線非激活而在第二存儲線不良的情況下用第一譯碼電路的輸出使第二存儲線非激活的電路。
按照上述的半導(dǎo)體存儲裝置，僅用為了指定置換的存儲線(字線或位線)所必要的數(shù)的熔斷器就能夠進(jìn)行置換補救。結(jié)果，能夠?qū)崿F(xiàn)芯片面積的縮小化。
圖1是本發(fā)明的實施例1的半導(dǎo)體存儲裝置1000的整體結(jié)構(gòu)的概要框圖。
圖2是本發(fā)明的實施例1的置換程序電路1的結(jié)構(gòu)圖。
圖3是本發(fā)明的實施例1的置換程序電路10的結(jié)構(gòu)圖。
圖4是使用了熔斷器的程序電路的結(jié)構(gòu)電路圖。
圖5是為說明本發(fā)明的實施例1的行選擇控制電路53用的電路圖。
圖6是本發(fā)明的實施例2的半導(dǎo)體存儲裝置的主要部分的結(jié)構(gòu)圖。
圖7是表示本發(fā)明的實施例2的比較部40的結(jié)構(gòu)的一例的圖。
圖8A、8B是本發(fā)明的實施例2的比較器的結(jié)構(gòu)電路圖。
圖9是本發(fā)明的實施例2的行選擇電路66的結(jié)構(gòu)的一例的電路圖。
圖10是表示現(xiàn)有的半導(dǎo)體存儲裝置的結(jié)構(gòu)的一例的圖。
圖11是表示現(xiàn)有的半導(dǎo)體存儲裝置的結(jié)構(gòu)的另一例的圖。
以下一邊參照附圖一邊詳細(xì)地說明本發(fā)明的實施例。圖中，對相同或相當(dāng)?shù)牟糠謽?biāo)注同樣的標(biāo)號，不重復(fù)其說明。用圖1來說明本發(fā)明實施例1的半導(dǎo)體存儲裝置1000。如圖1所示，半導(dǎo)體存儲裝置1000具備有接受外部控制信號來產(chǎn)生對應(yīng)的內(nèi)部控制信號的控制器50、根據(jù)控制器50的控制來取入地址的地址緩沖存儲器51、置換程序部52、用來選擇驅(qū)動對應(yīng)的字線的行選擇控制電路53、包含多個存儲單元的存儲單元陣列54、包含用來置換不良存儲單元的冗余存儲單元的冗余存儲單元陣列55和對地址緩沖存儲器51的輸出ad<0∶5>進(jìn)行譯碼的列譯碼器56。
置換程序部52包含圖2所示的置換程序電路1和圖3所示的置換程序電路10置換程序電路1、10分別包含為了對不良地址進(jìn)行編程所必要的數(shù)的熔斷器。用置換程序電路1、10來進(jìn)行2條冗余字線的置換。
圖2所示的置換程序電路1包含程序電路2#0～2#5以及邏輯電路3#0～3#63。如圖4所示，程序電路2#0～2#5的各個程序電路由倒相器110和111、PMOS晶體管112、電容元件113和114以及熔斷器115構(gòu)成。電容元件114被連接在接受電源電壓的電源節(jié)點與節(jié)點N1之間，熔斷器115被連接在接受接地電壓的接地電源節(jié)點與節(jié)點N1之間。倒相器110連接在節(jié)點N2與節(jié)點N1之間，使節(jié)點N1的信號翻轉(zhuǎn)。晶體管112連接在接受電源電壓的電源節(jié)點與節(jié)點N1之間，門電路與節(jié)點N2連接。電容元件113被連接在接受接地電壓的接地電源節(jié)點與節(jié)點N2之間。倒相器111連接在節(jié)點N2與輸出節(jié)點N3之間，使節(jié)點N2的信號翻轉(zhuǎn)。
對應(yīng)于表示不良存儲單元的地址，用激光器切斷熔斷器。在被切斷的情況下，從輸出節(jié)點N3輸出H電平的信號，此外的情況下，從輸出節(jié)點N3輸出L電平的信號。
參照圖2，程序電路2#0～2#5分別輸出信號e0～e5。邏輯電路3#0～3#62包含AND電路4A、4B和4C。邏輯電路3#0～3#62包含AND電路4A、4B和4C。邏輯電路3#63包含AND電路4A、4B和NAND電路6。
邏輯電路3#0～3#63的各個邏輯電路接受信號e0或把信號e0翻轉(zhuǎn)了的信號/e0、信號e1或把信號e1翻轉(zhuǎn)了的信號/e1、信號e2或把信號e2翻轉(zhuǎn)了的信號/e2、信號e3或把信號e3翻轉(zhuǎn)了的信號/e3、信號e4或把信號e4翻轉(zhuǎn)了的信號/e4、信號e5或把信號e5翻轉(zhuǎn)了的信號/e5。
邏輯電路的各個邏輯電路接受互不相同的組合的信號。更具體地說，邏輯電路3#0接受信號e0、e1、e2、e3、e4、e5，邏輯電路3#63接受信號/e0、/e1、/e2、/e3、/e4、/e5。從邏輯電路3#0～3#63分別輸出信號b0～b63，一旦由程序電路2#0～2#5的某一個使熔斷器切斷，信號b63就成為H電平。
圖3所示的置換程序電路10包含程序電路12#0～12#5和邏輯電路13#0～13#63。程序電路12#0～12#5的各個為圖4所示的結(jié)構(gòu)，對應(yīng)于表示不良存儲單元的地址，切斷熔斷器。程序電路12#0～12#5輸出信號f0～f5。邏輯電路13#1～13#63包含AND電路4A、4B和4C。邏輯電路13#0包含AND電路4A和4B，還包含NAND電路6。
邏輯電路13#0～13#63的各個邏輯電路接受信號f0或把信號f0翻轉(zhuǎn)了的信號/f0、信號f1或把信號f1翻轉(zhuǎn)了的信號/f1、信號f2或把信號f2翻轉(zhuǎn)了的信號/f2、信號f3或把信號f3翻轉(zhuǎn)了的信號/f3、信號f4或把信號f4翻轉(zhuǎn)了的信號/f4、信號f5或把信號f5翻轉(zhuǎn)了的信號/f5。
邏輯電路的各個邏輯電路接受互不相同的組合的信號。更具體地說，邏輯電路13#63接受信號f0、f1、f2、f3、f4、f5，邏輯電路13#0接受信號/f0、/f1、/f2、/f3、/f4、/f5。
由邏輯電路13#0～13#63分別輸出信號c0～c63。一旦在程序電路12#0～12#5的某一個中熔斷器被切斷，信號c0就成為H電平。
使用信號b63作為表示是否使用冗余存儲單元的信號，使用信號b0～b62來使64處電址中的對應(yīng)于63處地址的字線非激活化(補救)。使用信號c63對于剩余的1處地址進(jìn)行非激活化。
同樣，使用信號c0作為表示是否使用冗余存儲單元的信號，使用信號c1～c63來使64處地址中的對應(yīng)于63處地址的字線非激活化(補救)。使用信號b0對于剩余的1處地址進(jìn)行非激活化。
接下來用圖5來說明行選擇控制電路53。圖5中，表示行選擇控制電路53與存儲單元陣列54和冗余存儲單元陣列55的關(guān)系。
圖中，標(biāo)號m0～m63表示存儲單元，w0～w63表示對應(yīng)于行配置的字線，bit表示對應(yīng)于列配置的位線。另外，標(biāo)號r0、r1表示能夠與存儲單元置換的冗余存儲單元，sw0、sw1表示能夠與字線置換的冗余字線。
位線bit與存儲單元m0～m63和冗余存儲單元r0、r1相連接，傳送從存儲單元m0～m63和冗余存儲單元r0、r1讀出的數(shù)據(jù)，或者傳送用來寫入到其中的數(shù)據(jù)。字線w0～w63與存儲單元m0～m63有連接關(guān)系，把選擇信號送給對應(yīng)的存儲單元。冗余字線sw0、sw1與冗余存儲單元r0、r1有連接關(guān)系，把選擇信號送給對應(yīng)的冗余存儲單元。
行選擇控制電路53包含比較器20#0和20#1以及AND電路19#0和19#1。比較器20#0比較信號e0～e5與地址信號ad<0∶5>，在信號e0～e5與地址信號ad<0∶5>的對應(yīng)關(guān)系一致的情況下，輸出H電平的信號，此外的情況下，輸出L電平的信號。AND電路19#0接受比較器20#0的輸出和信號b63，激活冗余字線sw0。信號b63控制冗余存儲單元r0的選擇。
比較器20#1比較信號f0～f5與地址信號ad<0∶5>，在信號f0～f5與地址信號ad<0∶5>的對應(yīng)關(guān)系一致的情況下，輸出H電平的信號，此外的情況下，輸出L電平的信號。AND電路19#1接受比較器20#1的輸出和信號c0，激活冗余字線sw1。信號c0控制冗余存儲單元r1的選擇。
行選擇控制電路53還包含OR電路15#1～15#62和16#1～16#62、NAND電路17#0～17#63和AND電路18#0～18#63。
對于字線w1～w62，分別配置OR電路15#1～15#62和OR電路16#1～16#62、NAND電路17#1～17#62和AND電路18#1～18#62。
對于字線w0，配置NAND電路17#0和AND電路18#0。對于字線w63，配置NAND電路17#63和AND電路18#63。
OR電路15#1～15#62分別接受信號b1～b62和信號c1～c62,OR電路16#1～16#62接受信號c0和b63。
NAND電路17#1～17#62分別接受OR電路15#1～15#62的輸出和OR電路16#1～16#62的輸出。NAND電路17#0接受信號b0和信號b63。NAND電路17#63接受信號c0和信號c63。NAND電路17#0～17#63分別輸出列地址非選擇信號s0～s63。
AND電路18#0～18#63分別接受列地址非選擇信號s0～s63和譯碼信號a0～a63。列譯碼器56對地址信號ad<0∶5>進(jìn)行譯碼來得到譯碼信號a0～a63。字線w0～w63分別根據(jù)AND電路18#0～18#63的輸出被激活。
這里，來說明本發(fā)明的實施例1的半導(dǎo)體存儲裝置1000的動作。首先，對存儲單元m0～m63實施測試，在確認(rèn)無缺欠的情況下，程序電路2#0～2#5和12#0～12#5的熔斷器都不用激光切斷。從程序電路2#0～2#5和12#0～12#5輸出L電平信號e0～e5、f0～f5。
這種情況下，信號b63和c0成為表示不進(jìn)行置換的值(L電平)，AND電路19#0和19#1輸出L電平的信號。因此，冗余字線sw0、sw1不被激活。與此不同，NAND電路17#0～17#63輸出H電平的信號。因此，根據(jù)譯碼信號a0～a63來激活對應(yīng)的字線。
然后，來說明對存儲單元m0～m63實施測試，并且在存儲單元m0和ml中存在缺欠的情況。根據(jù)缺欠存儲單元m0的地址，用激光切斷程序電路2#0～2#5的全部熔斷器。根據(jù)缺欠存儲單元ml的地址，用激光切斷程序電路12#0的熔斷器。
信號b0和信號c1成為H電平，信號b63和信號c0成為表示進(jìn)行置換的值(H電平)，其他信號成為L電平。
這種情況下，OR電路15#1～15#62中的OR電路15#1輸出H電平的信號，OR電路15#2～15#62輸出L電平的信號。NAND電路17#0和17#1分別輸出的地址非選擇信號始終為L電平，NAND電路17#2～17#63輸出的地址非選擇信號成為H電平。
因此，即使輸入了用來選擇存儲單元m0或m1的地址信號(即使譯碼信號a0或a1是H電平)，字線w0、w1也不被激活。
另一方面，一旦輸入了用來選擇存儲單元m2～m63的地址信號(譯碼信號a2～a62都成為H電平時)，對應(yīng)的字線w2～w63就被激活。
與此不同，一旦輸入了用來選擇存儲單元m0的地址信號ad<0∶5>，比較器20#0就輸出H電平信號。這樣，冗余字線sw0就被激活。結(jié)果，取代存儲單元m0，而存取冗余存儲單元r0。
一旦輸入了用來選擇存儲單元m1的地址信號ad<0∶5>，比較器20#1就輸出H電平的信號。這樣，冗余字線sw1就被激活。結(jié)果，取代存儲單元m1，而存取冗余存儲單元r1。
這樣，按照本發(fā)明的結(jié)構(gòu)，不具備用來進(jìn)行切換控制的專用熔斷器(置換控制電路)，而利用指定地址的熔斷器的一部分就能夠激活冗余字線來取代連接缺欠存儲單元的字線。因此，減少了熔斷器的數(shù)量，縮小了配置面積。
程序電路2#0～2#5和12#0～12#5的結(jié)構(gòu)并不局限于圖4所示的那種結(jié)構(gòu)，在使用其他結(jié)構(gòu)的情況下也能夠取得同樣的效果。
雖然使用了置換程序電路1、10這兩類電路，但是，用任何一種電路也能夠?qū)崿F(xiàn)同樣的效果。
另外還說明了字線的置換，但是并不限于此，也適用于以位線為單位來進(jìn)行置換的情況。用圖6來說明本發(fā)明的實施例2的半導(dǎo)體存儲裝置。圖6是本發(fā)明的實施例2的半導(dǎo)體存儲裝置的主要部分的結(jié)構(gòu)圖，如圖6所示，本發(fā)明的實施例2的半導(dǎo)體存儲裝置具備置換程序電路1#0～1#3和10#0、比較部40、列譯碼器56、存儲單元陣列64、冗余存儲單元陣列65以及行選擇電路66。
置換程序電路1#0～1#3的結(jié)構(gòu)與圖2所示的置換電路1的結(jié)構(gòu)相同，置換程序電路10#0結(jié)構(gòu)與圖3所示的置換電路10的結(jié)構(gòu)相同。置換程序電路1#0～1#3和10#0的各個包含指定缺欠存儲單元的地址所必要的數(shù)量的熔斷器。
如上所述，對于置換程序電路1#0～1#3，用64路輸出中的一路輸出作為指示是否使用冗余存儲單元的信號。對于用置換程序電路1#0～1#3不能補救的字線，根據(jù)置換程序電路10#0的輸出進(jìn)行補救。用置換程序電路1#0～1#3和10#0來進(jìn)行5條冗余字線的置換補救。
圖中，標(biāo)號w0～w63表示對應(yīng)于行配置的字線，bit0～bit63表示對應(yīng)于列配置的位線。另外，標(biāo)號sw0、sw1、sw2、sw3、sw4、sw5表示能夠與字線置換的冗余字線。位線分別與存儲單元和冗余存儲單元相連接。
包含在置換程序電路1#0內(nèi)的程序電路2#0～2#5輸出信號z0#0～z0#5，包含在置換程序電路1#1內(nèi)的程序電路2#0～2#5輸出信號z1#0～z1#5，包含在置換程序電路1#2內(nèi)的程序電路2#0～2#5輸出信號z2#0～z2#5，包含在置換程序電路1#3內(nèi)的程序電路2#0～2#5輸出信號z3#0～z3#5，包含在置換程序電路10#0內(nèi)的程序電路12#0～12#5輸出信號z4#0～z4#5。
包含在置換程序電路1#0內(nèi)的邏輯電路3#0～3#63輸出信號y0#0～y0#63，包含在置換程序電路1#1內(nèi)的邏輯電路3#0～3#63輸出信號y1#0～y1#63，包含在置換程序電路1#2內(nèi)的邏輯電路3#0～3#63輸出信號y2#0～y2#63，包含在置換程序電路1#3內(nèi)的邏輯電路3#0～3#63輸出信號y3#0～y3#63，包含在置換程序電路10#0內(nèi)的邏輯電路13#0～13#63輸出信號y4#0～y4#63。
信號y0#63、y1#63、y2#63、y3#63、y4#0被用作表示是否使用冗余存儲單元的信號。在進(jìn)行置換的情況下，這些信號成為H電平，其他情況下，成為L電平。
如圖7所示，比較部40包含比較器70#0～70#4和AND電路72#0～72#4。比較器70#0～70#4的結(jié)構(gòu)與比較器20#0相同。比較器70#0～70#4分別輸出允許信號ENABL0～ENABL4。
把比較器的結(jié)構(gòu)的一例表示于圖8A、圖8B上。比較器包含圖8A所示的EXNOR單元70和圖8B所示的AND電路74。
EXNOR單元70包含EXNOR電路770#0～770#5。EXNOR電路770#k(k=0、1、…、5)接受地址信號ad(k)和程序電路的輸出(例如Z0#k、Z1#k、…)，并輸出信號B(1K)。AND電路74計算出信號B<0∶5>的各位B(0)～B(5)的邏輯積，輸出允許信號(例如允許信號ENABL0)。
參照圖7，比較器70#0比較地址信號ad<0∶5>與信號z0#0～z0#5。比較器70#1比較地址信號ad<0∶5>與信號z1#0～z1#5。比較器70#2比較地址信號ad<0∶5>與信號z2#0～z2#5。比較器70#3比較地址信號ad<0∶5>與信號z3#0～z3#5。比較器70#4比較地址信號ad<0∶5>與信號z4#0～z4#5。
AND電路72#0根據(jù)比較器70#0的輸出和信號y0#63激活冗余字線sw0。AND電路72#1根據(jù)比較器70#1的輸出和信號y1#63激活冗余字線sw1。AND電路72#2根據(jù)比較器70#2的輸出和信號y2#63激活冗余字線sw2。AND電路72#3根據(jù)比較器70#3的輸出和信號y3#63激活冗余字線sw3。AND電路72#4根據(jù)比較器70#4的輸出和信號y4#0激活冗余字線sw4。
圖6所示的行選擇電路66根據(jù)從列譯碼器56接受的譯碼信號a0～a63、信號y0#0～y0#63、信號y1#0～y1#63、信號y2#0～y2#63、信號y3#0～y3#63、信號y4#0～y4#63激活字線w0～w63。
把行選擇電路66的具體結(jié)構(gòu)的一例表示于圖9上。圖9中，OR電路22計算出信號y0#63～y3#63的邏輯和，OR電路23計算出信號y0#0～y3#0的邏輯和，OR電路24#1、…、24#62分別計算出信號y0#1～y3#1、…、y0#62～y3#62的邏輯和。
NAND電路17#0接受OR電路22的輸出和OR電路23的輸出，NAND電路17#63接受信號y4#0和信號y4#63。另外，OR電路15#1～OR電路15#62各自接受OR電路24#1～24#62的輸出和信號y4#1～y4#62。OR電路16#1～OR電路16#62各自接受信號y4#0和OR電路22的輸出。
這樣，在使用多條冗余字線的情況下，包含補救部位不同的兩個地址程序用的電路(置換程序電路1、10)，所以能夠以小的配置面積來補救全部存儲單元。
這次所公開的實施例在所有方面做了示例，但是應(yīng)該認(rèn)為這并不是限定的方案。本發(fā)明的范圍不是上述的實施例的說明，而是由權(quán)利要求的范圍來表示，而且包含與權(quán)利要求的范圍均等的含義和范圍內(nèi)的全部的變化。
權(quán)利要求
1．一種半導(dǎo)體存儲裝置，其特征在于，具備包含配置為行列狀的多個存儲單元(m0-m63)和把數(shù)據(jù)存儲在所述多個存儲單元(m0-m63)或用來讀出所存儲的數(shù)據(jù)的多條存儲線的正常存儲單元陣列(54、56)；包含多個冗余存儲單元(r0、r1)和為把各條冗余存儲線與所述多條存儲線中的不良存儲線進(jìn)行置換而設(shè)置來把數(shù)據(jù)存儲在對應(yīng)的冗余存儲單元或用來讀出所存儲的數(shù)據(jù)的多條冗余存儲線(sw0-sw4)的冗余存儲單元陣列(55、65)；以及包含多個程序部(2#0-2#5、12#0-12#5)的置換程序部(52)，所述多個程序部(2#0-2#5、12#0-12#5)還分別具備具有為對所述不良存儲線的地址進(jìn)行編程所必要的規(guī)定數(shù)熔斷器(115)并根據(jù)所述多個程序部(2#0-2#5、12#0-12#5)的程序狀態(tài)來進(jìn)行置換的選擇控制電路(53)。
2．根據(jù)權(quán)利要求1的半導(dǎo)體存儲裝置，其特征在于所述置換程序部(52)包含對應(yīng)于所述多個程序部(2#0-2#5、12#0-12#5)分別設(shè)置的多個邏輯電路(3#63、13#0)，在所述規(guī)定數(shù)的熔斷器中的至少一個熔斷器被切斷時，所述多個邏輯電路(3#63、13#0)分別輸出規(guī)定電平的選擇信號，所述選擇控制電路(53)包含對應(yīng)于所述多個程序部(2#0-2#5、12#0-12#5)的各個設(shè)置的多個控制電路(19#0、19#1)，所述多個控制電路(19#0、19#1)的各個控制電路響應(yīng)于從對應(yīng)的邏輯電路接受的所述規(guī)定電平的選擇信號，使對應(yīng)的冗余存儲線激活。
3．根據(jù)權(quán)利要求2的半導(dǎo)體存儲裝置，其特征在于所述多條存儲線包含n(所述n是2以上的整數(shù))條存儲線，所述多條冗余存儲線包含第一冗余存儲線(sw0)和第二冗余存儲線(sw1)，所述多個程序部(2#0-2#5、12#0-12#5)包含對應(yīng)于所述第一冗余存儲線(sw0)而設(shè)置的第一程序部(2#0-2#5)和對應(yīng)于所述第二冗余存儲線(sw1)而設(shè)置的第二程序部(12#0-12#5)，所述置換程序部(52)進(jìn)一步包含根據(jù)所述第一程序部(2#0-2#5)的程序狀態(tài)來產(chǎn)生用來把除所述n條存儲線中的第一存儲線之外的(n-1)條存儲線中的一條存儲線驅(qū)動為非選擇狀態(tài)的信號的第一譯碼電路(3#0-3#62)和根據(jù)所述第二程序部(12#0-12#5)的程序狀態(tài)來產(chǎn)生用來把除所述n條存儲線中的與所述第一存儲線不同的第二存儲線之外的(n-1)條存儲線中的一條存儲線驅(qū)動為非選擇狀態(tài)的信號的第二譯碼電路(13#1-13#63)，所述選擇控制電路(53)進(jìn)一步包含在所述第一存儲線不良的情況下用所述第二譯碼電路的輸出使所述第一存儲線非激活、而在所述第二存儲線不良的情況下用所述第一譯碼電路的輸出使所述第二存儲線非激活的電路(15#1-15#62、16#1-16#62、17#0-17#62、18#0-186#62)。
全文摘要
提供一種僅用對缺陷地址進(jìn)行編程的熔斷器就能夠進(jìn)行置換補救的半導(dǎo)體存儲裝置。半導(dǎo)體存儲裝置具備置換程序電路1、10。置換程序電路1包含對缺陷地址進(jìn)行編程的程序電路2#0～2#5。置換程序電路10包含對缺陷地址進(jìn)行編程的程序電路12#0～12#5。使用置換程序電路1的輸出b0～b63中的信號b63和置換程序電路10的輸出c0～c63中的信號c0作為指示是否進(jìn)行置換的信號。不能用置換程序電路1補救的字線用信號c63來補救,不能用置換程序電路10補救的字線用信號b0來補救。
文檔編號G11C29/00GK1310449SQ00137190
公開日2001年8月29日 申請日期2000年11月30日 優(yōu)先權(quán)日1999年12月8日
發(fā)明者真野龍二 申請人:三菱電機株式會社