專利名稱：具有含有一個(gè)鐵電存儲(chǔ)器晶體管的存儲(chǔ)單元的集成存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有這樣存儲(chǔ)單元的集成存儲(chǔ)器，該存儲(chǔ)單元各具有一個(gè)鐵電存儲(chǔ)器晶體管。
在US 5,541,871 A中描述了一個(gè)鐵電半導(dǎo)體存儲(chǔ)器，其存儲(chǔ)單元包括各一個(gè)鐵電存儲(chǔ)器晶體管。鐵電晶體管具有一個(gè)鐵電的柵極介質(zhì)。通過在晶體管的控制電極上施加一個(gè)電壓脈沖調(diào)整鐵電物質(zhì)的極化方向，并且因此調(diào)整晶體管的臨界電壓。在晶體管的一個(gè)預(yù)先確定的漏極-源極電壓的情況下依賴于晶體管的臨界電壓得出不同的漏極電流。
對(duì)于存儲(chǔ)器晶體管的讀出在US 5,541,871 A中在晶體管上設(shè)置一個(gè)預(yù)先確定的漏極-源極電壓，并且晶體管柵極達(dá)到一個(gè)電位，通過該電位使晶體管導(dǎo)通。接著獲得調(diào)整的源極-漏極電壓。如果探測(cè)到一個(gè)較低的漏極電流，則涉及晶體管柵電極的鐵電介質(zhì)的第一極化狀態(tài)。如果探測(cè)到一個(gè)較大的漏極電流，則涉及鐵電物質(zhì)的第二極化狀態(tài)。通過這種方式區(qū)分二個(gè)不同的晶體管存儲(chǔ)的邏輯狀態(tài)。
在US 5,541,871 A中矩陣狀地布置通過鐵電存儲(chǔ)器晶體管形成的存儲(chǔ)單元。其源極終端與在第一方向上分布的平行源極線連接。其漏極終端與在垂直于第一方向的第二方向上分布的、平行漏極線連接。其柵極或者控制電極與在第二方向上分布的控制線連接，該控制線起字線的作用。由于源極線和漏極線彼此垂直分布，這是必須的，源極線和漏極線在存儲(chǔ)器的不同布線平面中至少分布在其交叉的范圍內(nèi)，以便避免短接。這些線與其連接的晶體管的漏極終端和源極終端布置在存儲(chǔ)器的一個(gè)基片中，并且因此布置在一個(gè)公共的布線平面內(nèi)。
本發(fā)明基于這個(gè)任務(wù)，給出一個(gè)具有這樣存儲(chǔ)單元的集成存儲(chǔ)器，其具有各一個(gè)鐵電存儲(chǔ)器晶體管，與上述的技術(shù)情況相比簡(jiǎn)化了其生產(chǎn)。
以根據(jù)權(quán)利要求1的集成存儲(chǔ)器解決了這個(gè)任務(wù)。本發(fā)明的發(fā)展和改進(jìn)是從屬權(quán)利要求的目標(biāo)。
根據(jù)本發(fā)明的集成存儲(chǔ)器具有在第一方向上分布的字線以及在垂直于第一方向的第二方向上分布的位線和控制線。每個(gè)存儲(chǔ)器晶體管的可控制的區(qū)間分別使位線中的一個(gè)與控制線中的一個(gè)連接。每個(gè)存儲(chǔ)器晶體管的控制電極與字線中的一個(gè)連接。
由于位線和控制線分布在相同的方向上，并且因此彼此平行布置，所以二者可以布置在集成存儲(chǔ)器的一個(gè)公共的布線平面內(nèi)。由于可控制區(qū)間的終端(在MOS晶體管的情況下是漏極區(qū)域/源極區(qū)域)通常也是布置在一個(gè)公共的布線平面內(nèi)，例如布置在集成存儲(chǔ)器的基片中。所以在根據(jù)本發(fā)明的集成存儲(chǔ)器中，字線和控制線布置在相同的布線平面內(nèi)，以及晶體管的可控制區(qū)間。因此得出存儲(chǔ)器的位置節(jié)省的、簡(jiǎn)化的結(jié)構(gòu)。為了在位線或者控制線與晶體管的必須控制區(qū)間的附屬終端之間建立連接，層間連接是不必的，該層間連接使存儲(chǔ)器的不同布線平面彼此連接。此外通過平行布置位線和控制線得出存儲(chǔ)單元矩陣的一個(gè)非常有規(guī)則的布置。
通過在存儲(chǔ)器晶體管中的一個(gè)晶體管的可控制區(qū)間施加一個(gè)預(yù)先確定的電壓，并且激活與該晶體管連接的字線，實(shí)施集成存儲(chǔ)器的工作。接著獲得產(chǎn)生的、在相關(guān)控制線和附屬位線之間流過的電流。
根據(jù)本發(fā)明的一個(gè)改進(jìn)，控制線中的一個(gè)分別布置在位線的每二個(gè)之間，控制線與這些位線分別經(jīng)過多個(gè)存儲(chǔ)器晶體管的可控制區(qū)間連接。這使存儲(chǔ)器的十分緊密的結(jié)構(gòu)成為可能。在這種情況下可以實(shí)現(xiàn)存儲(chǔ)器晶體管中的一個(gè)晶體管的讀出，通過在控制線中的一個(gè)和二個(gè)附屬位線之間施加一個(gè)預(yù)先確定的電壓，激活字線中的一個(gè)，因此選出與這個(gè)字線和相關(guān)控制線連接的存儲(chǔ)器晶體管中的二個(gè)晶體管，獲得經(jīng)過這二個(gè)晶體管的各自電流。
根據(jù)本發(fā)明的一個(gè)改進(jìn)，平行于位線和控制線布置存儲(chǔ)器晶體管的可控制區(qū)間，也就是說其分布在第二方向上。此外與這個(gè)位線連接的這個(gè)存儲(chǔ)器晶體管分別具有公共的源極-漏極區(qū)域。因此進(jìn)一步降低集成存儲(chǔ)器的位置需求。通過平行布置位線和控制線可以在第二方向上使任意數(shù)目的相鄰存儲(chǔ)器晶體管的可控制區(qū)間彼此連接。
根據(jù)本發(fā)明的一個(gè)改進(jìn)，為了檢測(cè)當(dāng)讀存取期間在控制線和位線之間流經(jīng)存儲(chǔ)器晶體管的電流，集成存儲(chǔ)器具有電流檢測(cè)單元，其與位線中的各一個(gè)相連。由此，通過這種方式給每個(gè)位線分配一個(gè)電流檢測(cè)單元，當(dāng)在位線中的每一個(gè)上讀存取時(shí)可以分別讀出存儲(chǔ)單元的一個(gè)。
根據(jù)本發(fā)明的一個(gè)改進(jìn)，集成存儲(chǔ)器具有至少二個(gè)多工器和二個(gè)電流檢測(cè)單元。經(jīng)過其存儲(chǔ)器晶體管與二個(gè)不同控制線連接的位線中的二個(gè)經(jīng)過第一多工器與第一電流檢測(cè)單元連接。經(jīng)過其存儲(chǔ)器晶體管象第一個(gè)二個(gè)位線一樣與相同的二個(gè)控制線連接的位線中的二個(gè)另外的位線經(jīng)過第二多工器與第二電流檢測(cè)單元連接。多工器有二個(gè)運(yùn)行狀態(tài)，在這二個(gè)狀態(tài)中多工器分別使與其連接的位線與各自的電流檢測(cè)單元連接。
在這個(gè)改進(jìn)中也把一個(gè)公共的電流檢測(cè)單元分配給二個(gè)位線。在讀存取時(shí)經(jīng)過多工器實(shí)現(xiàn)一個(gè)選出，其應(yīng)當(dāng)分別通過電流檢測(cè)單元求值這二個(gè)位線。因此可以降低電流檢測(cè)單元的數(shù)目。
下面闡述在圖中描述的本發(fā)明的實(shí)施例。圖示

圖1根據(jù)本發(fā)明存儲(chǔ)器的第一實(shí)施例，在該例中把一個(gè)位線分別分配給一個(gè)控制線，圖2一個(gè)第二實(shí)施例，在該例中分別把二個(gè)位線分配給一個(gè)控制線，圖3一個(gè)實(shí)施例，在該例中給每個(gè)位線分配一個(gè)電流檢測(cè)單元，和圖4一個(gè)實(shí)施例，在該例中分別給二個(gè)位線分配一個(gè)公共的電流檢測(cè)單元。
在圖1中描述的集成存儲(chǔ)器具有彼此平行布置的字線WLi以及與其垂直布置的位線BLi和控制線Ci。交替布置位線和控制線，并且彼此具有有規(guī)則的間隔。在字線WLi、位線BLi和控制線的Ci的交叉點(diǎn)中間以鐵電存儲(chǔ)器晶體管T的形式布置存儲(chǔ)單元。晶體管使附屬位線BLi與附屬控制線Ci經(jīng)過其可控制的區(qū)間連接。存儲(chǔ)器晶體管T的柵極引線與附屬字線WLi連接。雖然在圖1中僅僅指出了四個(gè)字線WLi以及各二個(gè)位線BLi和控制線Ci，該存儲(chǔ)器實(shí)際上具有大得多數(shù)量的這些線，因此得出總共大得多的存儲(chǔ)單元域。
鐵電存儲(chǔ)器晶體管T具有一個(gè)鐵電的柵極介質(zhì)，其通過在與其連接的字線WLi上的電壓脈沖可以接受二個(gè)不同的極化狀態(tài)。通過這種方式存儲(chǔ)二個(gè)不同的邏輯信息。通過測(cè)量在讀存取期間在存儲(chǔ)單元上流經(jīng)晶體管T的溝道區(qū)間的電流實(shí)現(xiàn)信息的求值。
在圖1的存儲(chǔ)器中，控制線Ci的每一個(gè)與電位發(fā)生器1的輸出端連接，該電位發(fā)生器在對(duì)存儲(chǔ)單元讀存取時(shí)提供一個(gè)恒定的讀電位VDD。正如在圖1中表明的，代替分離的電位發(fā)生器1為每個(gè)控制線Ci預(yù)先規(guī)定一個(gè)公共的電位發(fā)生器10，其輸出電位被供給所有控制線Ci。
在圖1中每個(gè)位線BLi與一個(gè)電流檢測(cè)單元2連接。這些電流檢測(cè)單元例如可以具有一個(gè)歐姆電阻，在這個(gè)電阻上下降了與流過該電阻的電流成正比的電壓，其作為電流的標(biāo)準(zhǔn)被供應(yīng)用于求值。
如下實(shí)現(xiàn)對(duì)在圖1中描述的存儲(chǔ)器的讀存取在讀存取之前，字線WLi、位線BLi和控制線Ci處于一個(gè)較低的電位、例如地。也就是說沒有激活電位發(fā)生器1。為了開始讀存取激活電位發(fā)生器1，并且在控制線Ci上產(chǎn)生讀電位VDD，其與集成存儲(chǔ)器的高供電電位一致。接著經(jīng)過一個(gè)沒有描述的字線譯碼器尋址字線中一個(gè)，并且該字線從低電平變?yōu)楦唠娖?。由此與這個(gè)字線WLi連接的存儲(chǔ)器晶體管T導(dǎo)通。通過在控制線Ci上存在的讀電壓VDD漏極電流流經(jīng)所選擇的存儲(chǔ)器晶體管T，該漏極電流經(jīng)過附屬位線BLi流到各自的電流檢測(cè)單元2。在電位發(fā)生器1的輸出端和各自的電流檢測(cè)單元2之間存在一個(gè)正電壓。
按是否在存儲(chǔ)器晶體管T中存儲(chǔ)一個(gè)邏輯0或一個(gè)邏輯1，其鐵電柵極介質(zhì)具有不同的極化。由此得出適合于二個(gè)不同邏輯狀態(tài)的不同起始電壓。不同的起始電壓在分別激活字線時(shí)引起存儲(chǔ)器晶體管T的不同的導(dǎo)電性。如果涉及存儲(chǔ)的邏輯1，則出現(xiàn)的漏極電流大于涉及存儲(chǔ)邏輯0的電流。在極端情況下在讀出邏輯0時(shí)根本沒有漏極電流流經(jīng)各自的存儲(chǔ)器晶體管，也就是說其值為零。這是這種情況，如果由于柵極介質(zhì)的附屬極化狀態(tài)一般地提高了存儲(chǔ)器晶體管T的起始電壓，則由于在附屬字線WLi上的電位不超過該起始電壓。
圖2指出了根據(jù)本發(fā)明的集成存儲(chǔ)器的第二實(shí)施例。在這個(gè)實(shí)施例中分別給控制線Ci中的一個(gè)字線分配位線BLi中的二個(gè)位線。
在圖2中僅僅描述了這些通過一個(gè)共同附屬的控制線和二個(gè)位線形成的三元組中一個(gè)。另外同樣的組在上面和下面連接在在圖2中描述的組上。
在圖2中控制線Ci還與電位發(fā)生器1的輸出端連接。二個(gè)位線BL0、BL1與各一個(gè)電流檢測(cè)單元2連接?？刂凭€C0與二個(gè)位線BLi分別經(jīng)過多個(gè)存儲(chǔ)器晶體管T連接。對(duì)此存儲(chǔ)器晶體管T的可控制區(qū)間平行于位線BLi和控制線Ci布置。各相鄰的存儲(chǔ)器晶體管T具有一個(gè)公共的源極區(qū)/漏極區(qū)。
在讀存取時(shí)電位發(fā)生器1把控制線C0轉(zhuǎn)到一個(gè)高電位VDD上。此外，字線WLi中的一個(gè)轉(zhuǎn)到一個(gè)高電位，因此選擇與這個(gè)字線連接的存儲(chǔ)器晶體管T。經(jīng)過這些存儲(chǔ)器晶體管T漏極電流分別從該控制線C0流到二個(gè)位線BLi中每一個(gè)。漏極電流的大小還依賴于在存儲(chǔ)器晶體管T中存儲(chǔ)的邏輯狀態(tài)。通過電流檢測(cè)單元2再度實(shí)現(xiàn)各自漏極電流的求值。
圖3指出了在圖2中描述的存儲(chǔ)器的較大部分，在該部分中由于層次清楚的原因沒有存儲(chǔ)器晶體管地僅僅描述了位線BLi、控制線Ci和字線WLi。描述了在圖2中描述形式的各二個(gè)位線BLi和一個(gè)控制線Ci的二個(gè)相鄰組。根據(jù)圖3經(jīng)過二個(gè)控制線Ci和四個(gè)位線BLi同時(shí)總共選出四個(gè)存儲(chǔ)單元，這是通過把其存儲(chǔ)器晶體管的漏極電流供給四個(gè)電流檢測(cè)單元2實(shí)現(xiàn)的。
圖4指出了在圖3中描述的實(shí)施例的一個(gè)變種。關(guān)于圖3的區(qū)別在于，電流檢測(cè)單元對(duì)位線BLi的分配。在圖4中把一個(gè)電流檢測(cè)單元21、22分別分配給位線中的二個(gè)。借助于多工器Mux1、Mux2實(shí)現(xiàn)這個(gè)分配，二個(gè)位線經(jīng)過多工器與附屬的電流檢測(cè)單元21、22連接。在圖4中位線BL0和BL2經(jīng)過第一多工器Mux1與第一電流檢測(cè)單元21連接，位線BL1和BL3經(jīng)過第二多工器Mux2與第二電流檢測(cè)單元22連接。
在讀存取時(shí)通過激活字線WLi中一個(gè)雖然還同時(shí)選擇四個(gè)字線。可是多工器Muxi的每一個(gè)僅僅使二個(gè)與其連接的位線中的一個(gè)位線與附屬的電流檢測(cè)單元21、22連接。
供給多工器列地址CADR，依賴于該列地址多工器使與其連接的位線BLi中的一個(gè)位線與電流檢測(cè)單元21、22連接。在本實(shí)施例中，二個(gè)多工器例如在請(qǐng)求第一列地址CADR時(shí)位線BL0和BL1與二個(gè)電流檢測(cè)單元21、22連接。在請(qǐng)求第二列地址時(shí)多工器使位線BL2和BL3與電流檢測(cè)單元連接。通過這種方式，雖然與在根據(jù)圖3的實(shí)施例相比同時(shí)從存儲(chǔ)器中讀出較少的存儲(chǔ)信息?？墒沁@不是缺點(diǎn)，在一般情況下通常總歸限制外部終端的數(shù)目。作為與圖3相比的優(yōu)點(diǎn)，根據(jù)圖4的存儲(chǔ)器具有較低數(shù)目的電流檢測(cè)單元21、22。
在圖4的實(shí)施例中，位線BLi中的二個(gè)位線分別經(jīng)過一個(gè)多工器Muxi被分配給一個(gè)電流檢測(cè)單元21、22。另一個(gè)實(shí)施例也是可能的，在該實(shí)施例中供給每個(gè)多工器Muxi任意數(shù)目的位線BLi。
權(quán)利要求
1.集成存儲(chǔ)器，—具有存儲(chǔ)單元，該存儲(chǔ)單元具有各一個(gè)鐵電存儲(chǔ)器晶體管(T)，其控制電極包含一個(gè)鐵電層，該層至少可以接受二個(gè)不同的極化狀態(tài)，—具有字線(WLi)，其主要分布在第一方向上，—具有位線(BLi)，其主要分布在垂直于第一方向的第二方向上，—具有控制線(Ci)，—在該存儲(chǔ)器中每個(gè)存儲(chǔ)器晶體管(T)的可控制區(qū)間使位線(BLi)中的一個(gè)與控制線(Ci)中的一個(gè)連接—在該存儲(chǔ)器中每個(gè)存儲(chǔ)器晶體管(T)的控制電極與字線(WLi)中的一個(gè)連接，并且—在該存儲(chǔ)器中控制線(Ci)主要分布在第二方向上，其特征在于，—控制線(Ci)中的一個(gè)分別布置在位線(BLi)中的每二個(gè)位線之間，控制線分別經(jīng)過多個(gè)存儲(chǔ)器晶體管(T)的可控制區(qū)間與位線連接，—平行于位線(BLi)和控制線(Ci)布置存儲(chǔ)器晶體管(T)的可控制區(qū)間，并且—與相同位線(BLi)連接的存儲(chǔ)器晶體管(T)分別具有公共的源極區(qū)/漏極區(qū)。
2.按照權(quán)利要求1的集成存儲(chǔ)器，其特征在于，與位線(BLi)中的各一個(gè)位線連接的電流檢測(cè)單元(2)用于檢測(cè)在讀存取期間在控制線(Ci)和位線(BLi)之間流經(jīng)存儲(chǔ)器晶體管(T)的電流。
3.按照權(quán)利要求1的集成存儲(chǔ)器，其特征在于，二個(gè)多工器(Muxi)和二個(gè)電流檢測(cè)單元(21、22)，其中—經(jīng)過其存儲(chǔ)器晶體管(T)與二個(gè)不同控制線(Ci)連接的位線(BLi)中的二個(gè)位線經(jīng)過第一多工器(Mux1)與第一電流檢測(cè)單元(21)連接，—經(jīng)過其存儲(chǔ)器晶體管(T)象第一個(gè)二個(gè)位線一樣與這二個(gè)控制線(Ci)連接的位線(BLi)中另外二個(gè)的位線經(jīng)過第二多工器(Mux2)與第二電流檢測(cè)單元(22)連接，并且—多工器有二個(gè)工作狀態(tài)，在這二個(gè)工作狀態(tài)中多工器分別使與其連接的位線(BLi)中一個(gè)與各自的電流檢測(cè)單元(21、22)連接。
4.按照權(quán)利要求1或2的集成存儲(chǔ)器，具有與位線(BLi)中的各一個(gè)位線連接的電流檢測(cè)單元(2)，用于檢測(cè)在讀存取期間在控制線(Ci)和位線(BLi)之間流經(jīng)存儲(chǔ)器晶體管(T)的電流。
5.按照權(quán)利要求2的集成存儲(chǔ)器，—具有二個(gè)多工器(Muxi)和二個(gè)電流檢測(cè)單元(21、22)，—在該存儲(chǔ)器中經(jīng)過其存儲(chǔ)器晶體管(T)與二個(gè)不同控制線(Ci)連接的位線(BLi)中的二個(gè)位線經(jīng)過第一多工器(Mux1)與第一電流檢測(cè)單元(21)連接，—在該存儲(chǔ)器中經(jīng)過其存儲(chǔ)器晶體管(T)象第一個(gè)二個(gè)位線一樣與這二個(gè)控制線(Ci)連接的位線(BLi)中另外二個(gè)的位線經(jīng)過第二多工器(Mux2)與第二電流檢測(cè)單元(22)連接，—并且其多工器有二個(gè)工作狀態(tài)，在這二個(gè)工作狀態(tài)中多工器分別使與其連接的位線(BLi)中一個(gè)與各自的電流檢測(cè)單元(21、22)連接。
全文摘要
集成存儲(chǔ)器的存儲(chǔ)單元具有各一個(gè)鐵電存儲(chǔ)器晶體管(T)。位線(BLi)和控制線(Ci)垂直與字線(WLi)分布。每個(gè)存儲(chǔ)器晶體管(T)的可控制區(qū)間使位線(BLi)中一個(gè)與控制線(Ci)中一個(gè)連接。每個(gè)存儲(chǔ)器晶體管(T)的控制電極與字線(WLi)中一個(gè)連接。
文檔編號(hào)G11C11/22GK1345449SQ00805493
公開日2002年4月17日 申請(qǐng)日期2000年3月24日 優(yōu)先權(quán)日1999年3月25日
發(fā)明者H·赫尼格施米德, M·烏爾曼 申請(qǐng)人:因芬尼昂技術(shù)股份公司