專利名稱：非易失存儲器的制作方法
背景技術：
本發(fā)明一般涉及到非易失存儲器，確切地說是涉及到電可擦非易失存儲器。
非易失存儲器單元由于即使在存儲器電源被關斷時也保持其記錄的信息而具有優(yōu)點。有幾種不同的非易失存儲器，包括可擦可編程只讀存儲器(EPROM)、電可擦可編程只讀存儲器(EEPROM)、以及快速EEPROM存儲器。通過曝光，EPROM可被擦除，但借助于在浮柵上進行溝道熱電子注入而可電編程。常規(guī)的EEPROM具有相同的編程功能，但代替光可擦除，還能夠借助于電子隧穿而被擦除和編程。于是，可以在這些存儲器中存儲信息，在電源被關斷時保持信息，且若有需要，則可以用適當?shù)募夹g進行擦除以便重新編程?？焖貳EPROM可以被成塊地擦除，通常使其讀出存取時間優(yōu)于常規(guī)的EEPROM。
目前，快速存儲器得到了廣泛的普及。例如，快速存儲器常常被用來提供希望儲存需要快速更新的編碼的微控制器、調(diào)制解調(diào)器、和SMART電纜等的單片存儲器。
雖然快速存儲器與EEPROM關系密切，但在許多情況下，快速存儲器由于其單元尺寸更小意味著能夠更經(jīng)濟地制造而被優(yōu)選。然而，快速存儲器與EEPROM常常具有非常相似的單元特征。
非易失存儲器單元在某些方面不同于在稱為邏輯器件的例如以存儲器單元工作的微控制器之類的電子元件中大量使用的晶體管。邏輯器件由采用單個柵電極的晶體管組成。非易失存儲器通常包括二個柵電極，即通常所知的彼此疊層的控制柵電極和浮置柵電極。由于這一結構差別，故可以用不同的工藝來制作非易失存儲器和邏輯器件。這可能明顯地增加工藝復雜性和制造成本。
特別是對于EEPROM，單元的電編程通常要求對單元施加明顯的電位。這些電位引起電子從N+區(qū)隧穿到浮柵上。額外的復雜性可能來自于需要對存儲器單元提供比正常晶體管工作所需明顯更高的電壓。
雖然工業(yè)界已經(jīng)逐漸接受邏輯和非易失存儲器對分立工藝技術的要求，而且工業(yè)界人士也已經(jīng)逐漸承認為了對快速EEPROM進行編程而需要大電流，但對電可擦除又可編程而無需特別工藝技術或相對較高的編程電壓和較高的電流的非易失存儲器，可能存在明顯的需求。
而且，采用常規(guī)的快速EEPROM，單元的電編程通常要求對單元施加大電流。這一電子流的很小部分從漏耗盡區(qū)被注入到浮柵上。這意味著這種器件的注入效率低(例如1×10-9)。對大電流的要求，由于工作于低電壓下的大電流源的設計而增加了額外的復雜性。
優(yōu)選實施例的描述參照附圖，其中相似的參考號被用于幾個圖中的相似的零件，

圖1所示的存儲器單元10包括讀出晶體管12和選擇晶體管14。這一結構被有利地制作在電隔離的浮柵22位于其上的半導體層上。
對于各個單元10a-10d，選擇晶體管14的源13被源節(jié)點56控制。選擇晶體管11的柵被節(jié)點51控制。讀出晶體管12的控制柵27被控制節(jié)點57控制。讀出晶體管12的漏16被連接到漏節(jié)點55。
圖2所示的用來實現(xiàn)單元10的布局，包括控制柵27。控制柵27延伸跨越被讀出晶體管12的漏16和選擇晶體管14的源13包圍的有源區(qū)18.選擇柵11還平行于控制柵27延伸于其下，將控制柵27和區(qū)域15a的邊沿包圍起來?？刂茤?7可以不自對準于選擇柵11和讀出柵12。浮柵22還位于有源區(qū)18上方的控制柵27下方的隔離區(qū)中。
圖2示出了漏16可以包括連接到漏擴散區(qū)16的接觸55。源節(jié)點56也可以由接觸形成。
圖3示出了讀出晶體管12和選擇晶體管14的關系。浮柵22組成具有漏16和源13的晶體管部分。同樣，選擇柵11組成源13和漏16之間的晶體管的其它部分。讀出晶體管12包括溝道25a，而選擇晶體管14包括溝道24。控制柵組成其溝道為15a的電容器的平板。選擇柵14、浮柵22、和控制柵27，構成具有源13和漏16的晶體管的柵。
在所示的實施例中，溝道25a和24是P型半導體材料，并且是部分P阱28。P阱28又被制作在N阱29中。最后，N阱29被制作在P型襯底38中。如70所示，P阱28可以被偏置，如72所示，N阱29也可以被偏置。
制作電容器50，其中控制柵27覆蓋選擇柵11與浮柵22之間的襯底區(qū)15a。它控制著區(qū)域15a的耗盡/反轉，以便產(chǎn)生讀出晶體管12形成的耗盡/反轉區(qū)25的擴展。它在編程和讀出操作過程中起作用。在讀出操作中，電容器50借助于形成反轉區(qū)而橋接讀出晶體管溝道和選擇晶體管溝道。當在區(qū)域15a下方形成反轉區(qū)時，讀出晶體管12和選擇晶體管14被連接。
浮柵22借助于其與溝道25a的相互作用而構成隧穿電容器33。隧穿氧化物30將浮柵22分隔于溝道25a。同樣，作為耦合電容器32一部分的極間介電氧化物40，將浮柵22分隔于控制柵27。最后，控制柵27被氧化物51分隔于區(qū)域15a。同樣，選擇晶體管14包括厚度可以與隧道氧化物30相同的柵氧化物52。
控制柵27重疊在選擇柵11上，是為了工藝方便。同樣，控制柵27被示為覆蓋著漏16，但這也僅僅是為了工藝方便?？刂茤?7不必自對準于讀出晶體管或選擇晶體管。
單元10可以被描述為采用編程用的高效率襯底熱電子注入和擦除用的Fowler-Nordheim隧穿的快速EEPROM。在T.H.Ning、C.M.Osburn和H.W.Yu發(fā)表在J.Appl.Phys.，vol.48，p.286，(1977)上的題為“從硅到二氧化硅的熱電子發(fā)射幾率”的論文；Boaz Eitan、James L.McCreary、Daniel Amrany、Joseph Shappir發(fā)表在IEEETransactions on Electron Devices，Vol.ED-31，No.1，p.934(July1984)上的題為“襯底熱電子注入EPROM”的論文；I.C.Chen、C.Kaya和J.Paterson發(fā)表在IEDM(1989)，p.263上的題為“帶間隧穿引起的襯底熱電子(BBISHE)注入非易失存儲器器件的一種新的編程機制”的論文；以及C.Y.Hu、D.L.Kenche、S.K.Benerjee發(fā)表在IEDM(1995)，p.283上的題為“襯底電流引起的熱電子(SCIHE)注入一種快速存儲器的新的逐次近似方案”的論文中，充分描述了襯底熱電子注入的過程.這些文章在此處都被列為參考。
利用高效率襯底熱電子注入，達到了編程目的。如圖3所示，箭頭60所示的襯底電子，由被選擇晶體管的溝道24和電容器50下方的區(qū)域15a分隔于讀出晶體管12的溝道25a的正向偏置的源13產(chǎn)生。有些襯底電子60通過溝道24下方的區(qū)域擴散到讀出晶體管12下方的溝道區(qū)25a。
對于需要編程的單元，溝道區(qū)25a被偏置成形成耗盡區(qū)25。如15所示，耗盡區(qū)25還由于電容器50的作用而延伸到電容器50下方。當電子到達耗盡區(qū)25時，電子被電場Vcs加速。此電場Vcs是溝道25a的電位(表面反型區(qū)的電位)與P阱28的電位之間的電位差。這些電子中的某些電子獲得了足夠的能量，超過了有效氧化物勢壘高度的電位，被注入到浮柵22上。
對應不需要編程的單元，溝道到P阱的電位小于有效氧化物勢壘高度。此時，電子得不到足以克服勢壘高度的能量，因而不被注入到浮柵22上。
N+摻雜區(qū)13、選擇晶體管14和讀出晶體管溝道25a下方的P區(qū)24、以及電容器50下方的耗盡區(qū)15，構成一個橫向雙極晶體管62。此雙極晶體管62的發(fā)射極(源13)起電荷注入器的作用，將襯底電子從源擴散區(qū)注入到浮柵22下方的被偏置的耗盡區(qū)。利用作為發(fā)射極的擴散區(qū)13和作為基極的溝道24，收集極是被偏置的耗盡區(qū)25(包括區(qū)域15)。由于溝道區(qū)25a在讀出過程中用作讀出晶體管的溝道，且讀出晶體管12下方的被偏置的耗盡區(qū)25在編程過程中用作雙極晶體管62的收集極，故獲得了緊湊的單元布局。
襯底熱電子注入的效率是大量特性的函數(shù)?？紤]耗盡區(qū)25，電子與晶格聲子發(fā)生散射，以一定的電子平均自由程散射通過耗盡區(qū)25。這些電子中的一些散射不大，獲得了足以克服有效勢壘高度的能量，被注入到浮柵22上。有些電子得到的能量小于有效勢壘高度，從而不被注入到浮柵22上。注入效率強烈地依賴于摻雜濃度和溝道到P阱的電位Vcs。
由于單元10位于埋置在N型阱29中的P型阱28中，故在編程過程中，浮柵22通過耦合電容器32，借助于提升控制柵27到Vpp，而被電容性耦合到可能為7-14V的更高的電壓。低漏偏壓下浮柵22得到的這一電壓，大致是控制柵27和P型阱28以及漏16處于地電位時的浮柵電壓加上耦合比乘以控制柵27的電壓的函數(shù)。一階耦合比大致等于電容器32的電容值除以耦合電容器32與隧穿電容器33的電容值之和。
當選擇晶體管14被關斷時，讀出晶體管的漏16的電位能夠被強迫接近電源電位Vcc或更高。由于選擇晶體管14處于關斷狀態(tài)，故節(jié)點51的電位仿照溝道25a的電位。作為溝道區(qū)25a的表面反型區(qū)的電位的溝道25a的電位，被設定如下。當浮柵22的電位(Vfg)是一個讀出晶體管12的高于漏16電位的閾值電壓時，溝道電位與漏電位相同。另一方面，當浮柵22的電位低于漏16電位加上讀出晶體管12的閾值電壓時，溝道電位是浮柵22的電壓與讀出晶體管12的閾值電壓之間的電壓差。
P型阱的電位是施加到P型阱28的電壓70。由于P型阱28被埋置在N型阱29中，且N型阱被設定在大約為Vss或更高的電壓72，故P型阱的電位Vp可忽略，通常是-1到-2V。而且，此電位通常低于有效氧化物勢壘高度，從而避免了任何電位干擾問題。
溝道區(qū)25a與P型阱28的電位(Vp)70之間的電位差，是跨越耗盡區(qū)25的電壓。對于要編程的單元，漏16的電壓被升高到通常接近Vcc或更高。由于等于溝道電位減去P型阱電位70的電壓降，而在讀出晶體管12和電容器50下方的溝道25a和24中形成耗盡區(qū)25。
對于不需要編程的那些單元，漏16的電壓74被設定為0V(Vss)。耗盡區(qū)25上的電壓降于是等于Vp的絕對值，通常小于有效氧化物勢壘高度。
單元10的擦除借助于電子從浮柵22到溝道區(qū)25a和漏擴散區(qū)16的Fowler-Nordheim隧穿而達到。在擦除過程中，控制柵27被強迫到例如-7至-14V的負電壓。至于漏擴散區(qū)16、P型阱28、和N型阱29，它們被偏置到接近Vcc或更高的正電位。Vcc由采用的具體技術來確定。例如，利用本技術，可以是5.0-2.5V。這降低了N+擴散區(qū)16與P型阱28之間的結上的電場。這一降低了的電場防止了捕獲在浮柵22下方的柵氧化物中的熱空穴被加速。
漏16最好不被偏置到比P型阱28的電壓高得使柵感應的漏電流(GIDL)成為問題的程度。利用目前的技術，這意味著漏16的偏壓不能比P型阱28高大約1V。此外，若漏16的偏壓明顯地超過P型阱28的偏壓，則由于橫結電場加速而可以在選擇柵氧化物52中發(fā)生熱空穴捕獲。
由于P型阱28被埋置在N型阱29中，故得到將正電壓施加到P型阱的可能。P型阱的電壓最好等于或小于N型阱的電位，以避免P型阱/N型阱的正向偏置。于是，施加Vcc或高于P型阱、N型阱和漏16的正電壓，能夠消除GIDL引起的熱空穴捕獲，同時使漏16的電壓能夠被提升到Vcc或更高。
跨越電容器33的電壓，是浮柵22的電位與擴散區(qū)16和P型阱28的電位之間的電位差。當此電位差超過8-10V時，就產(chǎn)生足夠的隧穿電流，浮柵22從而能夠在幾毫秒到幾秒的時間內(nèi)被擦除到負電位，依賴于隧穿氧化物30的厚度。
電子隧穿到漏區(qū)16(漏擦除)。隧穿電流依賴于從浮柵22到漏16的電壓。
可以如下完成對單元10的編程狀態(tài)的讀出。借助于強迫控制柵27到例如2.5-5V的正電位，浮柵22被電容性耦合到更高的電位。浮柵22被耦合到電位Vfg，此Vfg能夠被計算為等于控制柵27保持在地電位時的浮柵電位加上控制柵27上的電位乘以耦合比。
漏16的電位在讀出過程中被限制為小于2V的電壓。這是為了避免任何讀出干擾。
對于被選定讀出的單元，選擇柵11被強迫到Vcc，而源被強迫接地。未被選擇的選擇柵11也被強迫接地。
當這些電位被施加到被選定的單元10時，電流流過讀出晶體管12。此電流然后被饋送到電流讀出放大器(未示出)。若浮柵22上的電壓大于讀出晶體管12上的閾值電壓，則或許大于20微安的更高的電流，被探測為導電狀態(tài)。當浮柵的電位小于閾值電壓時，則更小的電流，例如小于1微安的電流流動，從而探測到不導電狀態(tài)。
探測到的導電狀態(tài)可以稱為1狀態(tài)。不導電狀態(tài)可以稱為0狀態(tài)。
處于編程、讀出、和擦除狀態(tài)中的單元的工作的例子，被總結在下表中
Cell OperationErase Program Read(Selected)(Unselected) (Selected)(Unselected) (Seiected) (Unselected)Drain(55)≥Vcc*0 or≥Vcc ≥Vcc*0 or≥Vcc～1.5v*0 or～1.5VSource(56)FloatFloatVsFloat VssVssSelect(51)Vss Vss Vss to Vs Vss to Vs VccVssControl(57) -7to-14V Vss Vpp Vss2 to 5VVssN-well(29)≥Vcc≥VccVcc to VssVcc to Vss VccVccP-well(28)≥Vcc≥VccVbias Vbias VssVss*0 is for unselected column.Vpp＝7 to 14 volts.
Vs是由注入電流水平設定的節(jié)點電壓，從幾十毫微安到幾十微安，依賴于編程的速度要求。通?？赡軓膸资撩氲綆资⒚?。Vbias是P型阱28上的偏壓，可以是Vss或可以被強迫到-1至-2V，以提高注入效率。
在此處列為參考的AddiSon-Wesley于1985年12月出版的L.A.GlaSSer和D.W.Dobberpuhl所著《The Design and Analysis ofVLSI Circuits》第301-329頁，可找到用來產(chǎn)生二種負偏置電位的合適的單片電路，其中一個電位用來偏置控制柵57，而另一個負偏置P型阱28。Vss是外部接地電位。
雖然單元10可以被用作單個元件，但也可以被連接成圖1所示的陣列。在此陣列中，示出了多個單元10、10a、10b、10c、10d。借助于將相同行中的所有單元的源節(jié)點連接成單一的一個節(jié)點56，而形成源節(jié)點13。借助于將相同行中的各個單元的所有控制節(jié)點一起連接成單一的一個節(jié)點57，而形成控制節(jié)點17。借助于將相同行上的所有單元的選擇柵節(jié)點一起連接成單一的一個節(jié)點51，而形成選擇柵節(jié)點11。同樣，借助于將相同列中的各個單元的所有漏節(jié)點一起連接成單一的一個節(jié)點55，而形成漏節(jié)點16。此節(jié)點引向讀出放大器(未示出)。
可以用諸如雙多晶硅、單金屬CMOS工藝的常規(guī)工藝來制作陣列中的各個單元。此處提出的示例性參數(shù)預期著一種Vcc電位為1.8V的0.25μm或更小的特征尺寸。由于此技術允許降低電壓從而特征尺寸更小，故此處的參數(shù)有可能相應縮小。
襯底的原材料通常是P型(100)硅，其電阻率例如為10-20歐姆厘米。P型阱28在所謂三重阱工藝中被埋置在N型阱29中。P型阱28的深度通常為例如4-8μm。摻雜濃度可以為每立方厘米4×1015-1×1016個原子。利用P型阱28對N型阱29進行反摻雜而形成三重阱。
三重阱中元件的制作如下。例如，用典型劑量為每平方厘米1-1.5×1013個原子而能量為160-100Kev的磷31，完成N型阱注入。用通?？梢允?125-1150℃下6-12小時的高溫步驟來驅動N型阱注入劑。然后用P型阱注入劑對N型阱進行反摻雜。P型阱注入劑的典型劑量可以是每平方厘米1.5-2.5×1013個原子而能量為30-180Kev的硼之類的物質11。然后驅動N型阱29和P型阱28，通常是在1125-1150℃下進行6-12小時。這樣就將阱設定為所需的摻雜濃度和深度。
在制作阱之后，進行標準的邏輯場氧化物制作和溝道停止層制作步驟。對場氧化物的厚度和注入劑劑量進行調(diào)整，以便得到7-14V的場閾值，這決定于編程與擦除的Vpp電平和邏輯過程的容量。在這一制作之后，可以執(zhí)行存儲器單元注入。例如，可以通過犧牲氧化物，以每平方厘米1.5-3×1013個原子的劑量在30-50Kev下完成B11注入。于是形成柵氧化物52和隧道氧化物30。例如可以在晶片上生長85-100干氧化物。干氧化物在例如900℃下的氧分壓中生長，隨之以975-1050℃退火。
然后可以制作由多晶硅、硅化物、或金屬組成的浮柵22。若采用多晶硅，則厚度可以是1600，并在870-1000℃下進行POCl3摻雜。極間介質由氧化物-氮化物-氧化物疊層(ONO)組成，其下部氧化物厚度為60-80，氮化物層的上部為90-180，而上部氧化物厚度為30-40?？梢陨L125-200的柵氧化物作為電容器50下方的氧化物。
在確定浮柵和選擇柵之后，N+注入劑被注入到選擇晶體管14的源和讀出晶體管12的漏中。注入劑被阻擋在二個柵之間，使其不進入電容器50的平板下方的區(qū)域，N+注入劑可以是例如60Kev的磷注入劑，劑量為每平方厘米1-3×1014個原子，可以隨之以60Kev的砷，劑量為每平方厘米2.5-4.5×1015個原子。還可以用輕摻雜漏(LDD)技術制作源和漏。
然后，若有需要，可以淀積控制柵的多晶硅(poly 2)并對其進行硅化。用標準技術對柵進行圖形化和確定?？刂茤挪蛔詫视谧x出柵和選擇柵。
完成這些電容器和晶體管結構之后，所有的后續(xù)接觸和互連層工藝都遵循標準的邏輯后部工藝。
現(xiàn)參照圖4，在淀積形成控制柵27的材料之前，可以形成注入?yún)^(qū)76。圖4中示為“I”的注入，采用選擇柵11和浮柵22作為注入掩模，用例如可以由光抗蝕劑組成的掩模78進行補充。以這種方式，注入劑形成其濃度可以剪裁的注入?yún)^(qū)76。注入劑可以采用例如銻，由于銻在后續(xù)高溫處理中不明顯地移動。作為變通，也可以采用砷。
參照圖5，在與源13和漏16一起制作控制柵27之后，注入劑76被激活以成為區(qū)域80。區(qū)域80改變了控制柵27的閾值電壓。于是，借助于改變例如注入劑的劑量和能量從而改變區(qū)域80的濃度，可以如愿調(diào)節(jié)閾值電壓。這使閾值電壓能夠改變。
如果不用區(qū)域80，則由于閾值電壓是選擇柵11和浮柵22的氧化物厚度的函數(shù)而難以剪裁閾值電壓。因為控制柵與襯底之間的氧化物51的厚度，故控制柵的閾值電壓可以比較高，不存在注入劑76。低電流驅動和高閾值電壓可以來自于控制柵與襯底之間的比較厚的氧化物。在希望低電源和/或高單元電流的某些應用中，低電流驅動使器件更不可取。而且，在某些情況下，可能希望改變單元電流以滿足不同的速度要求。
區(qū)域80的電阻率可以改變，例如從大約100000歐姆改變到100歐姆。借助于考慮選擇柵晶體管和浮柵晶體管的溝道電阻，此電阻率范圍能夠容易地轉換成擦除狀態(tài)中單元電流范圍的至少一個數(shù)量級。于是，此單元能夠被調(diào)整到該電流范圍內(nèi)的任何電流。例如，根據(jù)本發(fā)明的一個實施例，電流的高端可以是高速應用的目標，而單元電流的低端可以適合于較低速度的應用。
借助于改變注入劑I的劑量來降低閾值電壓，可能對襯底熱電子注入效率有不利的影響。于是，在本發(fā)明的某些實施例中，希望借助于提高注入劑I的劑量來降低閾值電壓而不對注入效率有明顯的不利影響。利用能量為30-35Kev、劑量為每平方厘米小于2×1012個原子的砷作為注入劑，可以做到這一點。這些參數(shù)可以得到0.5V范圍內(nèi)的閾值電壓，其注入效率良好。
若劑量超過每平方厘米2×1012個原子，則閾值電壓下降。在某些實施例中，閾值電壓可以低達0V，形成耗盡晶體管。然而，在2×1012以上的劑量下，電子注入可能不適當。但在這種情況下，可以用圖3中箭頭80所示的垂直注入來補充襯底熱電子效率。借助于將P型阱28相對于N型阱29正向偏置，可以產(chǎn)生垂直注入。從P型阱底部注入的電子，被浮柵或漏收集。
雖然在上述描述中提供了大量的參數(shù)，但本技術領域熟練人員將承認這些參數(shù)僅僅是為了說明的目的。例如，借助于將摻雜的結的導電類型和偏壓極性反轉過來，可以實現(xiàn)采用襯底熱空穴注入的單元結構。所附權利要求被用來覆蓋本發(fā)明構思與范圍內(nèi)的所有修正和改變。
權利要求
1.一種制作存儲器單元的方法，它包含制作彼此分隔開的第一柵和第二柵；用所述第一和第二柵作為注入掩模；以及在所述柵之間形成注入?yún)^(qū)而不明顯地降低襯底熱電子效率。
2.權利要求1的方法，還包括采用砷作為注入劑物質。
3.權利要求1的方法，包括采用小于每平方厘米2×1012個原子的注入劑量。
4.權利要求1的方法，包括剪裁所述注入劑，以便得到約為0.5V的閾值電壓。
5.權利要求1的方法，包括采用約為30Kev的注入能量。
6.權利要求5的方法，包括將襯底熱電子饋送到所述讀出晶體管，用來對所述單元進行編程。
7.權利要求6的方法，包括使所述襯底電子注入到所述第二柵上。
8.權利要求7的方法，包括使所述襯底電子從所述第一柵下方的第一層移動，以便注入到所述第二柵上。
9.權利要求8的方法，包括產(chǎn)生所述第二柵下方的耗盡區(qū)。
10.權利要求1的方法，還包括提供電子源，用來垂直注入到所述單元中。
11.一種存儲器單元，它包含具有柵的選擇晶體管；具有浮柵的讀出晶體管；以及用所述浮柵和所述選擇晶體管柵作為掩模制作在所述晶體管之間的注入?yún)^(qū)。
12.權利要求11的存儲器單元，其中所述讀出晶體管是快速存儲器。
13.權利要求12的存儲器單元，其中所述快速存儲器可以用襯底熱載流子注入方法編程。
14.權利要求13的存儲器單元，其中所述區(qū)域用劑量小于每平方厘米2×1012個原子的物質注入。
15.權利要求14的存儲器單元，其中所述注入?yún)^(qū)由砷組成。
16.權利要求14的存儲器單元，其中所述注入?yún)^(qū)是閾值電壓約為0.5V的晶體管的溝道。
17.權利要求16的存儲器單元，包括與所述讀出晶體管橫向分隔開的襯底電子源。
18.權利要求11的存儲器單元，包括用來供應電子，以便利用電子在所述浮柵上的襯底熱電子注入而對所述浮柵進行編程的雙極晶體管，所述雙極晶體管排列成其收集極也是所述讀出晶體管溝道下方的被偏置的耗盡區(qū)。
19.權利要求17的存儲器單元，其中所述選擇晶體管包括源，且此源使所述選擇晶體管成為所述雙極晶體管的發(fā)射極。
20.權利要求11的存儲器單元，其中所述讀出晶體管包括延伸在所述選擇晶體管上的所述柵以及所述讀出晶體管的浮柵上的控制柵。
21.權利要求18的存儲器單元，其中所述控制柵構成鄰近于所述讀出晶體管的電容器。
22.權利要求11的存儲器單元，其中用載流子的垂直注入來對所述讀出晶體管的柵進行編程。
全文摘要
一種可高度按比例縮小的非易失存儲器單元(10),它包括制作在三重阱(28)中的存儲器單元。選擇晶體管(14)可以具有也用作橫向雙極晶體管(62)的發(fā)射極的源(56)。橫向雙極晶體管(62)用作電荷注入器。電荷注入器提供電子,用來在浮柵(22)上進行電子的襯底熱電子注入,以便編程。借助于在所述讀出晶體管的源(13)與溝道(25a)之間的襯底上制作電容器(50)作為控制柵(27)的延伸部分,單元的耗盡/反轉區(qū)可以被延伸。
文檔編號G11C16/04GK1345466SQ00805606
公開日2002年4月17日 申請日期2000年2月25日 優(yōu)先權日1999年3月26日
發(fā)明者D·K·劉, 王鼎華 申請人:硅芯片公司