專利名稱：雙位溝槽式柵極非揮發(fā)性快閃存儲單元及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種雙位溝槽式柵極非揮發(fā)性快閃存儲單元及其操作方法(Non-Volatile Memory)，尤指一種具有雙位溝槽式柵極的閃存(FlashMemory)及其操作方法。
由于閃存具有電性可擦寫資料的非揮發(fā)性存儲器功能，所以普遍被使用在如便攜式電腦或通訊設(shè)備等信息電子產(chǎn)品中。而一般閃存存儲單元結(jié)構(gòu)又可根據(jù)其柵極形狀不同略分為堆疊柵極型(tacked gate type)或分離柵極型(split gate type)兩大結(jié)構(gòu)。
不管是何種結(jié)構(gòu)都是將存儲單元(memory cell)以適合本身操作方式的陣列(Array)排列，并多用來儲存單一位的資料。在這陣列中的每一個存儲單元都是在N型或P型的硅基體中形成源極(source)與漏極(drain)，然后在源極與漏極區(qū)域之間形成薄穿隧介電層(tunneling dielectriclayer)，并且在絕緣層上形成浮動閘(floating gate)，用來儲存電荷，以及形成用來控制資料存取的控制閘，在浮動閘與控制閘之間有介電層隔離。此種存儲器陣列操作需要場氧化層或溝槽式絕緣層來分離存儲單元；且為了提高閃存程序化寫入、和擦除資料的效率，需要較大面積的單位存儲器細(xì)胞才能得到高電容耦合比，故其單位存儲單元的面積將過于龐大，而無法有效提高其存儲單元的布置積集密度。
為此，有另外一種存儲單元，如美國專利第6011725號，以一種可電擦除且可編程只讀存儲器(Electrically Erasable Programmable ROM；EEPROM)的非揮發(fā)性存儲器為例，如

圖1所示，此具有雙位結(jié)構(gòu)的存儲單元在一半導(dǎo)體基體1中形成有一源極12及一漏極14，并在二者間的基體10內(nèi)形成一通道16，在該基體10表面上依序形成有氧化層(SiliconDioxide)18、捕捉層(例如氮化硅)20、氧化層22，及一設(shè)在該氧化層22表面的柵極24。此存儲單元以熱電子射入的方式在通道16中進(jìn)行編程寫入。以右位為例，源極12接地，提供電壓給柵極24和漏極14時，電子被充分加速提升能量而射入靠近漏極14的氮化硅層20的區(qū)域，來完成寫入動作；需要讀取時，則提供一足夠大電壓給柵極24和源極12，亦即此存儲單元需以寫入的反方向來進(jìn)行讀取。
上述利用電荷陷入捕捉層的非揮發(fā)性存儲器雖具有雙位的作用，但其在讀取同一存儲單元的左右不同位時，讀取方向必須要與原程過方向相反操作才可完成讀取，換言之，如圖1所示，欲讀取程式化方向在右位的漏極14時，左側(cè)源極12將會成為漏極；而讀取程式化方向在左位的源極12時，右側(cè)漏極14又會成為漏極；此種源極、漏極交換的讀取方式造成周邊線路的復(fù)雜度增高及其面積的增大；就是說上述存儲器雖然具有單存儲單元雙位的高密度結(jié)構(gòu)，但其在存儲單元陣列中所縮小的面積將會轉(zhuǎn)嫁到周邊線路設(shè)計上。
本發(fā)明的主要目的在于提供一種雙位快閃存儲單元，其是利用溝槽式柵極及垂直式的氧化層、捕捉層與氧化層的三明治結(jié)構(gòu)，使同一存儲單元在讀取左右不同位時，存儲單元的漏極和源極固定不變，使得周邊線路設(shè)計較為簡單。
本發(fā)明的次要目的在于提供一種雙位快閃存儲單元，其采用的溝槽式柵極結(jié)構(gòu)有效地縮減存儲單元所占的平面面積，并使其單存儲單元雙位的存儲特性符合高存儲密度應(yīng)用的要求。
本發(fā)明的目的是通過如下技術(shù)方案來實現(xiàn)的一種雙位溝槽式柵極非揮發(fā)性快閃存儲單元，它包括一半導(dǎo)體基體；一在半導(dǎo)體基體的表面、作為一源極的第一離子摻雜區(qū)；在第一離子摻雜區(qū)上間隔設(shè)置有溝槽及第二離子摻雜區(qū)，該溝槽包含一柵極以及包圍該柵極的絕緣介電層；一疊設(shè)在第二離子摻雜區(qū)上的漏極；一覆蓋在溝槽上方的絕緣層；一位于漏極上并連接各漏極的、且由絕緣層將其與溝槽分隔的導(dǎo)電層。
所述的半導(dǎo)體基體為P型半導(dǎo)體材質(zhì)及N型半導(dǎo)體材質(zhì)。
所述的第一離子摻雜區(qū)域及漏極摻雜有第一同型的離子，半導(dǎo)體基體及第二離子摻雜區(qū)摻雜有第二同型的離子，該第一同型的離子與第二同型的離子相異。
所述的絕緣介電層包含包含有氧化層、捕捉層及氧化層。
所述的絕緣介電層為接受并留住被射入其電洞的電荷的儲存區(qū)域。
所述的絕緣層的兩側(cè)分別設(shè)有一間隔壁。
一種雙位溝槽式柵極非揮發(fā)性快閃存儲單元的操作方法，該快閃存儲單元為在一P型半導(dǎo)體基體上設(shè)有一源極、漏極及一溝槽式柵極，在該溝槽式柵極二側(cè)各形成一摻雜區(qū)域，并在該源極、漏極與柵極上分別施加一源極線電壓、位線電壓與字線電壓；該操作方法包括一編程過程，字線電壓為一負(fù)電壓，位線電壓為一正電壓，源極線電壓則為接地狀態(tài)，且溝槽式柵極二側(cè)的摻雜區(qū)域的外加電壓分別為一負(fù)電壓與接地狀態(tài)；一擦除過程，字線電壓為一正電壓，位線電壓為浮接狀態(tài)，源極線電壓為接地狀態(tài)，且溝槽式柵極二側(cè)的摻雜區(qū)域分別為負(fù)電壓與接地狀態(tài)；一讀取過程，字線電壓為一正電壓，位線電壓為接地狀態(tài)，源極線電壓低于字線電壓的正電壓，且溝槽式柵極二側(cè)的摻雜區(qū)域分別為負(fù)電壓與接地狀態(tài)。
在擦除過程中，位線電壓為一接地狀態(tài)。
在編程過程中，當(dāng)字線電壓為一正電壓，位線電壓低于字線電壓的正電壓，源極線電壓為接地狀態(tài)，且溝槽式柵極二側(cè)的摻雜區(qū)域分別為負(fù)電壓與接地狀態(tài)；則在擦除過程時，該字線電壓為一負(fù)電壓，該位線電壓為一正電壓，該源極線電壓則為接地狀態(tài)，且該溝槽式柵極二側(cè)的摻雜區(qū)域的外加電壓分別為一負(fù)電壓與接地狀態(tài)。
一種雙位溝槽式柵極非揮發(fā)性快閃存儲單元的操作方法，該快閃存儲單元為在一N型半導(dǎo)體基體上設(shè)有一源極、漏極及一溝槽式柵極，并在該溝槽式柵極二側(cè)各形成一摻雜區(qū)域，在該源極、漏極與柵極上分別加一源極線電壓、位線電壓與字線電壓；其特征在于該操作方法包括一編程過程，該字線電壓為一正電壓，該位線電壓為一負(fù)電壓，該源極線電壓則為接地狀態(tài)，且該溝槽式柵極二側(cè)的摻雜區(qū)域的外加電壓分別為正電壓與接地狀態(tài)；一擦除過程，該字線電壓為一負(fù)電壓，該位線電壓為浮接狀態(tài)，該源極線電壓為接地狀態(tài)，且該溝槽式柵極二側(cè)的摻雜區(qū)域分別為正電壓與接地狀態(tài)；一讀取過程，該字線電壓為一負(fù)電壓，該位線電壓為接地狀態(tài)，該源極線電壓低于該字線電壓的負(fù)電壓，且該溝槽式柵極二側(cè)的摻雜區(qū)域分別為正電壓與接地狀態(tài)。
在擦除過程中，該位線電壓為一接地狀態(tài)。
在編程過程中，當(dāng)該字線電壓為一負(fù)電壓，該位線電壓低于該字線電壓的負(fù)電壓，該源極線電壓為接地狀態(tài)，且該溝槽式柵極二側(cè)的摻雜區(qū)域分別為正電壓與接地狀態(tài)；則在擦除過程中，該字線電壓為一正電壓，該位線電壓為一負(fù)電壓，該源極線電壓為接地狀態(tài)，且該溝槽式柵極二側(cè)的摻雜區(qū)域的外加電壓分別為正電壓與接地狀態(tài)。
根據(jù)本發(fā)明，快閃存儲單元是在一基體上植入N型井，N型井上間隔排列有P型井及溝槽結(jié)構(gòu)，溝槽結(jié)構(gòu)的下方形成一作為源極的N型摻雜區(qū)，P型井的上則為漏極，并有一導(dǎo)電層將各漏極連接起來，且溝槽結(jié)構(gòu)是由柵極及包圍它的氧化層、捕捉層及氧化層所構(gòu)成，其上方設(shè)有一絕緣層，在溝槽結(jié)構(gòu)兩側(cè)的捕捉層形成了左右位。并利用此存儲單元結(jié)構(gòu)對左右位進(jìn)行讀取、編程及擦除。
本發(fā)明在同一快閃存儲單元讀取左右不同位時，存儲單元的漏極和源極固定不變，使得周邊線路簡單，有效地解決了現(xiàn)有的在讀取左右位時的讀取方向必須反向、導(dǎo)致周邊線路更加復(fù)雜及增加面積的缺點。另外，本發(fā)明的雙位快閃存儲單元陣列中不需要場氧化層或溝槽式絕緣層，具有制作簡單、密度高以及面積小的特點。
本發(fā)明的主要特點在于利用溝槽式柵極與絕緣介電層的結(jié)構(gòu)，使單一快閃存儲單元具有雙位的作用，以便在快閃存儲單元的左右位的同一位置進(jìn)行編程或擦除。
下面結(jié)合附圖及實施例對本發(fā)明作進(jìn)一步的詳細(xì)說明。
圖1為現(xiàn)有的可編程只讀存儲器的結(jié)構(gòu)示意圖。
圖2為本發(fā)明存儲單元的結(jié)構(gòu)示意圖。
圖3為本發(fā)明的單一存儲單元的實施例示意圖。
圖4為本發(fā)明的左右位讀取過程的實施例示意圖。
圖5為本發(fā)明的左右位讀取過程的實施例示意圖。
圖6為本發(fā)明的左位編程過程及擦除過程的實施例示意圖。
圖7為本發(fā)明的左位編程過程及擦除過程的實施例示意圖。
圖8為本發(fā)明的左位擦除過程的另一實施例示意圖。
一種快閃存儲單元如圖2所示，在一P型半導(dǎo)體基體30內(nèi)以離子植入法形成第一離子摻雜區(qū)，其為一N型井32，并將其作為源極；并在N型井32的表面上平行間隔設(shè)有溝槽結(jié)構(gòu)34與第二離子摻雜區(qū)，此第二離子摻雜區(qū)為一P型井36，并在P型井36上形成一N型離子摻雜的漏極38，該溝槽結(jié)構(gòu)34由一柵極40及包圍該柵極40的介電絕緣層所組成，此介電絕緣層包含一氧化層42、一捕捉層(通常為氮化硅)44及一氧化層46(oxide-Nitride-oxide film，簡稱ONO層)；另有一導(dǎo)電層48，如高摻雜的多晶硅，將各漏極38連接起來，且導(dǎo)電層48與溝槽結(jié)構(gòu)34之間用一絕緣層50分隔，使導(dǎo)電層48與溝槽結(jié)構(gòu)34彼此的電位不受影響。該P(yáng)型井36互相間用溝槽結(jié)構(gòu)34及N型井32來分隔，使P型井36彼此間為不導(dǎo)通狀態(tài)。
其中，上述的絕緣介電層內(nèi)的捕捉層44為接受并留住被射入該絕緣介電層的電子或電洞的電荷儲存區(qū)域。
如圖3所示，單快閃存儲單元在一P型基體30上植入N型井32，N型井32上為平行排列的第一P型井52、溝槽結(jié)構(gòu)34與第二P型井54，溝槽結(jié)構(gòu)34的下方為降低電阻值并作為源極的N型摻雜區(qū)56，P型井52、54上則為另一N型摻雜的漏極38，并有一導(dǎo)電層48將各漏極38連接起來，漏極38上方的導(dǎo)電層48兩旁為溝槽結(jié)構(gòu)34的間隔壁(spacer)58，用來間隔溝槽結(jié)構(gòu)34與導(dǎo)電層48；溝槽結(jié)構(gòu)34也是由柵極40及包圍它的氧化層42、捕捉層44及氧化層46所構(gòu)成，其上方設(shè)有一絕緣層50。在溝槽結(jié)構(gòu)34兩側(cè)的捕捉層44形成供電荷儲存用的左位(Left Bit)60及右位(Right Bit)62，使該快閃存儲單元具有雙位結(jié)構(gòu)。
以下將詳述與本發(fā)明雙位快閃存儲單元相對應(yīng)的操作方法，其利用圖4所示的存儲單元結(jié)構(gòu)來進(jìn)行操作，在該快閃存儲單元的源極、漏極及柵極上分別施加一源極線電壓(Vs)、位線電壓(VBL)與字線電壓(VWL)，并在柵極兩側(cè)的第一P型井及第二P型井分別施以第一P型井電壓(VPW1)及第二P型井電壓(VPW2)，以便進(jìn)行存儲單元的讀取編程及擦除工作。
在此雙位快閃存儲單元64的一讀取(read)過程中，如圖4所示，對柵極加一正電壓(例如1～3V)的字線電壓VWL，該位線電壓VBL＝0，源極線電壓VS是一相對低于該字線電壓的正電壓，其為1～2V；此時，若讀取快閃存儲單元的左位，如圖4所示，第一P型井電壓保持接地狀態(tài)(VWP1＝0)，第二P型井被加一負(fù)電壓，利用基極效應(yīng)(body effect)確保右側(cè)位通道為不導(dǎo)通狀態(tài)，其大小約為-1.5～-3V；反之，若欲讀取右位時，如圖5所示，第一P型井電壓VPW1被加-1.5～-3V的負(fù)電壓，第二P型井電壓VWP2＝0。以由此完成對此快閃存儲器64的左、右位的讀取。
在此雙位快閃存儲單元64的一編程(program)過程時，如圖6所示，以左位的編程為例，對位線電壓VBL加一正電壓，大小為1-4V之間，例如2.5V，源極線電壓則為接地狀態(tài)(VS＝0)，并對第一P型井加一足夠大的負(fù)電壓，例如-2.5V，以使其與漏極產(chǎn)生足夠大的帶間穿遂(Band-to-bandtunneling，BTBT)電流，并利用一負(fù)的字線電壓，例如VWL＝-8V，以此使感應(yīng)熱電洞的隧穿穿過該絕緣層42，進(jìn)而使電洞捕陷(trapped)在該捕捉層44的左位52電荷儲存區(qū)域內(nèi)，以儲存編程狀態(tài)后的電荷狀況，達(dá)到編程寫入的目的。此時的右位，則因為將第二P型井接地VPW2＝0，使其與漏極不會有足夠多的帶間穿遂，因而右位不會有編程寫入的情形。
在此雙位存儲單元64的左位的一擦除(erase)過程中，如圖7所示，該位線電壓VBL為一懸浮狀態(tài)(VBL＝Float)，并將該源極線電壓Vs設(shè)為0V，柵極字線電壓VWL為一足夠大的正電壓，例如7V，如此，元件的通道形成，并將源極VS的0V經(jīng)由通道傳送到電壓為懸浮態(tài)的漏極，且第一P型井電壓VPW1為一個足夠大的負(fù)電壓，例如-5V，利用這足夠大的負(fù)電壓，與漏極以及通道的0V電壓，在通道區(qū)域產(chǎn)生帶間穿遂，其部分的熱電子便會由字線電壓VWL的足夠大的垂直電場吸引，穿越氧化層42能障，到達(dá)捕捉層44，進(jìn)而使電子捕陷在該捕捉層44的左位52電荷儲存區(qū)域內(nèi)且與上述編程相同位置的地方，以補(bǔ)償電荷儲存區(qū)域內(nèi)的電洞。而右位部分則因第二P型井電壓VWP2＝0，就不會有上述擦除情況產(chǎn)生。
如圖8所示，在上述的擦除過程中，該位線電壓VBL也可加一小正電壓，其為1.5V～3.5V，柵極字線電壓VWL為一足夠大的正電壓，例如7V，如此，元件的通道形成，電子由源極經(jīng)由通道流到漏極，并經(jīng)由位線電壓VBL的加速產(chǎn)生熱電子，與一般的通道熱電子注入(Channel Hot Electroninjection)不同的是，此操作所施加的位線電壓VBL并不大到足以使通道熱電子有足夠能量越過氧化層42的能障，必須由第一P型井施加一負(fù)電壓VPW1＝-2～-3.5V，產(chǎn)生第二熱電子注入(Channel initiatedSecondary Electron injection)來完成擦除。
上述編程及擦除過程，是用左位為例來說明的，而關(guān)于右位的編程及擦除過程，是將源極線電壓VS、位線電壓VBL與字線電壓VWL保持保持原狀態(tài)，僅需將第一P型井電壓VPW1與第二P型井電壓VPW2的外加電壓互換，即可對右位完成編程及擦除。
本發(fā)明以前述具有P型半導(dǎo)體基體的快閃存儲單元來說明本發(fā)明的結(jié)構(gòu)特征及其操作方法，此外，本發(fā)明還可用N型半導(dǎo)體基體組成的存儲單元結(jié)構(gòu)達(dá)到相同的效果。其中，在具有N型半導(dǎo)體基體的快閃存儲單元中，第一離子摻雜區(qū)域及漏極將改變?yōu)镻型摻雜區(qū)，第二離子摻雜區(qū)則為相對應(yīng)的N型摻雜區(qū)，其余結(jié)構(gòu)與其相關(guān)位置則與上述相同，故在此不再贅述；而此具有N型半導(dǎo)體基體的快閃存儲單元的編程、擦除及讀取的操作方法，僅需施加與上述具有P型半導(dǎo)體基體的快閃存儲單元相反的操作電壓即可，換言之，在操作過程中，將施加在具有P型半導(dǎo)體基體的快閃存儲單元的正、負(fù)電壓分別反相，并將原有的零電壓、接地狀態(tài)與浮接狀態(tài)保持不變，以由此反相操作電壓完成具有N型半導(dǎo)體基體的快閃存儲單元的編程、擦除及讀取。
權(quán)利要求
1.一種雙位溝槽式柵極非揮發(fā)性快閃存儲單元，其特征在于其包括一半導(dǎo)體基體；一在半導(dǎo)體基體的表面、作為一源極的第一離子摻雜區(qū)；在第一離子摻雜區(qū)上間隔設(shè)置有溝槽及第二離子摻雜區(qū)，該溝槽包含一柵極以及包圍該柵極的絕緣介電層；一疊設(shè)在第二離子摻雜區(qū)上的漏極；一覆蓋在溝槽上方的絕緣層；一位于漏極上并連接各漏極的、且由絕緣層將其與溝槽分隔的導(dǎo)電層。
2.如權(quán)利要求1所述的雙位溝槽式柵極非揮發(fā)性快閃存儲單元，其特征在于所述的半導(dǎo)體基體為P型半導(dǎo)體材質(zhì)及N型半導(dǎo)體材質(zhì)。
3.如權(quán)利要求1所述的雙位溝槽式柵極非揮發(fā)性快閃存儲單元，其特征在于所述的第一離子摻雜區(qū)域及漏極摻雜有第一同型的離子，半導(dǎo)體基體及第二離子摻雜區(qū)摻雜有第二同型的離子，該第一同型的離子與第二同型的離子相異。
4.如權(quán)利要求1所述的雙位溝槽式柵極非揮發(fā)性快閃存儲單元，其特征在于所述的絕緣介電層包含包含有氧化層、捕捉層及氧化層。
5.如權(quán)利要求1所述的雙位溝槽式柵極非揮發(fā)性快閃存儲單元，其特征在于所述的絕緣介電層為接受并留住被射入其電洞的電荷的儲存區(qū)域。
6.如權(quán)利要求1所述的雙位溝槽式柵極非揮發(fā)性快閃存儲單元，其特征在于所述的絕緣層的兩側(cè)分別設(shè)有一間隔壁。
7.一種雙位溝槽式柵極非揮發(fā)性快閃存儲單元的操作方法，該快閃存儲單元為在一P型半導(dǎo)體基體上設(shè)有一源極、漏極及一溝槽式柵極，在該溝槽式柵極二側(cè)各形成一摻雜區(qū)域，并在該源極、漏極與柵極上分別施加一源極線電壓、位線電壓與字線電壓；其特征在于該操作方法包括一編程過程，字線電壓為一負(fù)電壓，位線電壓為一正電壓，源極線電壓則為接地狀態(tài)，且溝槽式柵極二側(cè)的摻雜區(qū)域的外加電壓分別為一負(fù)電壓與接地狀態(tài)；一擦除過程，字線電壓為一正電壓，位線電壓為浮接狀態(tài)，源極線電壓為接地狀態(tài)，且溝槽式柵極二側(cè)的摻雜區(qū)域分別為負(fù)電壓與接地狀態(tài)；一讀取過程，字線電壓為一正電壓，位線電壓為接地狀態(tài)，源極線電壓低于字線電壓的正電壓，且溝槽式柵極二側(cè)的摻雜區(qū)域分別為負(fù)電壓與接地狀態(tài)。
8.如權(quán)利要求7所述的雙位溝槽式柵極非揮發(fā)性快閃存儲單元的操作方法，其特征在于在擦除過程中，位線電壓為一接地狀態(tài)。
9.如權(quán)利要求7所述的雙位溝槽式柵極非揮發(fā)性快閃存儲單元的操作方法，其特征在于在編程過程中，當(dāng)字線電壓為一正電壓，位線電壓低于字線電壓的正電壓，源極線電壓為接地狀態(tài)，且溝槽式柵極二側(cè)的摻雜區(qū)域分別為負(fù)電壓與接地狀態(tài)；則在擦除過程時，該字線電壓為一負(fù)電壓，該位線電壓為一正電壓，該源極線電壓則為接地狀態(tài)，且該溝槽式柵極二側(cè)的摻雜區(qū)域的外加電壓分別為一負(fù)電壓與接地狀態(tài)。
10.一種雙位溝槽式柵極非揮發(fā)性快閃存儲單元的操作方法，其特征在于該快閃存儲單元為在一N型半導(dǎo)體基體上設(shè)有一源極、漏極及一溝槽式柵極，并在該溝槽式柵極二側(cè)各形成一摻雜區(qū)域，在該源極、漏極與柵極上分別加一源極線電壓、位線電壓與字線電壓；其特征在于該操作方法包括一編程過程，該字線電壓為一正電壓，該位線電壓為一負(fù)電壓，該源極線電壓則為接地狀態(tài)，且該溝槽式柵極二側(cè)的摻雜區(qū)域的外加電壓分別為正電壓與接地狀態(tài)；一擦除過程，該字線電壓為一負(fù)電壓，該位線電壓為浮接狀態(tài)，該源極線電壓為接地狀態(tài)，且該溝槽式柵極二側(cè)的摻雜區(qū)域分別為正電壓與接地狀態(tài)；一讀取過程，該字線電壓為一負(fù)電壓，該位線電壓為接地狀態(tài)，該源極線電壓低于該字線電壓的負(fù)電壓，且該溝槽式柵極二側(cè)的摻雜區(qū)域分別為正電壓與接地狀態(tài)。
11.如權(quán)利要求10所述的雙位溝槽式柵極非揮發(fā)性快閃存儲單元的操作方法，其特征在于在擦除過程中，該位線電壓為一接地狀態(tài)。
12.如權(quán)利要求10所述的雙位溝槽式柵極非揮發(fā)性快閃存儲單元的操作方法，其特征在于在編程過程中，當(dāng)該字線電壓為一負(fù)電壓，該位線電壓低于該字線電壓的負(fù)電壓，該源極線電壓為接地狀態(tài)，且該溝槽式柵極二側(cè)的摻雜區(qū)域分別為正電壓與接地狀態(tài)；則在擦除過程中，該字線電壓為一正電壓，該位線電壓為一負(fù)電壓，該源極線電壓為接地狀態(tài)，且該溝槽式柵極二側(cè)的摻雜區(qū)域的外加電壓分別為正電壓與接地狀態(tài)。
全文摘要
一種雙位溝槽式柵極非揮發(fā)性快閃存儲單元及其操作方法,快閃存儲器在一半導(dǎo)體基體的表面形成作為一源極的第一離子摻雜區(qū);在其上間隔設(shè)有溝槽及第二離子摻雜區(qū),溝槽包含一柵極及包圍該柵極的絕緣介電層,溝槽上覆蓋一絕緣層;有一漏極疊設(shè)在該第二摻雜區(qū)上,一導(dǎo)電層連接各漏極,由絕緣層分隔該導(dǎo)電層與溝槽;對應(yīng)其有相關(guān)的編程、擦除及讀取的方法,解決了現(xiàn)有的在讀取左右位時必須反相而導(dǎo)致周邊線路復(fù)雜及面積增加的缺點。
文檔編號G11C16/00GK1373518SQ0110911
公開日2002年10月9日 申請日期2001年3月6日 優(yōu)先權(quán)日2001年3月6日
發(fā)明者徐清祥, 李昆鴻, 楊青松 申請人:力旺電子股份有限公司