專利名稱：閃存多階編碼方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非揮發(fā)性(non-volatile)半導(dǎo)體記憶裝置，特別涉及一種閃存(flash memory)的感測技術(shù)。
在傳統(tǒng)的半導(dǎo)體記憶裝置技術(shù)中，要將資料寫入到一可抹除且可編碼只讀存儲器(erasable programmable ROM，簡稱EPROM)中時，電荷系經(jīng)由信道絕緣薄膜(tunnel insulating film)傳到浮柵(floating gate)，因此假設(shè)該內(nèi)存處于第一狀態(tài)，例如儲存資料“0”，而其臨限電壓(threshold voltage，VTH)被設(shè)成一高準(zhǔn)位電壓；相反地，若將電荷移離浮柵，其臨限電壓則為一低準(zhǔn)位電壓，代表第二狀態(tài)的資料“1”。當(dāng)要讀取內(nèi)存所儲存的資料時，便通過感測該內(nèi)存的臨限電壓VTH系處在第一或第二狀態(tài)，而讀出“0”或“1”。借助施加一高于上述的高準(zhǔn)位的臨限電壓或低于低準(zhǔn)位的臨限電壓到內(nèi)存的控制柵上，公知的EPROM便可以達(dá)到存放兩種狀態(tài)的資料，即選擇第一狀態(tài)或第二狀態(tài)。然而，此種編碼內(nèi)存的方式一次只能存一位的資料，所以有記憶容量太小的缺點(diǎn)。
為了要將閃存的編碼成為多階(multilevel)狀態(tài)，一般公知技術(shù)的做法系將施加于閃存的控制柵電壓(字符線電壓)固定，而對漏極電壓(位電壓))作調(diào)整，即施加一階梯電壓(step voltage)波形，使得閃存能夠具有不同的臨限電壓分布，亦即達(dá)到多階編碼的目的?；蚴牵瑢⒙O電壓固定，而調(diào)整施加于控制柵極的電壓。然而，一般的閃存的漏極電壓有一定的上限，為了確保閃存能夠正常且無誤地被操作，其施加于漏極的電壓便必須被限制在安全的范圍(safety window)之內(nèi)。也就是說，施加于漏極的最大電壓不可以超過其崩潰電壓(breakdownvoltage)以避免發(fā)生貫穿效應(yīng)(punch through effect)。因此，為了避免閃存發(fā)生貫穿效應(yīng)，內(nèi)存的漏極電壓的范圍便被窄化，這也局限了閃存所能夠達(dá)到多階編碼的記憶范圍。
由上所述可知，為了避免崩潰現(xiàn)象產(chǎn)生而限制住漏極電壓的最大值，公知的閃存的多階編碼操作便有所局限，亦即限制了閃存的多階編碼范圍。
因此本發(fā)明的目的就是在于提供一種閃存多階編碼方法，其可以在避免閃存崩潰的漏極電壓的最大值之內(nèi)，達(dá)到對閃存進(jìn)行多階編碼的目的。
本發(fā)明的另一目的就是在于提供一種閃存多階編碼方法，其對閃存的編碼階數(shù)可以不受漏極電壓的限制。
為達(dá)上述與其它的目的，本發(fā)明提出一種閃存多階編碼方法，其簡述如下本發(fā)明公開一種多階閃存的編碼方式。此方法系在一閃存的控制柵與漏極同時施加階梯狀電壓波形。
在對一閃存數(shù)組中的其中的一存儲單元進(jìn)行編碼時，于快閃存儲單元的漏極(位線)施加第一階梯狀電壓，其中第一階梯狀電壓具有多個相異定值電壓。同時于第一階梯狀電壓的各個相異定值電壓的作用期間，于閃存的控制柵極(字符線)施加一第二階梯狀電壓，其中第二階梯狀電壓具有多個相異定值電壓。
利用在控制柵極與漏極同時施加階梯狀電壓來編碼閃存，達(dá)到多階編碼的目的。而前述的第一階梯狀電壓的各個相異定值電壓與第二階梯狀電壓的各個相異定值電壓的差值以大于6V為佳，使得閃存得以利用富勒-諾德亥姆穿隧效應(yīng)(Fowler-Nordheim tunneling effect，F(xiàn)-N效應(yīng))的方式來編碼閃存。再者，第一階梯狀電壓的該些相異定值電壓的最大值以4V為佳，以使漏極電壓能在正常的工作電壓之下操作，而不致于導(dǎo)致內(nèi)存發(fā)生貫穿效應(yīng)而崩潰。此外，更能在正常的工作電壓范圍之下操作。因此，本發(fā)明的方法可以避免公知方法因為受到漏極工作電壓范圍的影響，而使得閃存階編碼的階數(shù)受到限制。
因此，本發(fā)明的特征系在閃存的漏極與控制柵極同時施加階梯狀的電壓，以達(dá)到對內(nèi)存作多階編碼的目的。
本發(fā)明的另一特征系在漏極的正常工作電壓范圍之內(nèi)便可以達(dá)到多階編碼的目的，且不受漏極工作電壓范圍的影響。
為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下

圖1是一快閃存儲單元數(shù)組的示意圖；圖2是控制圖1的快閃存儲單元數(shù)組讀取與寫入的電路方塊圖；圖3是編碼圖1的快閃存儲單元數(shù)組其中的一存儲單元時，控制柵極與漏極所施加的電壓波形圖；圖4是控制柵極與漏極間的壓差以及相對應(yīng)的臨限電壓間的關(guān)系圖；以及圖5是臨限電壓與存儲單元所儲存的數(shù)據(jù)的分布圖。
其中，部件與附圖標(biāo)記分別為10 時序電路12 漏極可變電壓震蕩電路14 位線選擇器16 控制柵的可變電壓震蕩電路
18 譯碼器20 存儲單元數(shù)組M1～M16快閃存儲單元WL1～WL4 字符線BL1～BL4 位線S1～S4 源極線以下的說明將以一存儲單元儲存四階(four level)八位的資料為例子，但非用以限制本發(fā)明所提的方法。假設(shè)一指定的資料要寫入到如圖1所示的存儲單元數(shù)組中的其中的一個存儲單元。圖1所示的存儲單元數(shù)組系由十六個快閃存儲單元M1～M16所構(gòu)成的數(shù)組，其中包括四條位線(bit line)BL1～BL4以及四條字符線(word line)WL1～WL4?，F(xiàn)在以將指定資料寫入由BL1與WL1所定出的快閃存儲單元M1作為例子。
當(dāng)要對快閃存儲單元M1進(jìn)行寫入操作時，一般系在存儲單元的控制柵極(字符線WL1)與漏極(位線BL1)施加電壓。本發(fā)明的操作特征系在字符線WL1與位線BL1均施加階梯狀的電壓脈沖。
請參考圖2，當(dāng)準(zhǔn)備對存儲單元M1進(jìn)行數(shù)據(jù)寫入操作時，此時時序電路10便產(chǎn)生一觸發(fā)信號A給漏極可變電壓震蕩電路12，用以產(chǎn)生一第一階梯狀電壓脈沖，此第一階梯狀電壓脈沖以等時間間距為佳。此時，位線選擇器14便選擇存儲單元數(shù)組20中的其中的一位線，如位線BL1，而第一階梯狀電壓脈沖便施加于位線BL1上。同時，時序電路10更產(chǎn)生一觸發(fā)信號B給控制柵極可變電壓震蕩電路16，用以在第一階梯狀電壓脈沖中每一相異的定值電壓的作用期間，產(chǎn)生一第二階梯狀電壓脈沖，此第二階梯狀電壓脈沖亦以等時間間距為佳；并且，X譯碼器14便選擇存儲單元數(shù)組20中的其中一字符線，如字符線WL1，而第二階梯狀電壓脈沖便施加于字符線WL1上。因此，在第一階梯狀電壓脈沖施加于位線BL1的期間，在每一相異電壓定值的作用時間之內(nèi)，字符線WL1所受到的電壓亦為階梯狀電壓，即第二階梯狀電壓。
請參考圖3，其分別表示出上述的第一與第二階梯狀電壓脈沖(即分別為位線電壓與字符線電壓)的波形例子。通過圖3來詳細(xì)說明本發(fā)明的閃存多階編碼的操作方法。圖式中所示的電壓值與作用時間皆作為說明例之用，而并非用以限制本發(fā)明。
為了要以F-N穿隧效應(yīng)來編碼閃存，避免發(fā)生崩潰現(xiàn)象以及有較高的操作速度，所以本例中的最低的控制柵極操作電壓設(shè)定成10V，同時最高的漏極電壓設(shè)定為4V。如此便可以達(dá)到最低的F-N穿隧效應(yīng)所需的電壓以及避免閃存崩潰。前述的漏極可變電壓震蕩電路17所產(chǎn)生的第一階梯狀電壓如圖3所示的位線BL1電壓，其為每隔2ms產(chǎn)生一定值電壓，分別為0V、2V、3V與4V?？偮O電壓施加期間為8ms。在漏極電壓，即第一階梯狀電壓的每一定值電壓的作用期間，同時在閃存M1的控制柵極施加一第二階梯狀電壓如圖3所示的字符線WL1電壓。此電壓為每隔0.5ms產(chǎn)生一電壓值，分別為0V、10V、11V與12V。舉例來說，例如在漏極電壓2V的作用期間，控制柵極同時所施加的第二階梯狀電壓分布為0V、10V、11V與12V。因此，便在閃存M1的控制柵極與漏極之間產(chǎn)生8V、9V與10V的壓差，而這些壓差滿足產(chǎn)生F-N穿隧效應(yīng)的最低電壓6V。故，以此電壓分布施加于閃存M1確實(shí)能使內(nèi)存以F-N穿隧效應(yīng)來將資料寫入存儲單元之中。
同理可知，在漏極電壓，即第一階梯狀電壓中的每一個定值電壓(0V、2V、3V與4V)的2ms作用期間，均同時施加一第二階梯狀電壓于控制柵極上。由上述的說明，在第一與第二階梯狀電壓同時分別施加于閃存的漏極與控制柵極時，便可以產(chǎn)生0V、6V、7V、8V、9V、10V、11V與12V八個相異漏極與控制柵極之間的電壓差組合。此八個相異的電壓差便對應(yīng)到八個相異的臨限電壓，此對應(yīng)關(guān)系如圖4所示。由圖4所示可以看出，當(dāng)在此例子中同時以兩組不同電壓分布的階梯狀電壓同時分別施加于快閃存儲單元的控制柵與漏極時，可以將閃存編碼成可以儲存八個相異資料的容量。同時，臨限電壓與漏極、控制柵極之間的電壓差的分布呈現(xiàn)一良好的線性關(guān)系。圖5系表示臨限電壓與存儲單元所儲存的數(shù)據(jù)的分布圖，由此圖可以看出以第一與第二階梯狀電壓分別施加于漏極與控制柵上，所產(chǎn)生的臨限電壓分布確實(shí)解析出八個相異的資料。
再者，位線BL1所施加的電壓，即第一階梯狀電壓，其最大值僅有4V并不會超過使閃存崩潰的最高漏極電壓，約為9V，所以可以在安全的電壓范圍之內(nèi)達(dá)到多階編碼的目的，且不會使閃存發(fā)生貫穿效應(yīng)而崩潰。
利用適當(dāng)?shù)碾妷悍植迹缬呻妷赫鹗庪娐?2與16的控制，便可以將漏極所施加的電壓控制在安全電壓范圍之內(nèi)，以產(chǎn)生多階編碼的目的。
綜上所述，雖然本發(fā)明已以較佳實(shí)施例公開如上，但其并非用以限定本發(fā)明，任何熟習(xí)此技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種改進(jìn)和更新，因此本發(fā)明之保護(hù)范圍當(dāng)以限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種閃存多階編碼方法，用以編碼一快閃存儲單元，其特征在于包括在該快閃存儲單元的漏極施加一第一階梯狀電壓，而該第一階梯狀電壓，具有復(fù)數(shù)階相異定值電壓；于該第一階梯狀電壓的各該些相異定值電壓的作用期間，于該閃存的控制柵極施加一第二階梯狀電壓，該第二階梯狀電壓具有復(fù)數(shù)階相異定值電壓。
2.根據(jù)權(quán)利要求1所述的閃存多階編碼方法，其特征在于該第一階梯狀電壓的該些相異定值電壓的最大值是4V。
3.根據(jù)權(quán)利要求1所述的閃存多階編碼方法，其特征在于該第一階梯狀電壓的各該些相異定值電壓與該第二階梯狀電壓的各該些相異定值電壓之差值大于6V。
4.一種閃存多階編碼方法，用以編碼一快閃存儲單元，其特征在于包括施加一第一階梯狀電壓于該快閃存儲單元的漏極；于該第一階梯狀電壓的作用期間，施加一第二階梯狀電壓于該閃存的控制柵極。
5.根據(jù)權(quán)利要求4所述的閃存多階編碼方法，其特征在于該第一階梯狀電壓的最大值是4V。
6.根據(jù)權(quán)利要求4所述的閃存多階編碼方法，其特征在于該第一階梯狀電壓的電壓值與該第二階梯狀電壓的電壓值的差值大于6V。
7.根據(jù)權(quán)利要求4所述的閃存多階編碼方法，其特征在于該第一階梯狀電壓系為時間等距。
8.根據(jù)權(quán)利要求4所述的閃存多階編碼方法，其特征在于該第二階梯狀電壓系為時間等距。
全文摘要
本發(fā)明公開了一種閃存多階編碼方法,是在一閃存的控制柵與漏極同時施加階梯狀電壓波形。當(dāng)對一閃存數(shù)組中的其中之一存儲單元進(jìn)行編碼時,于快閃存儲單元的漏極施加第一階梯狀電壓,其中第一階梯狀電壓具有多個相異定值電壓。同時于第一階梯狀電壓的各個相異定值電壓的作用期間,于閃存的控制柵極施加一第二階梯狀電壓,其中第二階梯狀電壓具有多個相異定值電壓。因此,閃存得以被多階編碼。
文檔編號G11C16/06GK1378216SQ0110953
公開日2002年11月6日 申請日期2001年3月30日 優(yōu)先權(quán)日2001年3月30日
發(fā)明者曾煥秋 申請人:華邦電子股份有限公司