專利名稱：可編程存儲(chǔ)裝置及編程方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可編程存儲(chǔ)裝置，且特別涉及一種動(dòng)態(tài)隨機(jī)存儲(chǔ)器的編程。
當(dāng)今社會(huì)需要儲(chǔ)存資料的電子裝置變得日益普遍。大部分的數(shù)據(jù)處理裝置是由兩種形式的存儲(chǔ)裝置所組成，稱之為隨機(jī)存儲(chǔ)器或RAM，以及只讀存儲(chǔ)器或ROM。隨機(jī)存儲(chǔ)器在電源斷電時(shí)其資料會(huì)消失，而只讀存儲(chǔ)器即使電源斷電后仍能持久地保持其資料。通常在許多電子裝置中，兩種形式的存儲(chǔ)器會(huì)同時(shí)存在于一個(gè)裝置中。只讀存儲(chǔ)器用來(lái)儲(chǔ)存所需的長(zhǎng)期資料，很少改變，隨機(jī)存儲(chǔ)器用來(lái)儲(chǔ)存的只是短期需要的資料。
所使用的最普通型態(tài)的隨機(jī)存儲(chǔ)器為動(dòng)態(tài)隨機(jī)存儲(chǔ)器或DRAM。DRAM為較佳的選擇是因?yàn)槠涑杀鞠喈?dāng)?shù)?，?chǔ)存容量高，體積小。半導(dǎo)體工藝的進(jìn)步使得DRAM變得更小及更便宜。
DRAM陣列的制造是通過(guò)復(fù)制數(shù)百萬(wàn)個(gè)相同的存儲(chǔ)電路，其是由復(fù)數(shù)個(gè)存儲(chǔ)單元、字符線、及位線構(gòu)成的。位線的配置垂直于字符線，以及存儲(chǔ)單元位于毗鄰字符線與位線的交叉處。公知的DRAM存儲(chǔ)單元由單一晶體管結(jié)構(gòu)構(gòu)成，其中該存儲(chǔ)單元包括一儲(chǔ)存電容器，具有一第一端連接至一參考電壓，例如VREF，以及一第二端連接至一傳輸門晶體管，其通常是一場(chǎng)效應(yīng)晶體管。
資料被儲(chǔ)存在每一存儲(chǔ)單元中，當(dāng)作一儲(chǔ)存電容器上的一電荷準(zhǔn)位。儲(chǔ)存電容器將會(huì)超時(shí)間受到來(lái)自儲(chǔ)存電容器或來(lái)自傳輸門晶體管的漏電電流。漏電電流超過(guò)時(shí)間會(huì)降低儲(chǔ)存在該儲(chǔ)存電容器的一電壓準(zhǔn)位，特別是一高電壓準(zhǔn)位。在該儲(chǔ)存電容器的電壓準(zhǔn)位因此必需周期性地更新，借以避免儲(chǔ)存在該存儲(chǔ)單元的資料消失。
公知DRAM通常使用一電流感測(cè)放大器來(lái)感測(cè)所選擇的存儲(chǔ)單元的值是邏輯1或是0。對(duì)于讀取數(shù)據(jù)，該感測(cè)放大器會(huì)偵測(cè)一儲(chǔ)存電壓與一參考電壓間的微小差異電壓。然后該感測(cè)放大器可以進(jìn)一步將該電壓差放大至全邏輯準(zhǔn)位。
當(dāng)需要只讀內(nèi)存時(shí)，大部分的裝置使用PROM或罩幕式ROM。然而使用這種形式的內(nèi)存的限制是體積比現(xiàn)代的DRAM內(nèi)存大，并且更貴。制造典型的ROM內(nèi)存及RAM內(nèi)存的方法有極大的不同，因此制造在單一的裝置上相當(dāng)困難。使用的另外的方法是有意地縮短DRAM存儲(chǔ)單元的電路，以及使用公知感測(cè)結(jié)構(gòu)讀取該存儲(chǔ)單元，借以提供罩幕式ROM的功能。然而這些方法的限制是必須在生產(chǎn)過(guò)程中實(shí)施。因此需要一存儲(chǔ)裝置，其可實(shí)現(xiàn)隨機(jī)存儲(chǔ)性，及可編程只讀性內(nèi)存的功能。
本發(fā)明的目的是提供一種存儲(chǔ)裝置，能夠允許一動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random Access Memory，簡(jiǎn)稱DRAM)實(shí)現(xiàn)隨機(jī)存儲(chǔ)器及可編程只讀存儲(chǔ)器兩種功能。
本發(fā)明的更進(jìn)一步的目的是提供一種用以編程動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random Access Memory，簡(jiǎn)稱DRAM)的方法。
本發(fā)明的再一目的是提供一種操作及讀取動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random Access Memory，簡(jiǎn)稱DRAM)的方法。
通過(guò)允許DRAM實(shí)現(xiàn)隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器的功能，本發(fā)明結(jié)合了DRAM內(nèi)存的所有優(yōu)點(diǎn)，包括體積小，低成本，及高儲(chǔ)存能力等。
本發(fā)明公開(kāi)一種動(dòng)態(tài)隨機(jī)存取內(nèi)存，其中個(gè)別的存儲(chǔ)單元可以通過(guò)送一編程電壓至一存儲(chǔ)單元來(lái)編程，因而影響其介電層，以及改變其電容儲(chǔ)存特性。該改變后的儲(chǔ)存裝置此后將具有永久性的電流泄漏特性，其可定義該存儲(chǔ)單元為已被編程。這種在組件制造出來(lái)之后仍能編程的能力為超越公知裝置的明顯優(yōu)點(diǎn)。
該裝置通過(guò)對(duì)所有存儲(chǔ)單元充電以及允許一段時(shí)間供該些易泄漏的存儲(chǔ)單元放電來(lái)判斷哪些存儲(chǔ)單元被編程過(guò)。已經(jīng)編程過(guò)的存儲(chǔ)單元的泄漏電壓的速率會(huì)比未編程過(guò)的存儲(chǔ)單元快。因此該裝置可以讀取該DRAM組件以決定該編程資料序列。該裝置會(huì)周期性地更新該些存儲(chǔ)單元以維持所需的儲(chǔ)存值。
為了對(duì)本發(fā)明有進(jìn)一步的了解，以及通過(guò)使用可得的優(yōu)點(diǎn)及目標(biāo)，將參考附圖、所附的說(shuō)明，結(jié)合實(shí)施例做詳細(xì)說(shuō)明。
圖面說(shuō)明

圖1是DRAM及附屬電路的一般結(jié)構(gòu)的方塊圖；圖2是公知的DRAM存儲(chǔ)單元的電路圖；圖3是依照本發(fā)明一較佳實(shí)施例的編程方法的時(shí)序圖；圖4是依照本發(fā)明一較佳實(shí)施例的可編程DRAM的操作方法的流程圖。
附圖標(biāo)記說(shuō)明100存儲(chǔ)器130DRAM存儲(chǔ)單元陣列110控制器120列譯碼器
140感測(cè)放大器150行譯碼器160讀取放大器170寫入緩沖器200DRAM存儲(chǔ)單元210字符線230位線240場(chǎng)效應(yīng)晶體管250儲(chǔ)存電容器310字符線信號(hào)320編程電壓信號(hào)330位線信號(hào)340寫入致能信號(hào)圖1是存儲(chǔ)器100，由DRAM M×N存儲(chǔ)單元陣列130、控制器110、列譯碼器120、復(fù)數(shù)個(gè)感測(cè)放大器140、行譯碼器150、復(fù)數(shù)個(gè)讀取放大器160、以及復(fù)數(shù)個(gè)寫入緩沖器170所構(gòu)成?？刂破?10由脈沖發(fā)生器、指令發(fā)生器、列/行地址轉(zhuǎn)譯器、及電源所構(gòu)成。DRAM陣列130由設(shè)置成M列乘N行的復(fù)數(shù)個(gè)相同的存儲(chǔ)單元陣列所組成。如熟悉該技術(shù)的人員所知道的，通常DRAM陣列可以分割成復(fù)數(shù)個(gè)存儲(chǔ)區(qū)塊(bank)。然后通過(guò)使用列譯碼器120及行譯碼器150來(lái)存取每一區(qū)塊。該電路接收來(lái)自諸如CPU的外部來(lái)源送至控制器110的控制信號(hào)及脈沖。雖然在此處未闡述，本發(fā)明的原理亦可包含在數(shù)種形式的資枓操作裝置中，這是本領(lǐng)域所公知的。
圖2是與本發(fā)明相同的公知DRAM存儲(chǔ)單元200，其由單一晶體管結(jié)構(gòu)所構(gòu)成。其中該存儲(chǔ)單元包括儲(chǔ)存電容器250，具有一第一端連接至一參考電壓，例如VREF，以及一第二端連接至一傳輸門晶體管，其通常是一場(chǎng)效應(yīng)晶體管240。參考電壓VREF通常設(shè)定為電源供應(yīng)電壓VDD的一半。傳輸門晶體管用來(lái)傳輸電荷至儲(chǔ)存電容器250，以及也用來(lái)讀取電荷借以決定其電荷準(zhǔn)位。傳輸門晶體管的柵極連接至字符線譯碼信號(hào)210，其漏極連接至位線230。傳輸門晶體管240通常是N信道場(chǎng)效應(yīng)晶體管。當(dāng)將表示高或低邏輯準(zhǔn)位的電壓儲(chǔ)存在存儲(chǔ)單元的儲(chǔ)存電容器250時(shí)，提供一電壓準(zhǔn)位至所選擇的字符線210以及存儲(chǔ)單元傳輸門晶體管240的柵極，借以致動(dòng)對(duì)應(yīng)的存儲(chǔ)單元。然后電荷會(huì)經(jīng)由傳輸門晶體管240在儲(chǔ)存電容器250與對(duì)應(yīng)的位線230之間傳送。只讀存儲(chǔ)器的操作及實(shí)踐是本技術(shù)領(lǐng)域所公知的，因此不再更詳細(xì)地說(shuō)明。
本發(fā)明提出一方法以編程DRAM存儲(chǔ)單元，通過(guò)將所選擇的存儲(chǔ)單元暴露至編程電壓，因而改變其存儲(chǔ)單元漏電特性。這樣可以允許一DRAM裝置得以在相同的裝置中實(shí)現(xiàn)隨機(jī)存儲(chǔ)性及只讀性內(nèi)存的功能。編程電壓VP為一電壓高到足以壓迫及擊穿介電層，用來(lái)永久地降低該介電層的電容儲(chǔ)存能力。電壓VP可以由不同的來(lái)源產(chǎn)生，包括內(nèi)部及外部的裝置。VP的精確值是諸如介電質(zhì)的厚度、型式以及儲(chǔ)存電容器的結(jié)構(gòu)的因素來(lái)決定的，是本技術(shù)領(lǐng)域公知的。此電壓可以以其全強(qiáng)度的施加至該存儲(chǔ)單元，或是逐步地增加電壓至VP的強(qiáng)度。以一實(shí)例說(shuō)明，對(duì)于50厚的ONO介電質(zhì)，編程電壓VP約為6至7伏特。編程電壓VP施加至儲(chǔ)存電容器的平板電極一特定時(shí)間周期。該時(shí)間期間依據(jù)諸如介電質(zhì)的厚度及型式、儲(chǔ)存電容器的結(jié)構(gòu)、及介電質(zhì)崩潰所需的角度的因素來(lái)改變。必須要注意，該編程電壓可以在一固定時(shí)間周期或在一序列的時(shí)間周期來(lái)施加。這兩種時(shí)間周期以及至一特定組件的編程電壓值可以在執(zhí)行編程之前通過(guò)測(cè)試來(lái)決定。該測(cè)試程序可以允許該編程程序考慮材料及程序差異，以及對(duì)于一單一組件、或一群組的組件個(gè)別處理該程序。
下面將詳細(xì)地說(shuō)明此編程的方法。圖3是依照本發(fā)明的一實(shí)施例的編程方法的時(shí)序圖。將一編程電壓320施加至儲(chǔ)存電容器的第一端。然后將一字符線變?yōu)楦唠娢唤枰灾聞?dòng)在該字符線310上的晶體管。然后編程特定的存儲(chǔ)單元，借著致動(dòng)其對(duì)應(yīng)的位線330，以及致動(dòng)一寫入致能信號(hào)340以允許進(jìn)行該編程。位線的電壓通常是接地的，然而，必須要注意，在編程程序期間可以施加一電壓至該位線。然后此編程可以選擇另一字符線及編程在此字符線上的存儲(chǔ)單元等諸如此類的。實(shí)施例三請(qǐng)參照?qǐng)D4，是本發(fā)明的一較佳實(shí)施例，用于可編程DRAM的讀取及操作。在步驟405，施加電源至該電路。在步驟410，以一電壓對(duì)下一個(gè)編程DRAM內(nèi)存位置充電。在步驟415，該電路等待對(duì)于存儲(chǔ)單元的泄漏的時(shí)間確定量。在已經(jīng)施加編程電壓的內(nèi)存位置會(huì)泄漏電流以及其電壓準(zhǔn)位會(huì)比未施加編程電壓的內(nèi)存準(zhǔn)位降得更快。在步驟420，決定內(nèi)存位置電壓準(zhǔn)位或VLEVEL。在步驟425，假如內(nèi)存位置VLEVEL與第一預(yù)定電壓(V1)相符，則在步驟430指定該內(nèi)存位置為1的邏輯值。假如內(nèi)存位置VLEVEL與第二預(yù)定電壓范圍相符，則在步驟435指定該內(nèi)存位置為0的邏輯值。在本發(fā)明的一實(shí)施例，感測(cè)放大器140可以偵測(cè)電壓準(zhǔn)位(VLEVEL)以及依據(jù)VLEVEL與參考電壓VREF的比較結(jié)果輸出邏輯1或0。步驟440及步驟445更新內(nèi)存位置，假如需要的話。在步驟450，該電路決定是否已讀取所有的編程內(nèi)存位置。假如所有的都已讀取則該程序到步驟455，于其中指示其周期性地更新該些內(nèi)存位置。假如還有其它的內(nèi)存位置要讀取，則該電路返回至步驟410。必須注意，本發(fā)明可以用一測(cè)試程序來(lái)決定個(gè)別的存儲(chǔ)裝置所需的存儲(chǔ)單元排放時(shí)間(drainage time)，以考慮編程、材料、或工藝差異。
另一個(gè)可以想象的實(shí)施例是一DRAM裝置的建構(gòu)，其具有一區(qū)域由隨機(jī)存儲(chǔ)性內(nèi)存構(gòu)成，與公知的DRAM裝置一致，以及一區(qū)域可編程，如本發(fā)明所說(shuō)明。這種將可編程只讀性內(nèi)存及普通的DRAM靈活的混合在同一個(gè)芯片(die)中是非常吸引人的內(nèi)存系統(tǒng)。如本領(lǐng)域的技術(shù)人員所熟知的，以附屬電路將隨機(jī)存取性及只讀性DRAM與其它型式的存儲(chǔ)裝置的混合內(nèi)存，例如EPROM，亦可結(jié)合至一單一組件中。
在不脫離本發(fā)明的精神和范圍內(nèi)可以有不同的額外的修飾。因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求書所界定范圍的為準(zhǔn)。
權(quán)利要求
1.一種用以編程一存儲(chǔ)裝置的方法，其特征在于包括下列步驟選擇要編程的一個(gè)別的存儲(chǔ)單元；施加一編程電壓至該存儲(chǔ)單元借以引發(fā)該存儲(chǔ)單元的電壓泄漏特性的變更。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于該存儲(chǔ)裝置是一DRAM。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于該編程電壓是一適當(dāng)強(qiáng)度的電壓，借以壓迫(stress)一DRAM存儲(chǔ)單元的一電容性儲(chǔ)存裝置的該介電質(zhì)。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于該個(gè)別的存儲(chǔ)單元由一儲(chǔ)存電容器、一第一位線、一第一字符線、及一晶體管構(gòu)成。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于該編程電壓是逐步增加該電壓來(lái)施加的。
6.一種用以讀取一DRAM裝置的方法，其特征在于包括下列步驟將一存儲(chǔ)單元充電至一第一電壓；允許該存儲(chǔ)單元在一給定的時(shí)間內(nèi)放電；在一給定的時(shí)間后判斷該電壓準(zhǔn)位以及根據(jù)該電壓準(zhǔn)位指定一數(shù)值至該內(nèi)存位置；周期性地更新該存儲(chǔ)單元。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于在一給定的時(shí)間后具有一較高電壓準(zhǔn)位的一存儲(chǔ)單元被指定一邏輯1，在一給定的時(shí)間后具有一較低電壓準(zhǔn)位的一存儲(chǔ)單元被指定一邏輯0。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于該電壓準(zhǔn)位與一參考電壓準(zhǔn)位比較。
9.一可編程DRAM，其特征在于包括至少一個(gè)具有一第一電壓排放(drainage)特性的存儲(chǔ)單元；至少一個(gè)具有一第二電壓排放特性的存儲(chǔ)單元，其中該第二電壓排放特性是一人為改變的電容性儲(chǔ)存能力的結(jié)果。
10.根據(jù)權(quán)利要求9所述的可編程DRAM，其特征在于該存儲(chǔ)單元由一儲(chǔ)存電容器、一第一位線、一第一字符線、及一晶體管構(gòu)成。
11.根據(jù)權(quán)利要求9所述的可編程DRAM，其特征在于該改變的電容性儲(chǔ)存能力是一人為施加的編程電壓的結(jié)果。
12.根據(jù)權(quán)利要求9所述的可編程DRAM，其特征在于該編程電壓是一適當(dāng)強(qiáng)度的電壓，借以壓迫一DRAM存儲(chǔ)單元的一電容性儲(chǔ)存裝置的該介電質(zhì)。
13.一種存儲(chǔ)裝置，包括其特征在于隨機(jī)存取DRAM存儲(chǔ)單元和用以讀取及寫入該些隨機(jī)存取存儲(chǔ)單元的附屬電路；電性可編程只讀性DRAM存儲(chǔ)單元以及用以編程該些只讀性DRAM存儲(chǔ)單元的附屬電路，所述電性可編程只讀性DRAM存儲(chǔ)單元包括一字符線及一位線、一晶體管、一儲(chǔ)存電容器，所述電路通過(guò)施加一編程電壓至該儲(chǔ)存電容器以改變其電容性儲(chǔ)存能力來(lái)編程該些存儲(chǔ)單元；用以讀取該些只讀性DRAM存儲(chǔ)單元的附屬電路，該電路可以操作將該存儲(chǔ)單元充電至一電壓；等待一預(yù)定時(shí)間；偵測(cè)該儲(chǔ)存電容器上的該電壓位準(zhǔn)；根據(jù)該儲(chǔ)存電容器的該電壓位準(zhǔn)指定一數(shù)值至一存儲(chǔ)單元；用以更新該些DRAM存儲(chǔ)單元的附屬電路。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)裝置，其特征在于它還包括一感測(cè)放大器，用以偵測(cè)該儲(chǔ)存電容器上的該電壓準(zhǔn)位。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)裝置，其特征在于它還包括一參考電壓，借以根據(jù)該電壓準(zhǔn)位指定一數(shù)值至一存儲(chǔ)單元。
16.根據(jù)權(quán)利要求13所述的存儲(chǔ)裝置，其特征在于該存儲(chǔ)裝置亦由罩幕式ROM存儲(chǔ)單元及附屬電路構(gòu)成。
17.根據(jù)權(quán)利要求13所述的存儲(chǔ)裝置，其特征在于該存儲(chǔ)裝置亦由EPROM存儲(chǔ)單元及附屬電路構(gòu)成。
18.一種存儲(chǔ)裝置，其特征在于包括至少一電性可編程只讀性DRAM存儲(chǔ)單元和用以編程該只讀性DRAM存儲(chǔ)單元的附屬電路，所述電性可編程只讀性DRAM存儲(chǔ)單元包括一字符線及一位線、一晶體管、一儲(chǔ)存電容器，所述電路通過(guò)施加一編程電壓至該儲(chǔ)存電容器以改變其儲(chǔ)存電容性能力來(lái)編程該存儲(chǔ)單元；用以讀取該些只讀性DRAM存儲(chǔ)單元的附屬電路，該電路可以操作將該存儲(chǔ)單元充電至一電壓；等待一預(yù)定時(shí)間；偵測(cè)該儲(chǔ)存電容器上的該電壓位準(zhǔn)；根據(jù)該儲(chǔ)存電容器的該電壓位準(zhǔn)指定一數(shù)值至一存儲(chǔ)單元。
19.根據(jù)權(quán)利要求18所述的存儲(chǔ)裝置，其特征在于該存儲(chǔ)裝置亦由隨機(jī)存取DRAM存儲(chǔ)單元及附屬電路構(gòu)成。
20.根據(jù)權(quán)利要求18所述的存儲(chǔ)裝置，其特征在于它還包括一感測(cè)放大器，用以偵測(cè)該儲(chǔ)存電容器上的該電壓準(zhǔn)位。
21.根據(jù)權(quán)利要求18所述的存儲(chǔ)裝置，其特征在于它還包括一參考電壓，借以根據(jù)該電壓準(zhǔn)位指定一數(shù)值至一存儲(chǔ)單元。
22.根據(jù)權(quán)利要求18所述的存儲(chǔ)裝置，其特征在于該存儲(chǔ)裝置亦由罩幕式ROM存儲(chǔ)單元及附屬電路構(gòu)成。
23.根據(jù)權(quán)利要求18所述的存儲(chǔ)裝置，其特征在于該存儲(chǔ)裝置亦由EPROM存儲(chǔ)單元及附屬電路構(gòu)成。
全文摘要
一種DRAM存儲(chǔ)裝置,能夠提供隨機(jī)存取性及只讀性存儲(chǔ)功能。為了達(dá)到只讀性存儲(chǔ)功能,施加一編程電壓至由一字符線、一位線、一晶體管、及一電容性儲(chǔ)存組件所構(gòu)成的DRAM存儲(chǔ)單元。該編程電壓永久性地改變?cè)撾娙菪詢?chǔ)存組件的電壓泄漏特性。然后該DRAM存儲(chǔ)裝置可以通過(guò)判斷那個(gè)存儲(chǔ)單元具有較大的電壓泄漏特性來(lái)讀取該些存儲(chǔ)單元。
文檔編號(hào)G11C17/18GK1377042SQ0111054
公開(kāi)日2002年10月30日 申請(qǐng)日期2001年4月9日 優(yōu)先權(quán)日2001年3月23日
發(fā)明者方宏基 申請(qǐng)人:科統(tǒng)科技股份有限公司