專利名稱：用于運(yùn)行集成存儲器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于運(yùn)行集成存儲器的方法，該集成存儲器具有存儲單元區(qū)，該存儲單元區(qū)具有列線和行線，該集成存儲器具有存儲單元，這些存儲單元均具有一個選擇晶體管和一個具有鐵電存儲效應(yīng)的存儲電容器，并且該集成存儲器具有極板線，該線通過選擇晶體管和每個存儲單元的存儲器電容器的串聯(lián)電路與列線相連，并且在存儲單元的選擇晶體管的控制端均與行線中的一條相連。
具有鐵電存儲效應(yīng)的所謂的FeRAM存儲單元的集成存儲器通常構(gòu)成與例如DRAM存儲器相似。在那里存儲單元通常在矩陣形存儲單元區(qū)內(nèi)組合成列線和行線的單位。存儲單元均包括一個選擇晶體管和一個存儲電容器。在此，存儲單元的每個選擇晶體管的控制端均與行線中的一條連接。列線一般來說端接到讀出放大器上，在該讀出放大器上可讀出求值的和放大的數(shù)據(jù)信號。
具有鐵電存儲效應(yīng)的存儲單元中，數(shù)據(jù)信號已知是以材料的不同的極化狀態(tài)的形式存儲在存儲單元的存儲電容器中。在存儲器工作中，存儲單元一般都具有電容性特性。具有如此的存儲單元的集成存儲器例如作為所謂的FeRAMs是已知的。存儲單元或由選擇晶體管和存儲電容器組成的其串聯(lián)電路，在此通常都處于列線中的一條和也被稱作所謂的“極板”的極板線之間連通。這種極板線大多數(shù)都與驅(qū)動電路相連，通過該驅(qū)動電路極板線施加上預(yù)定的電位。
在集成存儲器工作中，存儲器的列線和極板線均具有主動或被動工作方式。在例如能讀出存儲單元中一個存儲單元的內(nèi)容的主動工作方式中，相應(yīng)的選擇晶體管啟動，并且相應(yīng)的列線與讀出放大器相連。極板線施加預(yù)定的電位。因此，在極板線和相應(yīng)的列線之間有一個電壓差。在被動工作方式中，相應(yīng)的列線和極板線一般都與共同的電源電位的端口相連。
現(xiàn)在，通過未選中的存儲單元的未啟動的選擇晶體管的有關(guān)源漏電路，在一個存取周期期間，同樣在有關(guān)列線和極板線之間有一個電壓差。這個源漏電壓可在有關(guān)選擇晶體管中引起所謂的泄漏電流。在每個存取周期，在此未選中的存儲單元的所屬的存儲電容器充電和/或放電某電荷量。以此，在每個存取周期，位于有關(guān)存儲電容器上的電壓可產(chǎn)生變化。
在鐵電存儲器上，通過剩余的極化的量值將信息存儲在存儲單元中，其中在存儲電容器端口之間不存在電壓。信息的讀出通過短時間的將電壓加在電容器的端口上實(shí)現(xiàn)。通過在出現(xiàn)泄漏電流后存儲電容器產(chǎn)生上述的充或放電和電容器上與此相連的電位變化，在存儲單元內(nèi)存儲的信息隨時間或多個存取周期后被減弱或受破壞。
本發(fā)明的任務(wù)是提供用于運(yùn)行本文開頭所述類型的集成存儲器的一種方法，其中可避免在存儲單元中存儲的信息由于選擇晶體管的源漏泄漏電流引起的減弱或破壞。
該任務(wù)由本文開頭所述類型的用于運(yùn)行集成存儲器的方法解決，按此在一個存取周期中實(shí)現(xiàn)對存儲單元中的一個存儲單元的存取，其中該方法具有下述特征-在存取前，列線和端接在要選擇的存儲單元上的極板線具有一個輸出電位，-在存取期間，啟動端接在要選擇的存儲單元上的行線，以至于其選擇晶體管導(dǎo)通，并且在極板線上加一個電位，該電位與列線的電位不同，-加在列線上的電位在第一時間點(diǎn)被取值和放大，-此后，在第二時間點(diǎn)將輸出電位加在極板線上，-此后，在第三時間點(diǎn)將輸出電位加在列線上，-在此，如此選擇第一時間點(diǎn)、第二時間點(diǎn)和第三時間點(diǎn)，以至于在一個存取周期內(nèi)，要選擇的存儲單元的存儲電容器均充電和放電相同的量值。
鐵電存儲器在一個所謂的“脈沖式極板方案(Pulsed PlateConcept)”中工作，其中極板線具有脈沖式信號。為避免在未選中的存儲單元內(nèi)信息損失，將用適當(dāng)?shù)姆绞娇刂埔粋€存取周期的時間過程。如果為此如此選擇第一時間點(diǎn)、第二時間點(diǎn)和第三時間點(diǎn)，以至于所選擇的存儲電容器每次充電和放電相同的量值，則這種效應(yīng)也在未選出的存儲電容器上實(shí)現(xiàn)，這些存儲電容器由于源漏的泄漏電流充電或放電。如果將一個存儲周期在時間上按照本發(fā)明所述的方法進(jìn)行控制，則在極板線和有關(guān)的列線之間的電壓差的直流電壓分量接近0。該電壓差只還包括一個純交流電壓分量，也即端接的存儲電容器在一個存取周期期間每次將充電和又放電同樣的量值。
現(xiàn)有的直流電壓分量在數(shù)學(xué)上用在極板線和相應(yīng)的列線之間的電壓差對時間的積分進(jìn)行計算。如果這個積分在存取周期結(jié)束時具有一個接近0的值，則不存在電壓差的直流電壓分量。
作為第一時間點(diǎn)和第三時間點(diǎn)之間的時間間隔，例如選擇技術(shù)上最短的可能的時間間隔。也即，在一個存儲器存取的時間過程的控制只能通過相應(yīng)的選擇第一時間點(diǎn)進(jìn)行調(diào)整。
其它優(yōu)選的方案和進(jìn)一步擴(kuò)展是從屬的權(quán)利要求的內(nèi)容。
下面，借助說明實(shí)施例的所示的附圖詳細(xì)說明本發(fā)明。圖中示出

圖1為集成的鐵電存儲器的方框圖，圖2為集成存儲器的讀出周期的時間過程，圖3為按照本發(fā)明所述的方法讀出周期的時間過程。
圖1是用方框圖說明集成鐵電存儲器的實(shí)施方案。這個存儲器具有所謂的1個晶體管/1個電容器的存儲單元MC，這些存儲單元被設(shè)置在每次有一條位線對BLt、BLc與字線WL0至WL255的交叉點(diǎn)上。在兩條位線BLt和BLc之間有一條極板線PL。位線BLt、BLc或列線都端接在讀出放大器SA上。極板線PL與驅(qū)動器電路PLD相連，通過該電路使極板線PL加上預(yù)定的電位。存儲單元MC各具有選擇晶體管T0至T255中的一個和存儲電容器C0至C255中的一個。存儲電容器是指具有鐵電的存儲效應(yīng)的存儲電容器。極板線PL例如是通過存儲單元MC0的選擇晶體管T0和存儲電容器C0的串聯(lián)電路與列線BLt相連。存儲單元MC的選擇晶體管T0至T255的控制端口各與行線或字線WL0至WL255中的一條相連。
下面詳細(xì)說明圖1所示的存儲器的作為舉例所述的讀存取。根據(jù)本發(fā)明所述的方法按意義可同樣應(yīng)用到集成存儲器的寫周期。
在存儲器的一個讀周期期間，在位線BLt和極板線PL上出現(xiàn)圖2所示的電位曲線VBLt和VPL。假定，存儲單元MG0啟動。在讀存取之前，端接在要選擇的存儲單元MC0的列線BLt和極板線PL具有一個輸出電位。該輸出電位在這個例子中是集成存儲器參考電位。選擇晶體管T0在讀存取一開始就通過連接在字線WL0上的正電位導(dǎo)通。為此，行線WL0啟動。同時，對極板線PL加一個正電位VPL，該電位與列線BLt的電位VBLt是不同的。這個時間點(diǎn)是作為時間點(diǎn)t0標(biāo)志的。
現(xiàn)在，在位線BLt上，符合在存儲單元MC0中存儲的信息地讀出電壓進(jìn)行調(diào)整。這個讀出信號與參考電壓比較，并且在端接的讀出放大器SA中進(jìn)行評估和放大。這個時間點(diǎn)作為時間點(diǎn)t1標(biāo)志。在將信息重寫入存儲單元MC0內(nèi)所需要的某個時間間隔之后，使極板線PL重新加上輸出電位。這個時間點(diǎn)作為時間點(diǎn)t2標(biāo)志。在其它等待時間以后，在時間點(diǎn)t3，位線BLt也被加上輸出電位。讀出周期結(jié)束時，字線WL0被去啟動，以此，選擇晶體管T0又被關(guān)閉。鐵電存儲器的這種工作方式也被稱作為“脈沖式極板方案”。圖2在此示出了進(jìn)行如此存取的典型的信號曲線。
其它的存儲單元MC端接在位線BLt和極板線PL上，這些存儲單元在上述存取周期中是未啟動的。這就是說，其字線WL未啟動，通過此使所屬的選擇晶體管關(guān)閉。在存取周期期間，圖1所示的電壓差VPL-VBLt加在這個選擇晶體管有關(guān)源漏電路上。這個源漏電壓會引起所屬存儲電容器進(jìn)行充或放電的泄漏電流。
通過對這個電壓差在時間上進(jìn)行積分，人們認(rèn)識到，這個電壓差在此所示的情況中，包括一個直流電壓分量(在圖2通過電壓差的積分integ(VPL-VBLt)表示在存取周期結(jié)束時不等于0)。于是，這個直流電壓分量在每個存取周期引起，未選擇的存儲電容器通過泄漏電流可充某電荷量。這個電荷量△Q與由泄漏電流ILeck和極板線PL與位線BLt的電位之間的差在時間上的積分的乘積成正比。
借此，在每個存取周期之后加在有關(guān)存儲電容器的端口上的電壓升高一個量值△V，該值同樣與泄漏電流ILeck和電壓差在時間上的積分的乘積成正比(△V∽ ILeck·integ(VPL-VBLt))。例如表示在存儲電容器C3的這個電位增長△V，根據(jù)選擇晶體管T3的泄漏電流ILeck，隨時間例如經(jīng)多個存取周期，減弱或破壞存儲在存儲單元MC3的信息。
圖3示出舉例說明讀出周期的時間過程，該過程按照本發(fā)明所述的方法進(jìn)行。如從圖3得悉，時間過程被如此修改，以至于現(xiàn)在極板線PL與位線BLt的電位之間差在時間上的積分接近于0。也就是說，電壓差VPL-VBLt的直流電壓分量接近于0。這樣，這個電壓差只還包括一個純交流電壓分量。這就意味著，一個未被啟動存儲電容器在一個存取周期期間通過現(xiàn)有的源漏泄漏電流可充電某量值，在同一周期卻可重新放電同樣的量值。
在圖3中，這樣選擇存儲器的工作，以至于在時間點(diǎn)t1和時間點(diǎn)t3之間的時間間隔表示在技術(shù)上可能最短的時間間隔，以便相應(yīng)地處理信號。與圖2的曲線比較，這樣選擇時間點(diǎn)t1，以至于時間點(diǎn)t0和t1之間的時間間隔與此相應(yīng)地延長。
時間和有關(guān)電壓的在圖2和3中所示的絕對值是舉例的值。由于在有關(guān)存儲單元上的電壓值和電荷值都是與設(shè)計和工藝很相關(guān)，所以這些值可在比較大的范圍內(nèi)起伏。
權(quán)利要求
1.運(yùn)行集成存儲器的方法，-該集成存儲器具有存儲單元區(qū)，該存儲單元區(qū)具有列線(BLt、BLc)和行線(WL)，-該集成存儲器具有存儲單元(MC0；MC255)，該存儲單元均具有選擇晶體管(T0、T255)和鐵電存儲效應(yīng)的存儲電容器(C0、C255)，-該集成存儲器具有極板線(PL)，該線通過與有關(guān)存儲單元(MC0)的選擇晶體管(T0)和存儲器電容器(C0)的串聯(lián)電路與列線(BLt)中的一條相連，-其中在存儲單元的選擇晶體管(T0、T255)的控制端口均與行線(WL0、WL255)中的一條相連，-其中在一個存儲周期內(nèi)對存儲單元(MC0)中的一個實(shí)現(xiàn)存取，具有的特征為-在存取前，列線(BLt)和端接在要選擇的存儲單元(MC0)上的極板線(PL)具有一個輸出電位，-在存取期間啟動端接在要選擇的存儲單元(MC0)上的行線(WL0)，以至于其選擇晶體管(T0)導(dǎo)通，并且在極板線(PL)上加一個電位(VPL)，該電位與列線(BLt)的電位(VBLt)不同，-加在列線(BLt)上的電位(VBLt)在第一時間點(diǎn)(t1)被取值和放大，-此后，在第二時間點(diǎn)(t2)將輸出電位加在極板線(PL)上，-此后，在第三時間點(diǎn)(t3)將輸出電位加在列線(BLt)上，-在此，如此選擇第一時間點(diǎn)(t1)、第二時間點(diǎn)(t2)和第三時間點(diǎn)(t3)，以至于在一個存取周期內(nèi)，要選擇的存儲單元(MC0)的存儲電容器(C0)均充電和放電相同的量值。
2.按照權(quán)利要求1所述的方法，其特征在于，輸出電位是集成存儲器的參考電位。
3.按照權(quán)利要求1至2之一所述的方法，其特征在于，對存儲單元(MC0)中的一個進(jìn)行存取是為讀出存儲單元(MC0)的數(shù)據(jù)信號的讀出存取。
全文摘要
運(yùn)行集成存儲器的一種方法,該存儲器的存儲單元(MC0;MC255)各有選擇晶體管(T0、T255)和鐵電存儲效應(yīng)存儲電容器(C0、C255)。集成存儲器的極板線(PL)經(jīng)有關(guān)存儲單元(MC0)的選擇晶體管(T0)和存儲器電容器(C0)的串聯(lián)電路與列線(BLt)之一相連。存儲器存取按照所謂的“脈沖極板方案”實(shí)施。這樣,就可避免由于未啟動的選擇晶體管的源漏泄漏電流所引起的減弱或破壞在存儲器單元內(nèi)存儲的信息。
文檔編號G11C11/22GK1323039SQ0111627
公開日2001年11月21日 申請日期2001年4月9日 優(yōu)先權(quán)日2000年4月7日
發(fā)明者R·埃斯特爾, H·赫尼格施米德, H·坎多爾夫, T·雷爾 申請人:因芬尼昂技術(shù)股份公司