專利名稱：用于字線升壓以最小處理升壓字線電壓變化的修整方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及一種非揮發(fā)性存儲裝置，且尤其是涉及在讀取操作期間控制提供給在快閃電可擦可編程只讀存儲器(EEPROM)內(nèi)字線的升壓電平的方法和系統(tǒng)。
在快閃EEPROM裝置中，電子是經(jīng)由位于浮動?xùn)艠O和下層基體間的已知為隧道氧化層的薄電介質(zhì)而轉(zhuǎn)移至浮動?xùn)艠O。通常是利用隧道熱電子(“CHE”)注入或Fowler-Nordheim隧道效應(yīng)而執(zhí)行電子轉(zhuǎn)移。在任一種轉(zhuǎn)移機(jī)構(gòu)中，電壓均是通過控制柵極而耦接至浮動?xùn)艠O。控制柵極是電容性耦接至浮動?xùn)艠O所以提供給控制柵極的電壓可耦接至浮動?xùn)艠O。在其中一種形式的裝置中，控制柵極為覆蓋在浮動?xùn)艠O上且通過薄電介質(zhì)與其分隔的多晶硅柵極。在另一種形式的裝置中，浮動?xùn)艠O為半導(dǎo)體基體中的摻雜區(qū)。
閃存是由多行和多列的快閃晶體管而形成的，在此將每一個晶體管視為包含有控制柵極、漏極和源極的存儲胞。字線譯碼器提供操作電壓給存儲器存儲裝置內(nèi)每個區(qū)段中的各行的晶體管且此字線譯碼器通常連接至區(qū)段中的各晶體管的控制柵極。位線譯碼器提供操作電壓給各列的晶體管且其通常連接至在各列內(nèi)的晶體管的漏極。通常，晶體管的源極是耦接至共享源極線且是由源極線控制器控制。
存儲胞通常是通過提供特定的電壓給控制柵極、提供第二特定電壓給漏極、和將源極接地而程序化。此導(dǎo)致隧道熱電子從漏極耗盡區(qū)注入浮動?xùn)艠O?？梢愿鞣N方法刪除在閃存裝置內(nèi)的存儲胞。在一配置中，通過提供特定電壓給源極、將控制柵極接地、和允許漏極浮動可清除存儲胞。此導(dǎo)致在程序化期間注入浮動?xùn)艠O的電子利用Fowler-Nordheim穿隧而從浮動?xùn)艠O經(jīng)由薄隧道氧化層而移動至源極。
在讀取操作期間通?？赏ㄟ^經(jīng)位線提供特定臨界電壓給控制柵極、提供第二特定電壓給與漏極相接的位線、將源極接地、且然后檢測位線電流而讀取存儲胞。假如存儲胞已程序化且臨界電壓相當(dāng)?shù)馗撸瑒t位線電流將為零或相當(dāng)?shù)?。假如存儲胞尚未程序化或清除，則臨界電壓將相當(dāng)?shù)?，在控制柵極上的特定電壓將增強(qiáng)隧道且位線電流將相當(dāng)高。
在讀取操作期間若提供給字線的電壓不是位于特定臨界電壓范圍內(nèi)時會發(fā)生可預(yù)知的問題。假如提供給字線譯碼器的電壓過高，則在此字線上的存儲胞可能受損或在此可能會有存儲胞的臨界電壓干擾。除此之外，提供太高的電壓亦可能導(dǎo)致存儲胞內(nèi)數(shù)據(jù)的保存失效。在字線上的高電壓亦可能影響所給定字線上的存儲胞的耐久性。假如字線電壓太低，則將無法產(chǎn)生足以適當(dāng)?shù)刈x取在字線上的存儲胞的位線電流。
在讀取操作期間提供電壓給字線的已知方法為使用在讀取操作期間通常升壓至較高操作電壓值的供應(yīng)電壓(Vcc)。隨著閃存技術(shù)的進(jìn)步及縮小技術(shù)的發(fā)展(0.25微米的存儲胞尺寸)，供應(yīng)電壓(Vcc)的電壓值已經(jīng)大約從5V降至3V。因?yàn)檫@些進(jìn)步，可降低在讀取操作期間允許提供給字線的可接受電壓范圍。
在閃存制造期間，就算在制造處理期間遭遇微小的變動亦可導(dǎo)致在讀取操作期間必須提供給字線的升壓電壓在各芯片間有所不同。此結(jié)果使得0.35微米處理的核心存儲胞必須容忍較大的升壓字線電壓的變動?？墒?，對于已將核心存儲胞的柵極耦接增加的0.25微米處理，柵極干擾對在讀取操作期間提供給核心存儲胞的柵極的字線臨界電壓電平可能需要較嚴(yán)格的控制。
最后，因?yàn)槲⑿酒倪M(jìn)一步縮小化，在讀取操作期間可嚴(yán)格控制提供給字線柵極的升壓電壓電平的方法和系統(tǒng)是有需要的。

發(fā)明內(nèi)容
本發(fā)明提出在閃存內(nèi)讀取操作期間用于產(chǎn)生和嚴(yán)格控制所使用升壓字線電壓的方法。在最佳實(shí)施例中，在字線電壓升壓電路內(nèi)所產(chǎn)生的柵極電壓可通過電器連接至字線電壓升壓電路的可調(diào)整截波電路而截波。將可調(diào)整截波電路設(shè)計(jì)成可在特定電壓電平時產(chǎn)生作用，其間接控制字線電壓升壓電路的輸出端所產(chǎn)生的升壓字線電壓的電壓電平。修整電路是電器連接至可調(diào)整截波電路且需要時用于調(diào)整可調(diào)整截波電路發(fā)生作用的電壓電平。
為可調(diào)整截波電路產(chǎn)生作用時的電壓電平所增加或減少的電壓量是不一定的，此乃因?yàn)橹圃炱陂g可調(diào)整截波電路所遭遇的程序變動。此電壓電平亦因?yàn)樵诠杌w上所制造的晶體管大小不同而有所變動?？烧{(diào)整截波電路是由晶體管組成且因此可調(diào)整截波電路發(fā)生作用時的電壓電平是由在截波路徑上所使用的晶體管的臨界電壓(Vt)決定。如先前所提出的，因?yàn)樵谧x取操作期間從字線電壓升壓電路提供給字線的升壓字線電壓的電壓電平是由可調(diào)整截波電路發(fā)生作用的電壓電平?jīng)Q定的，所以可通過改變可調(diào)整截波電路發(fā)生作用的電壓電平而將升壓字線電壓調(diào)整至大約5.0V的最佳值。
本發(fā)明的最佳實(shí)施例允許閃存在讀取操作期間可維持提供給字線的升壓字線電壓的電壓電平的嚴(yán)格控制，因而增加閃存的可靠性和耐久性。在本發(fā)明的最佳實(shí)施例中，修整電路是電氣連接至修整譯碼器。閃存利用修整譯碼器調(diào)整可調(diào)整截波電路發(fā)生作用時的電壓電平，且然后決定是否字線在操作期間可接收更高或更低的升壓字線電壓。多個內(nèi)容可尋址存儲器(“CAM”)電路是電氣連接至修整譯碼器。CAM電路用于控制此修整譯碼器，如先前所述其間接控制可調(diào)整截波電路在修整電路內(nèi)發(fā)生作用時的電壓電平。
字線電壓升壓電路的輸出是電氣連接至選通柵極和至少一個的字線譯碼器。如在現(xiàn)有技術(shù)已知的，典型的閃存裝置包含有幾個字線譯碼器，其在如讀取、寫入和刪除等操作期間用于將各種操作電壓電平轉(zhuǎn)換至所選擇的字線。選通柵極是與致能邏輯電路電氣連接，此邏輯電路通過在操作期間使選通柵極致能或禁能而控制選通柵極。在最佳實(shí)施例中，選通柵極亦與電源供應(yīng)連接端(Vcc)電氣連接。在將字線升壓至升壓字線電壓之前，致能邏輯電路利用電源供應(yīng)連接端(Vcc)上的電壓將字線提升至啟始狀態(tài)或預(yù)先充電字線之前使選通柵極致能。
如先前所提出，可調(diào)整截波電路發(fā)生作用時的電壓電平控制由字線電壓升壓電路所產(chǎn)生的升壓字線電壓的電壓電平。因?yàn)樵谥圃炱陂g所遭遇的處理變動，可調(diào)整截波電路可能是在較最佳值5.0V高或低的電壓電平時發(fā)生作用。因此必須依據(jù)每個閃存芯片的特性將可調(diào)整截波電路發(fā)生作用的電壓電平調(diào)高或調(diào)低。在測試期間必須決定是否需要調(diào)整可調(diào)整截波電路發(fā)生作用的特定電壓電平。假如需要調(diào)整，將CAM電路規(guī)劃成修整譯碼器會導(dǎo)致修整電路為可調(diào)整截波電路發(fā)生作用的電壓電平增加或減少電壓。
本發(fā)明的另一個最佳實(shí)施例提出截波和修整系統(tǒng)，其用于控制閃存中由字線電壓升壓電路所產(chǎn)生的升壓字線電壓。此截波和修整系統(tǒng)包含有可調(diào)整截波電路，其電氣連接至在字線電壓升壓電路中的電壓升壓器的輸出。電壓升壓器產(chǎn)生特定的柵極電壓，其在操作期間是由可調(diào)整截波電路以特定電壓電平截波?？烧{(diào)整截波電路發(fā)生作用的特定電壓電平控制升壓字線電壓的電壓電平。
修整電路電氣連接至可調(diào)整截波電路以便調(diào)整可調(diào)整截波電路發(fā)生作用時的電壓電平，因而控制由字線電壓升壓電路所產(chǎn)生的升壓字線電壓的電壓電平。截波和修整系統(tǒng)能夠?qū)⒆志€電壓升壓電路內(nèi)由電壓升壓器所產(chǎn)生的柵極電壓固定和調(diào)整至特定電壓電平，其對應(yīng)于在快閃存儲器內(nèi)操作期間必須提供給字線的最佳升壓字線電壓。
如先前所提出，本發(fā)明提出在閃存內(nèi)操作期間用于控制升壓字線電壓的方法。在最佳實(shí)施例中，在字線電壓升壓電路內(nèi)利用電壓升壓器產(chǎn)生柵極電壓。通過電器連接至字線電壓升壓電路的可調(diào)整截波電路以特定電壓電平截波柵極電壓。假如需要，可通過電器連接至可調(diào)整截波電路的修整電路調(diào)整此特定電壓電平。然后字線電壓升壓電路依據(jù)可調(diào)整截波電路用于截波電壓升壓器的柵極電壓的特定電壓電平產(chǎn)生升壓字線電壓。
上述方法和系統(tǒng)提供用于嚴(yán)格控制在讀取期間提供給在閃存中字線的升壓字線電壓。沒有這些方法和系統(tǒng)，升壓字線電壓可能太高或太低，因而導(dǎo)致數(shù)據(jù)保留及閃存整體操作的問題。假如升壓字線電壓太低，則無法正確讀取在字線內(nèi)的核心存儲胞的狀態(tài)且閃存將失效。假如提供給字線的升壓字線電壓太高，則閃存將遭遇柵極干擾及降低數(shù)據(jù)保存性，因而導(dǎo)致可靠度問題。
本發(fā)明的這些及其它特性和優(yōu)點(diǎn)將因下列參考附圖對本發(fā)明所提供的最佳實(shí)施例進(jìn)行說明時而變得更加顯而易見。
用于實(shí)現(xiàn)本發(fā)明的模式在下文中通過參考特定結(jié)構(gòu)提出本發(fā)明的范例實(shí)施例，且那些具有技術(shù)領(lǐng)域技術(shù)人員將承認(rèn)可對此特定結(jié)構(gòu)進(jìn)行各種修改及修正而不會偏離所附申請專利的目的。本發(fā)明適用于任何形式的存儲器存儲裝置；可是，本發(fā)明的最佳實(shí)施例是針對閃存而設(shè)計(jì)。
所有電氣參數(shù)僅供參考用，且可將其修正成適用于使用其它電氣參數(shù)的各種存儲器存儲裝置。舉例而言，在最佳實(shí)施例中，電源電壓(Vcc)為3.0V，可是其亦可以是5.0V或其它的電源電壓。假如選擇不同的電源電壓，可修改不同的操作位準(zhǔn)以便能適用于此領(lǐng)域中各種已知電源電壓。除此之外，那些本領(lǐng)域技術(shù)人員亦可認(rèn)知此電源電壓(Vcc)通常在操作期間是在由負(fù)載所引起的電壓范圍和由使用閃存的系統(tǒng)所經(jīng)歷的各種其它操作參數(shù)間變動。


圖1是顯示具有本發(fā)明最佳實(shí)施例的最佳閃存10的部分方塊圖。最佳閃存10包含有可調(diào)整截波電路12、修整電路14、修整譯碼電路16、至少一個的內(nèi)容可尋址存儲器(“CAM”)電路18、字線電壓升壓電路20、電源電壓連接端(Vcc)22、選通柵極24、致能邏輯電路26、字線譯碼器28和以所示方式電氣連接的至少一個的字線30。在本發(fā)明最佳實(shí)施例中，字線電壓升壓電路20用于產(chǎn)生在讀取操作期間提供給字線30的升壓字線電壓。
如圖所示，可調(diào)整截波電路12是電氣連接至字線電壓升壓電路20?？烧{(diào)整截波電路12以特定電壓電平截波在字線電壓升壓電路20內(nèi)所產(chǎn)生的柵極電壓。在本發(fā)明最佳實(shí)施例中，可調(diào)整截波電路12發(fā)生作用的電壓電平用于控制由字線電壓升壓電路20所產(chǎn)生的升壓字線電壓的電壓電平。最好將可調(diào)整截波電路12設(shè)計(jì)成在升壓字線大約為5.0V的電壓時發(fā)生作用；可是，如先前所提出，因?yàn)樵谥圃爝^程中所遭遇的變動，可調(diào)整截波電路12可能在較高或較低的電壓電平時發(fā)生作用。
可調(diào)整截波電路12發(fā)生作用的電壓電平是由閃存10內(nèi)的外圍晶體管的臨界電壓(Vt)決定，尤其是，由在可調(diào)整截波電路12中所使用的晶體管(在圖1中未顯示)的臨界電壓(Vt)決定。閃存10的外圍區(qū)域內(nèi)所使用的晶體管的臨界電壓(Vt)是在制造之后測試期間決定的，此使得其可決定可調(diào)整截波電路12發(fā)生作用的電壓電平為何，且因此可決定讀取操作期間提供給字線30的升壓字線電壓。依據(jù)此決定，可利用修整電路14調(diào)整可調(diào)整截波電路12發(fā)生作用的電壓電平，因而調(diào)整讀取操作期間提供給字線30的升壓字線電壓的電壓電平。
可調(diào)整截波電路12亦電氣連接至修整電路14。修整電路14用于調(diào)整可調(diào)整截波電路12發(fā)生作用的電壓電平，因而可調(diào)整由字線電壓升壓電路20所產(chǎn)生的升壓字線電壓。如將在下文中更詳細(xì)說明的，將修整電路14設(shè)計(jì)成可從由可調(diào)整截波電路12所產(chǎn)生的截波路徑增加或移除臨界電壓(Vt)，因而更改調(diào)整可調(diào)整截波電路12發(fā)生作用的電壓電平。
修整電路14亦與修整譯碼電路16電氣連接。修整譯碼電路16控制修整電路14為可調(diào)整截波電路12發(fā)生作用的電壓電平所增加或移除的電壓數(shù)量。修整譯碼電路16亦與CAM電路18電氣連接，此CAM電路18規(guī)劃成用于控制修整譯碼電路16。CAM電路18在測試期間進(jìn)行規(guī)劃以便控制修整譯碼電路16為可調(diào)整截波電路12發(fā)生作用的電壓電平所增加或移除的電壓數(shù)量。
如圖1中進(jìn)一步顯示的，字線電壓升壓電路20的輸出是電氣連接至選通柵極24和字線譯碼器28。選通柵極24電器連接至電源電壓連接端(Vcc)22和致能邏輯電路26。選通柵極24是由致能邏輯電路26控制，其在以由字線電壓升壓電路20產(chǎn)生的升壓字線電壓升壓字線30前使選通柵極24致能。完成此動作以便在提供升壓字線電壓給字線30前以從電源電壓連接端(Vcc)22所取得的電壓電平起始或預(yù)充電字線。
字線譯碼器28與字線電壓升壓電路20和選通柵極24電器連接。字線譯碼器28亦與字線30電器連接且用于在讀取期間轉(zhuǎn)移或通過由字線電壓升壓電路20所產(chǎn)生且由可調(diào)整截波電路12控制的升壓字線電壓給所選擇的字線30。字線譯碼器28亦用于通過或轉(zhuǎn)移在電源電壓連接端(Vcc)22上的電源電壓給字線30。當(dāng)選通柵極24和所預(yù)定的字線譯碼器28已致能，在電源電壓連接端(Vcc)22上的電源電壓是轉(zhuǎn)移至字線30以便在提供升壓字線電壓之前預(yù)先充電字線30。
閃存10利用字線電壓升壓電路20產(chǎn)生在讀取操作期間提供給字線30的升壓字線電壓。在本發(fā)明最佳實(shí)施例中，字線電壓升壓電路20最好將在電源電壓連接端(Vcc)22的電壓大小從大約3.0V升壓至大約5.0V。最好將可調(diào)整截波電路12設(shè)計(jì)在大約3.3V時發(fā)生作用，因此可導(dǎo)致使字線電壓升壓電路20所產(chǎn)生升壓字線電壓設(shè)定在大約5.0V。
如先前所提出，因?yàn)橹圃斐绦虻淖儎?，可調(diào)整截波電路12可能在較高或較低的電壓發(fā)生作用，且因此調(diào)整可調(diào)整截波電路12發(fā)生作用的電壓電平可能需要通過修整電路14調(diào)整。如先前所提出，升壓字線電壓的電壓電平是由可調(diào)整截波電路12發(fā)生作用的電壓電平?jīng)Q定。因?yàn)橹圃斐绦虻淖儎涌赡軐?dǎo)致可調(diào)整截波電路12在較高或較低電壓電平時發(fā)生作用而導(dǎo)致大約5.0V的最佳升壓字線電壓電平發(fā)生改變，修整電路14用于提高或降低可調(diào)整截波電路12發(fā)生作用的電壓電平。因此，最好通過修整電路14調(diào)整可調(diào)整截波電路12以便使其發(fā)生作用的電壓電平會導(dǎo)致使由字線電壓升壓電路20所產(chǎn)生的升壓字線電壓設(shè)定在大約5.0V。
如先前所提出，現(xiàn)有技術(shù)中的閃存是使用0.35微米處理的制造技術(shù)，由字線電壓升壓電路20所產(chǎn)生的升壓字線電壓的較大范圍變動是可由字線30中的核心單元忍受的。因?yàn)樽志€30的核心單元可容忍較大范圍變動的升壓字線電壓的電壓電平，所以在讀取操作期間不需要嚴(yán)格控制由字線電壓升壓電路20產(chǎn)生且最后提供給字線30的電壓大小。對使用0.25微米處理技術(shù)的閃存，在此需增加閃存的柵極耦接，故更可能發(fā)生柵極干擾，因而在讀取操作期間需要嚴(yán)格控制由字線電壓升壓電路20產(chǎn)生且提供給字線30的升壓字線電壓。
如圖1中所顯示，可調(diào)整截波電路12是電氣連接至修整電路14。在最佳實(shí)施例中，修整電路14可從由可調(diào)整截波電路12所產(chǎn)生的截波路徑增加或移除至少一個的臨界電壓(Vt)。在閃存制造之后的測試期間決定可調(diào)整截波電路12發(fā)生作用的電壓電平。假如可調(diào)整截波電路12是在較所需更高的電壓電平發(fā)生作用，則修整電路14可從截波路徑移除一個的臨界電壓(Vt)，因而降低可調(diào)整截波電路12發(fā)生作用的電壓電平。另一方面，假如在測試期間判斷可調(diào)整截波電路12將在較所需更低的電壓電平發(fā)生作用，則修整電路14為截波路徑增加一個的臨界電壓(Vt)，因而提高可調(diào)整截波電路12發(fā)生作用的電壓電平。因此，如果需要可以調(diào)整由字線電壓升壓電路20所產(chǎn)生的升壓字線電壓。
在本發(fā)明最佳實(shí)施例中，由修整電路14對可調(diào)整截波電路12進(jìn)行調(diào)整的數(shù)量是由修整譯碼電路16控制。修整譯碼電路16是由CAM電路18控制，其如先前所提出，是在測試期間進(jìn)行程序化的。最好將可調(diào)整截波電路12設(shè)定為是在適合讀取在字線30中的快閃晶體管的電壓電平發(fā)生作用，此電壓電平如先前所提出已知大約為5.0V。CAM電路18是在決定可調(diào)整截波電路12中晶體管的臨界電壓(Vt)的程序變量的狀態(tài)后才程序化。因此，CAM電路18和修整譯碼電路16控制從可調(diào)整截波電路12發(fā)生作用的電壓電平所增加或移除的電壓數(shù)量。
如圖2所示，可調(diào)整截波電路12最好包含有以如圖所示電氣連接的p-隧道晶體管32、多個n-隧道本征晶體管34、36、38及接地端40。一旦在字線電壓升壓電路20內(nèi)所產(chǎn)生的柵極電壓達(dá)到特定電壓電平則可調(diào)整截波電路12發(fā)生作用。如先前所提出，可調(diào)整截波電路12發(fā)生作用的電壓電平是受修整電路14控制?？烧{(diào)整截波電路12發(fā)生作用的電壓電平亦是由p-隧道晶體管32和n-隧道本征晶體管34、36、38所產(chǎn)生的截波路徑的臨界電壓(Vt)決定，其可由在測試期間讀取這些裝置的臨界電壓(Vt)而決定。
因?yàn)橹圃炱陂g的程序變動，組裝在閃存10外圍區(qū)域的晶體管的臨界電壓(Vt)將會有某些程度的變動?？烧{(diào)整截波電路12和字線電壓升壓電路20位于外圍區(qū)域內(nèi)。如先前所提出，可調(diào)整截波電路12發(fā)生作用的電壓電平是由晶體管32、34、36、和38所產(chǎn)生截波電路的臨界電壓(Vt)決定。因此在可調(diào)整截波電路12中的晶體管32、34、36、和38的臨界電壓(Vt)將因?yàn)樵谥圃旖M裝期間所遭遇的變動而改變，所以可調(diào)整截波電路12發(fā)生作用的電壓電平可依據(jù)這些程序變動而改變。
如圖2中進(jìn)一步顯示的，修整電路14是由如圖所示電器連接的多個n隧道晶體管42、44、和46組成。修整譯碼電路16電氣連接至在修整電路14中的各n隧道晶體管42、44、和46的柵極。除此之外，如圖2中所示，在修整電路14中的各n隧道晶體管42、44、和46的漏極和源極是電氣連接至在可調(diào)整截波電路12中的各N-隧道晶體管34、36、38的漏極和源極。當(dāng)完成制造程序測試閃存10時，可將CAM電路18程序化成使修整譯碼電路16可導(dǎo)致在修整電路14中的各n隧道晶體管42、44、和46致能或禁能，因而改變可調(diào)整截波電路12發(fā)生作用的電壓電平。
假如修整電路14中的n隧道晶體管42、44、和46的一致能，則將在可調(diào)整截波電路12中的與該致能n-隧道晶體管42、44、和46電氣連接的個別n-隧道本征晶體管34、36、38短路。通過將n-隧道晶體管34、36、38的一短路，可從由可調(diào)整截波電路12所產(chǎn)生的截波電路上移除跨經(jīng)n-隧道本征晶體管34、36、38的臨界電壓(Vt)位準(zhǔn)。因此，可通過移除或增加在可調(diào)整截波電路12的截波電路上跨經(jīng)各n-隧道本征晶體管34、36、38的臨界電壓(Vt)而降低或增加可調(diào)整截波電路12發(fā)生作用的電壓電平。
如圖2中所顯示，字線電壓升壓電路20最好包含有電壓升壓器48、零臨界值晶體管50和升壓電容器52。電壓升壓器48用于為在電源電壓連接端(Vcc)22上可獲得的電壓電平升壓，此電壓電平大約可以從2.7V-3.6V變化至5.0V。電壓升壓器在此技術(shù)中已眾所周知故在電壓升壓器48中所使用的電路的詳細(xì)說明對了解本發(fā)明并無幫助。針對本發(fā)明的目的而言，僅需要了解最好將電壓升壓器48設(shè)計(jì)成使在電源電壓連接端(Vcc)22上可獲得的電壓升壓至大約5.0V的升壓字線電壓。
如圖2中所說明，在可調(diào)整截波電路12中p-隧道晶體管32的源極是電氣連接至電壓升壓器48的輸出。因?yàn)榭烧{(diào)整截波電路12是與電壓升壓器48的輸出電氣連接，可調(diào)整截波電路12能夠以可調(diào)整截波電路12發(fā)生作用的特定電壓電平截波由電壓升壓器48所產(chǎn)生的柵極電壓。如在此技術(shù)中所已知的，截波用于使特定裝置固定或維持以特定直流電壓電平操作。
電壓升壓器48的輸出亦與零臨界值晶體管50電氣連接。零臨界值晶體管50的源極是與升壓電容52電氣連接，其再連接至選通柵極24和字線譯碼器28。就本發(fā)明的目的而言，僅需要了解字線電壓升壓電路20的零臨界值晶體管50用于在讀取操作期間將由電壓升壓器48所產(chǎn)生的電壓傳送至升壓電容器52。因此，零臨界值晶體管50在此最佳實(shí)施例中做為源極隨耦器，將零臨界值晶體管50的柵極電壓傳送至零臨界值晶體管50的源極，其然后再傳送此電壓至升壓電容器52。在最佳實(shí)施例中，可調(diào)整截波電路12控制升壓電容器52所遭遇的電壓升壓大小，其間接控制在讀取期間提供給字線30的升壓字線電壓。
如圖2中進(jìn)一步顯示，在本發(fā)明的最佳實(shí)施例中，選通柵極24包含有p-隧道晶體管54。p-隧道晶體管54的源極是與電源電壓連接端(Vcc)22電氣相接，且p-隧道晶體管54的漏極是與升壓電容器52和字線譯碼器28電氣相接。在操作期間，選通柵極24是由致能邏輯電路26致能，所以如先前所提出，在電源電壓連接端(Vcc)22上可獲得的電壓在將由字線電壓升壓電路20所產(chǎn)生的升壓字線電壓轉(zhuǎn)移至字線30之前起始或預(yù)先充電字線30。
如在此技術(shù)中所已知的，字線譯碼器28用于在閃存10操作期間轉(zhuǎn)移各種操作電壓給字線30。字線譯碼器28是與升壓電容器52和選通柵極24電氣相接。在此技術(shù)中所知道的字線譯碼器及組成此字線譯碼器的電路的詳細(xì)說明對了解本發(fā)明是不需要的。就本發(fā)明的目的而言僅需要了解字線譯碼器28能夠在讀取操作將由字線電壓升壓電路20所產(chǎn)生的升壓字線電壓轉(zhuǎn)移至字線30。
如上述所提出的，本發(fā)明包含有降低閃存10的處理敏感度的方法，且因此可從制造程序中提升產(chǎn)量。為了降低處理敏感度，將可調(diào)整截波電路12設(shè)計(jì)成可對在可調(diào)整截波電路12中的晶體管32、34、36、和38的臨界電壓(Vt)變動進(jìn)行自我補(bǔ)償?？烧{(diào)整截波電路12因?yàn)閜-隧道晶體管32是與n-隧道本征晶體管34電氣串接所以能夠自我補(bǔ)償；且如在此技術(shù)中所已知，假如增加一個臨界電壓(Vt)，則其它的會降低。除此之外，通過此額外的修整電路14，最佳的閃存10能夠增加或移除在截波路徑上的本質(zhì)臨界電壓(Vt)，因而改變可調(diào)整截波電路12發(fā)生作用的電壓電平，且進(jìn)而判斷是否字線30在讀取操作期間是以較高或較低的升壓字線電壓截波。
對生產(chǎn)一批其在可調(diào)整截波電路12上的晶體管32、34、36和38的臨界電壓(Vt)已增加的閃存10的制造程序而言，其字線電壓升壓電路20將因晶體管32、34、36和38的臨界電壓(Vt)增加所以升壓較高。因此，電壓升壓器48所產(chǎn)生的柵極電壓將需要降低以便提供最佳的升壓字線電壓。為了降低可調(diào)整截波電路12發(fā)生作用的電壓電平，可利用修整電路14從截波路徑移除本質(zhì)臨界電壓(Vt)，在此其將在可調(diào)整截波電路12內(nèi)的各n-隧道本征晶體管34、36、和38短路。通過利用在修整電路14內(nèi)的各n-隧道晶體管42、44、和46移除在n-隧道晶體管34、36、和38內(nèi)的本征晶體管二極管可達(dá)成上述目的。另一方面，對生產(chǎn)一批其在可調(diào)整截波電路12上的晶體管32、34、36和38的臨界電壓(Vt)已降低的閃存10的制造程序而言，其字線30將因可調(diào)整截波電路12會在來自電壓升壓器48的較低柵極電壓發(fā)生作用所以會升壓較少。因此，可調(diào)整截波電路12發(fā)生作用的電壓電平將必須提高以便提供最佳的升壓字線電壓。為了提高可調(diào)整截波電路12發(fā)生作用的電壓電平，在可調(diào)整截波電路12內(nèi)的各n-隧道本征晶體管34、36、和38將不會因?yàn)樵谛拚娐?4內(nèi)的各n-隧道晶體管42、44、和46而短路。因此，本發(fā)明能夠通過調(diào)整和維持在讀取操作期間提供給字線30的升壓字線電壓的嚴(yán)格控制而補(bǔ)償在制造期間所遭遇的程序變動。
雖然利用閃存EPROM詳細(xì)說明最佳實(shí)施例，本發(fā)明可應(yīng)用于任何非揮發(fā)性可寫入存儲器，包含有但非局限于EPROMs、EEPROMs、和閃存，其包含有如NOR、NAND、AND、劃分位線NOR(DINOR)、和鐵電隨機(jī)存取存儲器(FRAM)。雖然已經(jīng)參考特定范例實(shí)施例描述本發(fā)明，但很明顯地可對這些實(shí)施例進(jìn)行各種修正和更改而不會偏離將在權(quán)利要求書中所提出的廣義精神和目的。因此，規(guī)范和附圖僅是做為說明而非限制。
權(quán)利要求
1.一種在閃存(10)內(nèi)于讀取操作期間用于控制升壓字線電壓的方法，此方法包含有下列步驟利用電壓升壓器(48)在字線電壓升壓電路(20)內(nèi)產(chǎn)生柵極電壓；利用與前述字線電壓升壓電路(20)電氣連接的可調(diào)整截波電路(12)以特定電壓電平截波前述的柵極電壓，其中前述的特定電壓電平可通過與前述可調(diào)整截波電路(12)電氣連接的修整電路(14)而調(diào)整；以及依據(jù)前述的特定電壓電平通過前述字線電壓升壓電路(20)產(chǎn)生前述的升壓字線電壓。
2.如權(quán)利要求1的方法，還包含有將前述的升壓字線電壓轉(zhuǎn)移給至少一個字線(30)的步驟。
3.如權(quán)利要求1的方法，其中前述的修整電路(14)是電氣連接至修整譯碼電路(16)，用于控制由前述的修整電路(14)所進(jìn)行的電壓調(diào)整。
4.一種用于控制在閃存內(nèi)由字線電壓升壓電路(20)所產(chǎn)生的升壓字線電壓的截波和修整系統(tǒng)，此系統(tǒng)包含有可調(diào)整截波電路(12)，此可調(diào)整截波電路(12)電氣連接至在前述字線電壓升壓電路(20)內(nèi)的電壓升壓器(48)的輸出，其中前述的可調(diào)整截波電路(12)是在控制前述升壓字線電壓的電壓電平的特定電壓電平發(fā)生作用；和修整電路(14)，此修整電路(14)電氣連接至前述的可調(diào)整截波電路(12)用于調(diào)整前述的特定電壓電平。
5.如權(quán)利要求4的截波和修整系統(tǒng)，還包含有電氣連接至前述字線電壓升壓電路(20)和至少一個的字線(30)的字線譯碼器(28)，其中前述的字線譯碼器(28)將前述的升壓字線電壓轉(zhuǎn)移至各字線(30)。
6.如權(quán)利要求4的截波和修整系統(tǒng)，還包含有電氣連接至前述的修整電路(14)的修整譯碼電路(16)，其中前述的修整譯碼電路(16)控制由前述的修整電路(14)所進(jìn)行的電壓調(diào)整量。
7.如權(quán)利要求4的截波和修整系統(tǒng)，還包含有電氣連接至前述的修整譯碼電路(16)的至少一個的內(nèi)容可尋址存儲器電路(18)，其中前述至少一個內(nèi)容可尋址存儲器電路(18)控制前述的修整譯碼電路(16)。
8.一種在閃存中于讀取操作期間升壓字線(30)的方法，此方法包含有下列步驟利用在字線電壓升壓電路(20)內(nèi)的電壓升壓器(48)產(chǎn)生柵極電壓；利用與前述電壓升壓器(48)的輸出電氣連接的可調(diào)整截波電路(12)的以特定電壓電平截波前述的柵極電壓；通過與前述可調(diào)整截波電路(12)電氣連接的修整電路(14)而調(diào)整前述可調(diào)整截波電路(12)發(fā)生作用的特定電壓電平；依據(jù)前述的特定電壓電平通過前述字線電壓升壓電路(20)產(chǎn)生升壓字線電壓；和通過與前述字線電壓升壓電路(20)電氣連接之前述的字線譯碼器(28)將前述的升壓字線電壓轉(zhuǎn)移至至少一個的字線(30)。
9.如權(quán)利要求8的方法，還包含有在通過前述升壓字線電壓升壓前述字線(30)之前通過在電源電壓連接端(22)上的電壓預(yù)先充電前述的字線(30)。
10.如權(quán)利要求8的方法，還包含有利用修整譯碼電路(16)控制由前述的修整電路(14)所進(jìn)行的電壓調(diào)整量的步驟。
全文摘要
本發(fā)明提供在閃存(10)中于讀取操作期間用于控制升壓字線電壓的方法和系統(tǒng)。在最佳實(shí)施例中，利用在字線電壓升壓電路(20)內(nèi)的電壓升壓器(48)產(chǎn)生柵極電壓。與字線電壓升壓電路(20)電氣連接的可調(diào)整截波電路(12)用于以由電壓升壓器(48)產(chǎn)生的特定電壓電平截波柵極電壓?？赏ㄟ^與可調(diào)整截波電路(12)電氣連接的修整電路(14)依據(jù)在制造期間可調(diào)整截波電路(12)所遭遇的處理變動調(diào)整此特定電壓電平。
文檔編號G11C16/08GK1404610SQ01805426
公開日2003年3月19日 申請日期2001年2月7日 優(yōu)先權(quán)日2000年2月28日
發(fā)明者C·S·比爾, R·P·加達(dá)拉 申請人:先進(jìn)微裝置公司