專利名稱：具有多用途插腳引線的eeprom存儲芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及存儲芯片，更具體點說，涉及可進行電擦除和編程的只讀存儲器(EEPROM)和Flash EEPROM芯片的外部連接。
背景技術(shù)：
一個非易失性存儲器系統(tǒng)，比如一個Flash EEPROM，包括許多存儲芯片。各個芯片包括一組存儲單元以及相關(guān)的外圍電路，它們通過一組插腳引線在外部連接起來。指令、地址和數(shù)據(jù)信息通過這些引腳進行傳遞。此外，在EEPROM和Flash存儲器中，通常還有一組管腳用于連接芯片外的電荷存儲器。
對EEPROM單元進行編程和擦除所需要的電壓通常比讀取存儲器所需要的普通工作電壓要高。為了產(chǎn)生更高的電壓Vpp，使用了一個高電壓發(fā)生電路。這個高電壓發(fā)生電路是一個DC(直流)到DC的電壓變換器，該變換器通常包括某種形式的連接到一組電容上的電荷泵(charge pump)，其中，上述電容上的電壓從標準邏輯電平Vdd開始一級一級增加直至達到電壓Vpp為止。在存儲器系統(tǒng)中，單個芯片上的電荷泵經(jīng)常被用來向系統(tǒng)中其它的一些或所有芯片供電。這樣，上述電容不僅必須提供電壓Vpp，大多數(shù)情況下還要一同提供一個足夠大的編程電流。盡管大多數(shù)高電壓發(fā)生電路通常是被放置在存儲芯片上的，但是相對較大的電荷存儲裝置就不是，因為這些電容不容易被實現(xiàn)為存儲芯片的一部分。結(jié)果，芯片上的許多管腳就必須被用于連接芯片外的電荷存儲器和在芯片上的電力發(fā)生電路的其余部分。正如美國專利號5508971中描述的那樣，該專利被冠名為“Programmable Power Generation Circuit for Flash EEPROMMemory Systems(用于Flash EEPROM存儲系統(tǒng)的可編程電力生成電路)”，該專利在這里通過這個引用被包括進來。
通常要把多個芯片集成到單個的存儲器系統(tǒng)中，這一點在美國專利號5430859中有所說明，該專利被冠名為“Solid State MemorySystem Including Plural Memory Chips and a serialized Bus(包括多個存儲芯片和一個串行化總線的固態(tài)存儲器系統(tǒng))”，該專利被授權(quán)給Norman等人，并且通過這里的引用被包括進來。當數(shù)據(jù)被發(fā)送給所述的系統(tǒng)時，同時也需要地址來指定系統(tǒng)中的某個芯片以及在被選址芯片中的具體位置。例如，如果數(shù)據(jù)以串行信號輸入，第一個周期會以一個芯片地址來指示芯片該數(shù)據(jù)應(yīng)傳送到哪個芯片，而在后面的周期中會有組地址跟隨。接著芯片就把這個芯片地址與它自己的位置依次比較，來確定它是不是被選址的芯片。然而，這樣做需要芯片知道它自己在裝置中的地址。由于單個的芯片可能都是相同的，因此通常使用一組設(shè)備選擇管腳，通過芯片是如何連接到系統(tǒng)上的來指定上述地址。有一組引腳，通過引腳到器件的連接來告知一個單個的芯片它在系統(tǒng)中的地址。
隨著對非易失性存儲器更大存儲量和更快速度的需求的增長，對芯片管腳數(shù)量的需求也在增長。增加一個存儲系統(tǒng)中每個存儲模塊上的存儲芯片數(shù)量意味著一個芯片需要更多的設(shè)備選擇管腳例如，在16芯片存儲模塊中4個芯片選擇管腳就能唯一確定一個具體的芯片，而64芯片存儲模塊就需要6個這樣的管腳。為了更快速的傳輸數(shù)據(jù)，要以更大的單位傳送數(shù)據(jù)。盡管數(shù)據(jù)可能是串行輸入的，但這可能并不是以比特寬度串行的例如，數(shù)據(jù)可能被以數(shù)個字節(jié)組成的字節(jié)片形式一次編程和讀入存儲單元，來更快的把這個數(shù)據(jù)送入或送出存儲單元組。要把這個字節(jié)片的數(shù)據(jù)送入或送出芯片，它可以被串行地傳送，但是，假定以字節(jié)寬度串行傳送就需要8個管腳用于串行輸入或輸出。這些類型的改進在待決的美國專利申請09/505555中有更詳細的描述，該專利于2000年2月17日存檔，由Kevin M.Conley，JohnS.Mangan和Jeffery G.Craig提出，并被冠名為“Flash EEPROMSystem with Simultaneous Multiple Data Sector Programming andStorage of Physical Block Characteristics in Other Designated Blocks(能同時進行多數(shù)據(jù)區(qū)編程和在其它指定塊中存儲物理塊特性的Flash EEPROM系統(tǒng))”，該專利在此通過引用被包括進來。
當數(shù)據(jù)傳輸和芯片辨識同時需要更多的管腳時，有許多理由能說明為什么在一個芯片上有較少的管腳更為可取。一是一個芯片周邊可利用空間的問題。存儲裝置上管腳較少就能使得整個裝置比較小，并且最終降低裝置的成本。此外，管腳數(shù)量、排布和尺寸常常是被標準化為一個比如說28管腳的封裝，因此要隨著每次芯片技術(shù)中的遞增變化改變這一點往往是不實際的。同樣，較少的管腳導致更低的成本和更高的系統(tǒng)可靠性，這是一條普遍規(guī)律。

發(fā)明內(nèi)容
本發(fā)明通過在芯片的高電壓發(fā)生器電路和片選電路之間復用一組管腳的方法，減少了對EEPROM存儲芯片或flash EEPROM芯片的管腳數(shù)量的需求。當芯片接受到一個使能信號，所述的一組管腳被連接到芯片的電荷泵電路上，使它能夠通過這些管腳被連接到外部的一組電容上。當使能信號被取消時，該組管腳就被連接到片選電路上。當所述芯片是一組芯片的一部分時，所述的這組管腳就可以被用于指定一個芯片地址來確定該芯片在芯片組中的位置。
當許多芯片被放置在一個芯片組中，一個(或多個)芯片向芯片組中的其它芯片提供擦除和編程工作所需要的高電壓和電流。為了能夠做到這一點，該芯片被使能并且通過上述的一組管腳連接到外部電容上。其它芯片未被使能并且使用上述的一組管腳來確定它們的組地址。由于被使能的那個芯片(或多個芯片)不能以這種方式指定地址，所以該芯片被放置在芯片組內(nèi)一個預(yù)先指定的位置，并且在響應(yīng)使能信號時這個預(yù)先指定的地址被提供給片選電路。
本發(fā)明其它的目標、優(yōu)點以及特性將在下面關(guān)于優(yōu)選實施方式的描述中展現(xiàn)出來，這些描述需要與隨帶的附圖一同使用。


圖1示出了一個具體實現(xiàn)了本發(fā)明的存儲芯片。
圖2示出了一個存儲模塊，該模塊由圖1所示的芯片組成。
具體實施例方式
圖1是一個典型的包含了本發(fā)明許多方面特征的實施方式。它是一個非易失性存儲芯片100的局部框圖，該芯片被運用于待決的美國專利申請所描述的系統(tǒng)中，該專利申請被冠名為“Flash EEPROMSystem with Simultaneous Multiple Data Sector Programming andStorage of Physical Block Characteristics in Other Designated Blocks(能同時進行多數(shù)據(jù)區(qū)編程和在其它指定塊中存儲物理塊特性的Flash EEPROM系統(tǒng))”，并已在上面的引用中被包括進來了。該芯片包括一個高電壓發(fā)生器110，一個多路復用電路/輸入緩沖器MUX130，以及一個包括了一個芯片地址解碼器121和一個比較模塊123的設(shè)備選擇電路120。其他外圍元件和實際的存儲單元組都被去掉了以便簡化討論。同樣，只有對應(yīng)于下面將要討論的管腳的那些輸入才被明確地標示出來，而其它的輸入(比如時鐘信號，標準邏輯電平電壓，等等)都被省略了來使說明更加簡明。
高電壓發(fā)生器110是一個DC-DC的轉(zhuǎn)換器，用來由標準邏輯電平電壓Vdd產(chǎn)生對EEPROM單元進行編程和擦除所需要的高電壓Vpp。(用于標準邏輯電平電壓Vdd和接地的連線沒有被表示出來。)該高電壓發(fā)生器是基于一個電荷泵的，但是實際的電荷存儲器是安置在芯片外的，這是由于需要用來提供編程電壓和電流的大電容不易被結(jié)合到集成電路中。該連接是通過CAP/設(shè)備選擇133來實現(xiàn)的。圖中示出了4根這樣的管腳，而實際的管腳數(shù)是一個設(shè)計選擇的問題。當電荷泵被管腳131上的信號PUMPENB使能后，它就能夠響應(yīng)管腳155上提供的控制信號Vppe來向芯片100提供高電壓Vpp。當多個芯片被組合為單個的模塊，就像下面在圖2中將要討論的，其中芯片100就被放置在這樣的設(shè)備環(huán)境中，通常使用一個芯片來向其它的芯片提供電壓Vpp。從而，該芯片需要提供足以用于對模塊中所有芯片進行編程的電壓和電流。為了這個目的，要在管腳151上向芯片外提供電壓Vpp。如果芯片100需要從外面接收Vpp的話，Vpp將從管腳153進入芯片盡管管腳151和153是被示為分開的，但是在其他的一些實施方式中，這兩個管腳可能合并為一個單獨的管腳，這是由于芯片100到底是用于產(chǎn)生Vpp還是接收Vpp可以由PUMPENB 131來確定。關(guān)于芯片這些部分的工作情況在美國專利號5508971中有更充分的展開，該專利已通過上述的引用包括進來了。
數(shù)據(jù)通過串行總線140傳送給芯片。這里串行并不是代表比特寬度的串行，而是表示多比特寬度的、但又比編程和讀取中的“字節(jié)片”總寬度小的串行。例如，所述芯片可能使用這樣一種體系結(jié)構(gòu)，該結(jié)構(gòu)能進行64單元的塊編程，但是這個數(shù)據(jù)將被一次一個字節(jié)地串行送入芯片然后被編譯為一個塊。當芯片100是如圖2中所示的模塊的一部分時，在較早的周期上還有芯片地址數(shù)據(jù)先于實際的串行數(shù)據(jù)送入。為了確定傳送進來的數(shù)據(jù)是打算送入芯片100還是模塊中的其它芯片，串行總線140被連接到設(shè)備選擇電路120上，在該電路中，片地址數(shù)據(jù)與芯片實際地址在模塊123中進行比較來尋找匹配。
芯片地址由同樣是芯片選擇電路120一部分的芯片地址解碼器121提供給比較器123。芯片地址解碼器121被連接到設(shè)備選擇管腳125和CAP/設(shè)備選擇管腳133上。當芯片被安置在一個多芯片模塊中時，通過有選擇性地對這些管腳加上一個模式電壓，即對一些管腳加上邏輯低電平而其它管腳加上邏輯高電平，就能確定一個芯片在模塊中的位置。接著芯片地址解碼器121用這些管腳上的值來提供給比較器123。對于圖1所示的典型實施方式，設(shè)備選擇是通過分為兩組的6個管腳的組合來實現(xiàn)的。第一組，CAP/設(shè)備選擇133確定了芯片在16個子模塊的哪一個子模塊中；而第二組，設(shè)備選擇125則識別確定出子模塊4個存儲裝置中的一個。設(shè)備選擇所需要的管腳數(shù)量以及它們是否被拆分為子模塊，這些都是設(shè)計上的選擇。芯片在存儲系統(tǒng)中的安排以及數(shù)據(jù)的串行傳輸在美國專利號5430859中有更充分的討論，該專利已經(jīng)通過上述的引用被包括進來。
在上面的討論中。CAP/設(shè)備選擇管腳組133提供兩種功能，就是把高電壓發(fā)生器110連接到電荷存儲器以及把芯片地址解碼器121連接到一個設(shè)備選擇電壓模式。由于這些管腳一次只能完成這些功能中的一項，CAP/設(shè)備選擇133通過一個多路復接器/輸入緩沖器MUX 130同時連接到高電壓發(fā)生器110和芯片地址解碼器121上。當電荷泵使能信號PUMPENB 131時，那么芯片100上的電荷泵不會被用來產(chǎn)生Vpp，則高電壓發(fā)生器110也無需到外部電容的接線，這樣，任何電容管腳都是多余的。通過把PUMPENB 131同時接到MUX 130上，就可以在PUMPENB 131被取消時把CAP/設(shè)備選擇管腳133連接到芯片地址解碼器，這樣它們就能被用來進行芯片選擇。當PUMPENB131被聲明時，MUX 130則將高電壓發(fā)生器110連接到CAP/設(shè)備選擇133管腳，使高電壓發(fā)生器能夠連接到外部電容上從而可以響應(yīng)控制信號Vppe 155來產(chǎn)生Vpp；然而這將給芯片地址解碼器121留下一個關(guān)于模塊中芯片100的地址的不確定值。因此，PUMPENB 131還同時被提供給設(shè)備選擇電路120，以便在該使能信號被聲明時指定一組預(yù)定的值，比如全邏輯低電平或全邏輯高電平?；蛘?，MUX 130自己能夠向芯片地址解碼器121的那些輸入端提供這組預(yù)定值，而不需要PUMPENB 131到芯片地址解碼器121和/或比較器123的額外連接。為了避免芯片選址的不確定性，一個被已聲明的PUMPENB 131使能的芯片在存儲模塊中應(yīng)被置于一個特定的位置，就如圖2所示的那樣。
盡管圖1顯示有4個管腳用于高電壓發(fā)生器上而有6個用于芯片地址解碼器(其中有4個是與高電壓發(fā)生器共用的)，這僅僅是一種例示性實施方式。根據(jù)芯片需求，高電壓發(fā)生器可能還有額外的非共用的管腳，而同時可能所有的設(shè)備選擇管腳都是共用的更一般地講，達到電容管腳數(shù)量和設(shè)備選擇管腳數(shù)量中較小的那個的任何數(shù)量的管腳，都能照此種方式共享。在該例示性實施方式中，以一個用于PUMPENB的管腳為代價照此方式節(jié)省了4個管腳例如，如果圖1中的芯片是28管腳的封裝，它的功能等價于一個31管腳的芯片。
圖2在一個存儲模塊200的設(shè)備環(huán)境中安置了許多芯片，該存儲模塊可能是一個系統(tǒng)中許多這樣的模塊中的一個。在該特定的實施方式中，所述模塊被拆分為子模塊，其中存儲子模塊#0 210和#1 220表示的較為詳細，而其它的子模塊則基本上被省略為空白的邏輯框。其它的這些子模塊除了CAP/設(shè)備選擇133管腳到襯墊(pad)213的連接外，每個都與子模塊#1 220相同。圖2改編自美國專利號5430859，該專利已經(jīng)通過上述的引用被包括進來，而且該專利中描述了許多其它同樣可以應(yīng)用本發(fā)明的實施方式，例如，當整個模塊并未被拆分為子模塊時。
首先考慮存儲子模塊#1 220，它包括4個如圖1中所描述的芯片100。各個芯片100的設(shè)備選擇管腳125連接到子模塊上的一個襯墊211上，并且被有選擇地連接到邏輯低電平或高電平來指示芯片在模塊中的位置。這些電平通過一個“x”記號或留空來表示，更具體點說，這些記號可以被認為分別代表一個邏輯高電平(Vdd)和接地，盡管其它的一些方式也同樣有效。由于圖1中的實施方式被認為具有2個這樣的管腳，這些管腳可以唯一確定一個子模塊中的4個芯片。存儲裝置#1.1-1.3的PUMPENB都是未聲明的，通過把131連接到一個置于高電平的襯墊來表示這一點，從而CAD/設(shè)備選擇133管腳被連接到芯片地址解碼器121上。這四個管腳通過連接到襯墊213來辨別子模塊。相應(yīng)地，每個子模塊在它對應(yīng)的襯墊上都具有一個不同的電平模式。在圖1中使用4個CAP/設(shè)備選擇管腳使得系統(tǒng)能夠容納16個子模塊。因此，在這個實施方式中，能夠通過模塊號0-15和某給定模塊上的裝置號0-3對總共64個獨立的芯片100進行唯一的編址。
設(shè)備總線201包含了模塊外的到存儲裝置#0.0-15.3的各種接線。該總線包括了圖1中的串行總線140和Vppe 150以及其它在圖1中省略了的接線。把芯片連接到標準邏輯電平，即電壓Vdd和接地電壓，的管腳也沒有被表示出來。于是一個芯片就利用襯墊211和213上的連線來確定它的位置，以及如上面所述的確定某個特定的串行輸入是否尋址到它。
存儲模塊#0被不一樣地連接起來。在圖2的布置中，用一個芯片來為整個模塊提供電壓Vpp，在這里該芯片是#0.0。因此，Vpp被從管腳151上提供到一條線路203上，而線路203連接到其他存儲裝置的管腳153上。由于存儲裝置#0.0還同時向其它子模塊中的所有芯片#i.0-i.3提供電壓Vpp，因而其它子模塊上的裝置也將接收Vpp并且像#0.1-0.3那樣連接到線路203上，而不是像#0.0那樣。子模塊#0上所有裝置的131和133管腳的連接都彼此相同，但不同于子模塊#1-#15。對于子模塊#0，PUMPENB 131是被聲明了的，這里用接地來表示，不像對于子模塊#1那樣是未聲明的。圖2中的實施方式通過把各個芯片連接到下面的底板上來設(shè)定PUMPENB 131值來實現(xiàn)這一點，如圖中所示，對于存儲子模塊#0是接地的而對其它子模塊則是“x”記號。由于只有存儲裝置#0.0提供電壓Vpp，因此子模塊#0中的其它芯片可以像子模塊#1-#15中的芯片一樣連接，其中PUMPENB被取消并且CAP/設(shè)備選擇管腳133被連接到一個襯墊213上。這種選擇需要變動子模塊內(nèi)部的接線，因此并未在圖2中使用。盡管存儲裝置#0.1-#0.3的管腳131都接地并且這些存儲裝置都被連接到電荷存儲裝置230上，但是它們并不產(chǎn)生電壓Vpp，這是因為只有存儲裝置#0.0會收到一個使能控制信號Vppe 155，該使能信號現(xiàn)在作為圖2中設(shè)備總線201的一部分來提供。
由于存儲裝置#0.0-#0.3的PUMPENB 131是被聲明的，因此它們的CAP/設(shè)備選擇管腳133不能被用來確定它們所屬的子模塊；然而正如在說明圖1時所描述的那樣，通過把上述裝置放入一個特定的模塊中-這里是#0，就能響應(yīng)PUMPENB 131的聲明，通過MUX 130向芯片地址解碼器121提供正確的值，從而消除了不確定性。接著CAP/設(shè)備選擇管腳133就可用來連接電荷存儲裝置230，這里電荷存儲裝置用一組電容示意性地表示。為了方便，在圖2中示出了子模塊#0上電荷存儲器的位置。更一般地，電荷存儲器并不需要放在某個特定子模塊210的底板上，而可以放在基礎(chǔ)模塊200的底板上。關(guān)于電力發(fā)生電路所需元件放置的變化問題，在美國專利號5508971中有更充分的討論，該專利已經(jīng)通過前面的引用被包括進來。
一組管腳既能被用作電容管腳又能被用作設(shè)備選擇管腳這樣的能力使得圖2可以有一些其他的變化。例如，由于在本實施方式中，對PUMPENB 131的聲明可以確定一個芯片100是子模塊#0的一部分，因此對存儲裝置#0.1-#0.3中的每一個都可以聲明Vppe而不會引起尋址混亂，因而它們都可以被用來產(chǎn)生電壓Vpp。作為選擇的，如果用于確定一個子模塊中各個芯片的管腳替代了用于確定各個子模塊的管腳來與電容管腳復用，那么每個子模塊上都有一個特定的芯片可以專用于提供電壓Vpp。當然，如果所有的設(shè)備選擇管腳都與電容管腳復用，那么整個模塊中僅有一個芯片能被專門用來以這種方式產(chǎn)生電壓Vpp。
實現(xiàn)和使用方法上的許多細節(jié)在本發(fā)明中僅僅是說明性的?？梢岳斫?，這種細節(jié)中的許多變化也是屬于本發(fā)明范圍內(nèi)的，這些變化僅受附加的權(quán)利要求限制。
權(quán)利要求
1.一種具有多個插腳引線的存儲芯片，包括一個具有至少N個輸入端的電荷泵，其中N是一個正整數(shù)；一個具有至少N個輸入端的設(shè)備選擇電路；以及一個多路復接器，連接到一個第一管腳、N個第二管腳、所述的電荷泵的N個輸入端以及所述的設(shè)備選擇電路的N個輸入端，其中所述的多路復接器響應(yīng)所述第一管腳上的第一信號電平把所述N個第二管腳連接到設(shè)備選擇電路的N個輸入端上，并且所述的多路復接器響應(yīng)第一管腳上的第二信號電平把所述N個第二管腳連接到所述電荷泵的N個輸入端上。
2.根據(jù)權(quán)利要求1所述的存儲芯片，其中所述的第一管腳另外還被連接到所述的設(shè)備選擇電路上，其中所述的設(shè)備選擇電路響應(yīng)于第一管腳上的第二信號電平而被設(shè)置為一個預(yù)定的值。
3.根據(jù)權(quán)利要求2所述的存儲芯片，其中所述的設(shè)備選擇電路具有多于N個的輸入端，并且未連接到所述多路復接器的那些輸入端被連接到除了所述的第一和第二管腳以外的其他管腳上。
4.根據(jù)權(quán)利要求2所述的存儲芯片，其中所述的第一管腳另外還被連接到所述的電荷泵上，其中電荷泵響應(yīng)第一管腳上的所述第二信號電平而被使能。
5.根據(jù)權(quán)利要求4所述的存儲芯片，當所述的電荷泵被使能時，它能響應(yīng)一個控制信號來向除第一和第二管腳以外的另一個管腳提供高電壓。
6.根據(jù)權(quán)利要求2所述的存儲芯片，當?shù)谝还苣_在所述的第一信號電平上時，所述的存儲芯片能夠從所述第一和第二管腳之外的另一個管腳上接收一個高電壓。
7.根據(jù)權(quán)利要求2所述的存儲芯片，其中所述的存儲芯片是一個flash EEPROM芯片。
8.根據(jù)權(quán)利要求2所述的存儲芯片，其中所述的存儲芯片具有28個管腳。
9.一種EEPROM存儲器，包括一個電荷存儲器部分；多個EEPROM芯片，這些芯片各自包含一個高電壓發(fā)生器，該發(fā)生器能夠在使能信號被聲明時由一個輸入電壓產(chǎn)生一個足以用來對多個EEPROM芯片進行編程的輸出電壓和電流；一根輸出電壓線；各個所述的EEPROM芯片上的一組設(shè)備管腳，包括用于接收所述使能信號的第一管腳；一個或多個第二管腳，這些管腳在使能信號被聲明時連接到所述的高電壓發(fā)生器上，而在使能信號被取消時用作設(shè)備選擇管腳；以及一個或多個第三管腳用于連接到所述的輸出電壓線；一個或多個底板，每個底板包含多個底座，各個所述的底座用于容納所述的多個EEPROM芯片中的一個；以及每個所述底座上的一組襯墊，用來連接到安裝在所述底座上芯片的那組設(shè)備管腳，各個所述的襯墊包括一個第一襯墊用來連接到所述的第一管腳以提供所述的使能信號，其中至少一個預(yù)定底座上的第一襯墊向底座上所安裝的EEPROM芯片聲明所述的使能信號，而安裝了其它EEPROM芯片的多個第一襯墊取消所述的使能信號；一個第二襯墊用來連接到所述的多個第二管腳，其中所述至少一個預(yù)定底座上所安裝的每一個所述EEPROM芯片的多個第二管腳被連接到所述的電荷存儲器部分，而安裝了其它EEPROM芯片的第二襯墊具有預(yù)定的接地襯墊配置來定義一個底座地址，從而也為每個所述的其它EEPROM芯片確定了一個唯一的芯片地址；一個第三襯墊用來把所述的輸出電壓線連接到所述的多個第三管腳上，其中安裝在所述至少一個預(yù)定底座上的一個或多個所述EEPROM芯片被安裝以提供所述的輸出電壓和電流，而其它EEPROM芯片則被安裝來接收所述的輸出電壓和電流。
10.根據(jù)權(quán)利要求9所述的EEPROM存儲器，其中所述的電荷存儲器部分包括多個電容。
11.根據(jù)權(quán)利要求9所述的EEPROM存儲器，還包括一條設(shè)備總線，該總線被連接到每一個所述的EEPROM芯片以便向所述的多個EEPROM芯片提供串行的芯片地址和數(shù)據(jù)/存儲器地址信息。
12.根據(jù)權(quán)利要求11所述的EEPROM存儲器，其中在所述至少一個預(yù)定底座上的一個或多個所述的EEPROM芯片響應(yīng)一個控制信號來向所述的輸出電壓線提供所述的輸出電壓和電流。
13.根據(jù)權(quán)利要求11所述的EEPROM存儲器，其中所述的串行芯片地址和數(shù)據(jù)/存儲器地址信息是多比特寬度的。
14.根據(jù)權(quán)利要求13所述的EEPROM存儲器，其中所述的數(shù)據(jù)/存儲器地址信息包含組地址信息。
15.根據(jù)權(quán)利要求13所述的EEPROM存儲器，其中所述的多個EEPROM芯片被排列為子模塊，并且所述的預(yù)定的接地襯墊配置為每個所述的其它EEPROM芯片確定了一個唯一的子模塊地址。
16.根據(jù)權(quán)利要求15所述的EEPROM存儲器，其中所述的芯片地址信息包含子模塊地址信息。
17.根據(jù)權(quán)利要求9所述的EEPROM存儲器，其中所述的EEPROM芯片是flash EEPROM芯片。
18.一種用于一個EEPROM芯片組中的EEPROM芯片，包括多個管腳，其中包括一個第一管腳用于接收一個輸入電壓，以及一個第二管腳用于接收一個使能信號，其中所述芯片組中EEPROM芯片的位置是通過把所述管腳按某一模式接地來確定；以及一個高電壓發(fā)生電路，當該電路通過第一數(shù)量的所述管腳連接到一個外部電荷存儲器部分時，它就能響應(yīng)所述的使能信號由所述的輸入電壓產(chǎn)生一個足以對所述的EEPROM芯片進行編程的輸出電壓和電流，并且，用來連接所述的高電壓發(fā)生器到所述的電荷存儲器部分的管腳和用來確定所述EEPROM芯片在所述芯片組中位置的管腳的總數(shù)量不足以同時提供用來連接所述的電荷存儲器部分的所述第一數(shù)量的管腳并唯一地確定所述EEPROM芯片在芯片組中的位置。
19.根據(jù)權(quán)利要求18所述的EEPROM芯片，其中所述EEPROM芯片響應(yīng)一個控制信號來產(chǎn)生所述的輸出電壓和電流。
20.根據(jù)權(quán)利要求19所述的EEPROM芯片，其中所述的EEPROM芯片響應(yīng)所述的控制信號，另外還向一個管腳提供所述的輸出電壓和電流。
21.根據(jù)權(quán)利要求20所述的EEPROM芯片，其中所述多個管腳的數(shù)量是28個。
22.根據(jù)權(quán)利要求21所述的EEPROM芯片，其中所述的第一數(shù)量是4，而足以用來唯一確定所述EEPROM芯片在芯片組中位置的管腳數(shù)量是6。
23.根據(jù)權(quán)利要求18所述的EEPROM芯片，其中所述EEPROM芯片是flash EEPROM芯片。
全文摘要
本發(fā)明通過在芯片的高電壓發(fā)生器電路和片選電路之間復用一組管腳的方法，減少了對EEPROM存儲芯片或flash EEPROM芯片的管腳數(shù)量的需求。當芯片接受到一個使能信號，所述的一組管腳被連接到芯片的電荷泵電路上，使它能夠通過這些管腳被連接到外部的一組電容上。當使能信號被取消時，該組管腳就被連接到片選電路上。當所述芯片是一組芯片的一部分時，所述的這組管腳就可以被用于指定一個芯片地址來確定該芯片在芯片組中的位置。當許多芯片被放置在一個芯片組中，一個(或多個)芯片向芯片組中的其它芯片提供擦除和編程工作所需要的高電壓和電流。為了能夠做到這一點，該芯片被使能并且通過上述的一組管腳連接到外部電容上。其它芯片未被使能并且使用上述的一組管腳來確定它們的組地址。由于被使能的那個芯片(或多個芯片)不能以這種方式指定地址，所以該芯片被放置在芯片組內(nèi)一個預(yù)先指定的位置，并且在響應(yīng)使能信號時這個預(yù)先指定的地址被提供給片選電路。
文檔編號G11C16/06GK1434973SQ01810878
公開日2003年8月6日 申請日期2001年6月8日 優(yōu)先權(quán)日2000年6月9日
發(fā)明者勞爾·阿德里安·塞尼亞, 漢德克爾·N·夸德, 森嘉·邁羅特雷 申請人:三因迪斯克公司