專(zhuān)利名稱(chēng)：通過(guò)將位線保持在固定電勢(shì)來(lái)早寫(xiě)入存儲(chǔ)器的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路存儲(chǔ)器，并具體涉及集成電路存儲(chǔ)器，特別是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，其中從在位線上存在的小電壓信號(hào)來(lái)檢測(cè)所存儲(chǔ)的內(nèi)容。
背景技術(shù)：
現(xiàn)有的DRAM一般比靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)或只讀存儲(chǔ)器(ROM)的存取速度慢。傳統(tǒng)上，DRAM已經(jīng)被制造為獨(dú)立的集成電路芯片，它們存儲(chǔ)大量的數(shù)據(jù)，用于比磁或光盤(pán)媒體更快地存取，并且具有較低的價(jià)格和較低的功耗。相反，SRAM和ROM通常提供比DRAM更快的存取，但是經(jīng)常具有較高的價(jià)格和功耗，因?yàn)檫@些存儲(chǔ)器類(lèi)型需要每個(gè)所存儲(chǔ)的數(shù)據(jù)比特更大的器件計(jì)數(shù)，這增加了成本和密度。
近來(lái)，對(duì)于使用DRAM作為集成電路的幾個(gè)元件之一的興趣增加，諸如“芯片上的系統(tǒng)”，它也可以包括邏輯或線性電路或其他電路類(lèi)型。這樣的DRAM元件已被稱(chēng)為嵌入的DRAM或“EDRAM”。使用嵌入的DRAM的目標(biāo)包括以快速的存取時(shí)間但是以比SRAM更小的成本和功耗獲得可能的大量可容易重寫(xiě)的存儲(chǔ)量。面對(duì)現(xiàn)有的DRAM的一個(gè)問(wèn)題是它向一個(gè)存儲(chǔ)單元寫(xiě)入新的數(shù)據(jù)的時(shí)間大于在那個(gè)存儲(chǔ)單元讀取或刷新所述數(shù)據(jù)的時(shí)間。參照?qǐng)D1和2可以明白這個(gè)問(wèn)題。具體上，圖1示出了當(dāng)讀取現(xiàn)有技術(shù)的DRAM存儲(chǔ)單元時(shí)有效的信號(hào)。讀取操作以字線電壓10開(kāi)始，所述字線電壓10從靜態(tài)值(在此情況下為大約-0.4伏特)上升到激活值，所述激活值使得存儲(chǔ)單元的存取晶體管導(dǎo)通(conduct)。由存儲(chǔ)單元中的電容器存儲(chǔ)的電荷隨后開(kāi)始流過(guò)在位線上的晶體管而到達(dá)讀出放大器。在讀出放大器，在位線BT上的電壓12和在參考位線BC上的電壓14之間產(chǎn)生小壓差信號(hào)11，所述參考位線BC未連接到被讀取的存儲(chǔ)單元。讀出放大器將小擺幅(swing)信號(hào)、例如在位線BT和參考位線BC之間的“模擬”信號(hào)轉(zhuǎn)換為全擺幅邏輯電平信號(hào)，用于向存儲(chǔ)單元存儲(chǔ)數(shù)據(jù)或從存儲(chǔ)單元傳送數(shù)據(jù)。在小電壓信號(hào)11出現(xiàn)后，讀出放大器通過(guò)信號(hào)SETP 16被設(shè)置、即被觸發(fā)，以便將小電壓信號(hào)11放大為全擺幅邏輯電平。這導(dǎo)致位線電壓12和參考位線電壓14從它們的初始小電壓差分離到各自的預(yù)定高和預(yù)定低邏輯電平，在這種情況下分別是大約1.2V和0.0V。存儲(chǔ)在存儲(chǔ)單元中的電壓在圖1中由曲線18表示。
相反，在傳統(tǒng)的DRAM中的一些寫(xiě)入操作的執(zhí)行需要比讀取操作更長(zhǎng)的時(shí)間。參見(jiàn)圖2，在當(dāng)前存儲(chǔ)低邏輯電平、即“0”的存儲(chǔ)單元中寫(xiě)入高邏輯電平、即“1”的操作被稱(chēng)為“Read_0_Modify_Write_1(讀取_0_修改_寫(xiě)入_1)”。這個(gè)寫(xiě)操作的開(kāi)始是通過(guò)讀取包含“0”的存儲(chǔ)單元、然后強(qiáng)制所述存儲(chǔ)單元存儲(chǔ)相反的值“1”。初始的讀取步驟對(duì)于防止在相鄰的位線上的存儲(chǔ)單元的所存儲(chǔ)內(nèi)容被破壞是必要的。在一個(gè)存儲(chǔ)單元被從“0”狀態(tài)重寫(xiě)入“1”的同時(shí)，由同一字線存取的其他位線上的存儲(chǔ)單元被讀取和“寫(xiě)回”它們已經(jīng)存儲(chǔ)的相同數(shù)據(jù)。
如圖2所示，讀取修改寫(xiě)入操作以與讀取操作相同的方式開(kāi)始，其中字線電壓10從靜態(tài)值向激活值上升。由存儲(chǔ)單元中的電容器存儲(chǔ)的電荷隨后開(kāi)始通過(guò)位線上的晶體管而流向讀出放大器，其中在位線BT上的電壓22和在參考位線BC上的電壓20之間產(chǎn)生小壓差信號(hào)21，所述參考位線BC未連接到被寫(xiě)入的存儲(chǔ)單元。在小電壓信號(hào)21出現(xiàn)后，信號(hào)SETP 16設(shè)置讀出放大器，這導(dǎo)致將小電壓信號(hào)21分別放大為在參考位線BC和位線BT上的預(yù)定高和預(yù)定低的邏輯電平，它們反映出存儲(chǔ)在存儲(chǔ)單元中的原始“0”值數(shù)據(jù)。
在圖2所示的現(xiàn)有技術(shù)DRAM操作中，在位線BT和參考位線BC上的電壓22、20僅僅在讀出放大器被設(shè)置后被強(qiáng)制為新的電平。在讀出放大器被設(shè)置后，電壓20、22分別幾乎完全地達(dá)到所述高和低邏輯電平。然后，位線和參考位線電壓進(jìn)行相反的過(guò)程而達(dá)到寫(xiě)入操作所要求的相反電平。在寫(xiě)入之前執(zhí)行初始讀取所需要的時(shí)間使得在存儲(chǔ)單元中的電壓24比在讀取操作中需要更長(zhǎng)的時(shí)間來(lái)上升。與圖1所示的讀取操作相比較，在讀取修改寫(xiě)入操作中，存儲(chǔ)單元電壓上升到最后值的90％比在讀取操作中需要多30％的時(shí)間，這通過(guò)將圖1的間隔t0-t1與圖2的t0’-t1’相比較可以明顯看出。
迄今，執(zhí)行讀取修改寫(xiě)入操作需要更長(zhǎng)的時(shí)間已經(jīng)被認(rèn)為是可以接受的。這是因?yàn)閷⑽痪€信號(hào)電平太快地強(qiáng)制到新的值可能由于在被寫(xiě)入的位線和相鄰的位線之間的線到線的噪聲耦合而損壞其他存儲(chǔ)單元中的數(shù)據(jù)。迄今，還沒(méi)有一種向存儲(chǔ)單元迅速地寫(xiě)入新的值而沒(méi)有損害由相鄰的位線存取的存儲(chǔ)單元中數(shù)據(jù)的風(fēng)險(xiǎn)的方式。

發(fā)明內(nèi)容
因此，在本發(fā)明的目的中，每個(gè)目的可能替代其他的目的或與其他的目的相結(jié)合，這些目的如下本發(fā)明的一個(gè)目的是以與讀取操作一樣少的時(shí)間來(lái)執(zhí)行對(duì)存儲(chǔ)單元的寫(xiě)入操作。
本發(fā)明的另一個(gè)目的是向存儲(chǔ)單元迅速地執(zhí)行寫(xiě)入操作而沒(méi)有損害由相鄰的位線存取的存儲(chǔ)單元中數(shù)據(jù)的風(fēng)險(xiǎn)。
本發(fā)明的另一個(gè)目的是提供一種系統(tǒng)，其中通過(guò)連接到主讀出放大器的多個(gè)位開(kāi)關(guān)而在傳導(dǎo)路徑(conduction path)上執(zhí)行預(yù)先充電。
本發(fā)明的另一個(gè)目的是通過(guò)下列方式來(lái)執(zhí)行寫(xiě)入操作僅將真位線和參考位線中的一個(gè)保持在固定電勢(shì)，并且設(shè)置讀出放大器來(lái)將在真位線和參考位線之間的小電壓差放大為預(yù)定的高和低邏輯電平，以便向存儲(chǔ)單元存儲(chǔ)一個(gè)數(shù)據(jù)。
因此，在本發(fā)明的一個(gè)方面，提供了一種包括存儲(chǔ)器的集成電路，它被適配來(lái)通過(guò)多個(gè)位開(kāi)關(guān)向存儲(chǔ)單元寫(xiě)入一個(gè)數(shù)據(jù)，當(dāng)設(shè)置讀出放大器時(shí)，所述位開(kāi)關(guān)僅將真位線和參考位線中的一個(gè)保持在固定電勢(shì)，所述讀出放大器被適配來(lái)將在真位線和參考位線之間的小電壓差放大為預(yù)定的高電壓和預(yù)定的低電壓。真位線隨后在預(yù)定的高電壓和預(yù)定的低電壓之一，并且這個(gè)電壓被傳送到存儲(chǔ)單元以寫(xiě)入所述數(shù)據(jù)。
在本發(fā)明的更優(yōu)選的方面，被寫(xiě)入的存儲(chǔ)單元和其他存儲(chǔ)單元通過(guò)字線存取。當(dāng)設(shè)置連接到那些位線的讀出放大器的時(shí)候，在當(dāng)前未寫(xiě)入的其他存儲(chǔ)單元上的多個(gè)位開(kāi)關(guān)被適配來(lái)隔離與那些存儲(chǔ)單元連接的真位線和參考位線，以便在寫(xiě)入所選擇的存儲(chǔ)單元時(shí)刷新未被寫(xiě)入的這些存儲(chǔ)單元的存儲(chǔ)內(nèi)容。


圖1和2是分別圖解現(xiàn)有技術(shù)的讀取和讀取修改寫(xiě)入操作的時(shí)序圖。
圖3-4是示出本發(fā)明的一個(gè)優(yōu)選實(shí)施例的電路圖。
圖5是圖解本發(fā)明的一個(gè)優(yōu)選實(shí)施例的寫(xiě)入和讀取操作的時(shí)序圖。
具體實(shí)施例方式
本發(fā)明提供了一種當(dāng)設(shè)置讀出放大器時(shí)，通過(guò)僅將真位線和參考位線，即互補(bǔ)位線，中的一個(gè)保持在諸如地的固定電勢(shì)而向存儲(chǔ)單元寫(xiě)入一個(gè)數(shù)據(jù)的系統(tǒng)和方法。因此，在所述方法的步驟中，真位線和參考位線被按照順序預(yù)先充電到固定電勢(shì)。然后，為了寫(xiě)入，真位線和參考位線之一被保持在固定電勢(shì)。在激活字線之后，在真位線和參考位線之間出現(xiàn)小壓差。讀出放大器隨后被設(shè)置，它將小電壓差放大為全擺幅信號(hào)，所述全擺幅信號(hào)是在真位線和參考位線之一上的預(yù)定高電壓(Vdd)和在另一個(gè)上的預(yù)定低電壓(地)。通過(guò)存儲(chǔ)在真位線上存在的高壓或低壓來(lái)寫(xiě)入所述存儲(chǔ)單元。
本發(fā)明也提供了一種新型的方式來(lái)預(yù)先充電真位線和參考位線而不使用位于主讀出放大器的預(yù)先充電器件。相反，當(dāng)其中的器件連接到諸如地的預(yù)先充電電勢(shì)的時(shí)候，通過(guò)接通連接到扇入(fan-in)配置的位開(kāi)關(guān)來(lái)執(zhí)行預(yù)先充電。因此，位開(kāi)關(guān)提供用于預(yù)先充電所述位線的傳導(dǎo)路徑。
因此，在其中真位線和參考位線被初始地預(yù)先充電到地的這樣的系統(tǒng)中，以下列方式來(lái)將低電壓電平(地)作為“0”存儲(chǔ)到存儲(chǔ)單元。字線被激活。真位線被保持在地，而通過(guò)例如從其中已經(jīng)存儲(chǔ)了Vdd/2電壓的參考單元傳送電荷，而使得高于地的參考電勢(shì)出現(xiàn)在參考位線上。在真位線和參考位線之間產(chǎn)生小電壓差。然后設(shè)置讀出放大器，它將小電壓差放大為全擺幅信號(hào)，所述全擺幅信號(hào)是在真位線上的預(yù)定低電壓，即地，并且是在參考位線上的預(yù)定高電壓(Vdd)。以真位線上存在的低電壓來(lái)寫(xiě)入存儲(chǔ)單元以寫(xiě)入“0”。
在讀取操作中，真位線和參考位線被初始預(yù)先充電到地。字線被激活，并且根據(jù)從存儲(chǔ)單元向真位線上的電荷傳送和在參考位線上出現(xiàn)的參考電勢(shì)來(lái)在真位線和參考位線上產(chǎn)生小壓差信號(hào)。通過(guò)例如從參考單元向參考位線傳送電荷來(lái)在參考位線上提供參考電勢(shì)，所述參考單元存儲(chǔ)諸如Vdd/2的中間電壓。讀出放大器隨后被設(shè)置，它將小壓差信號(hào)放大為全擺幅信號(hào)，所述全擺幅信號(hào)是在真位線和參考位線之一上的預(yù)定高壓(Vdd)，并且是在另一個(gè)位線上的預(yù)定低壓(地)。
在下面所述的多個(gè)實(shí)施例中，在寫(xiě)入操作中，一個(gè)位開(kāi)關(guān)對(duì)控制在多對(duì)、例如四對(duì)中的哪對(duì)具有當(dāng)設(shè)置讀出放大器時(shí)被保持在固定電勢(shì)的真位線和參考位線之一。圖3是與存儲(chǔ)陣列相關(guān)聯(lián)的輸入/輸出電路的方框圖，其中通過(guò)四選一(one-of-four)扇入配置從1024個(gè)主讀出放大器提供256比特寬的I/O路徑。參見(jiàn)圖3，通過(guò)在四個(gè)主讀出放大器中的每個(gè)組50內(nèi)的通/斷信號(hào)BXP<0:3>操作的位開(kāi)關(guān)控制在真位線和參考位線上的讀取操作期間的從主讀出放大器組50向讀取緩沖器60的信號(hào)流動(dòng)。位開(kāi)關(guān)也選擇四個(gè)位線對(duì)中的哪一對(duì)要通過(guò)下列方式在寫(xiě)入操作期間被寫(xiě)入向真位線和參考位線之一提供到諸如地的固定電勢(shì)的傳導(dǎo)路徑，以便當(dāng)設(shè)置主讀出放大器時(shí)在主讀出放大器上存在所述固定電勢(shì)。每個(gè)讀取緩沖器60具有一個(gè)真扇節(jié)點(diǎn)和一個(gè)互補(bǔ)扇節(jié)點(diǎn)，它們被四對(duì)位開(kāi)關(guān)分別連接到組50中的四個(gè)真位線之一和四個(gè)參考位線之一。對(duì)于每四對(duì)位開(kāi)關(guān)，一對(duì)在某時(shí)被信號(hào)BXP<0:3>接通，以便允許在寫(xiě)入操作期間信號(hào)向真位線和參考位線流動(dòng)，在讀取操作期間信號(hào)從真位線和參考位線向讀取緩沖器流動(dòng)?？刂茐K56被提供在主讀出放大器組50和讀取緩沖器60之間以根據(jù)輸入READ(讀取)、EQN、WRITE0N和WRITE1N來(lái)控制讀取和寫(xiě)入操作。
圖3和圖4基于四選一扇入配置，其中僅從組50中的四個(gè)主讀出放大器中的一個(gè)讀取的數(shù)據(jù)在一個(gè)讀出操作中被提供到讀取緩沖器60。本領(lǐng)域的技術(shù)人員將明白下列所需要的小修改建立使用2048個(gè)主讀出放大器的用于256比特寬的I/O路徑的八選一的扇入配置，提高或降低對(duì)于每個(gè)扇入節(jié)點(diǎn)的主讀出放大器的數(shù)量，這都是特定的設(shè)計(jì)所期望的。也應(yīng)明白，I/O路徑的寬度僅僅是設(shè)計(jì)選擇的事情，這里僅示意性地被示出為256比特寬。也應(yīng)明白這樣的方式，其中在替代的配置中，讀取緩沖器60可以在上和下子陣之間被共享。圖3中僅僅示出了上子陣的輸入輸出電路。
圖4是示出下列的示意圖主讀出放大器51、52、53、54；四對(duì)分別連接到那里的真位線和參考位線BT0和BC0、BT1和BC1、BT2和BC2、BT3和BC3；位開(kāi)關(guān)對(duì)T1，每對(duì)連接到每個(gè)位線對(duì)并且被如圖所示的信號(hào)BXP0..3操作；和讀取緩沖器60?？刂茐K56包括多個(gè)晶體管T2，它們當(dāng)READ信號(hào)變高時(shí)被接通，它們提供了在讀取操作期間分別在兩個(gè)位線對(duì)和一對(duì)真扇節(jié)點(diǎn)FT與互補(bǔ)扇節(jié)點(diǎn)FC之間的傳導(dǎo)路徑。控制塊56也包括多個(gè)寫(xiě)入路徑晶體管T3，僅僅其中之一在某時(shí)被接通以向諸如BT0、BC0的任何一對(duì)位線寫(xiě)入。在寫(xiě)入操作期間，所述多個(gè)寫(xiě)入路徑晶體管T3提供了僅在真位線和參考位線的所選擇的一個(gè)到固定電勢(shì)之間的傳導(dǎo)路徑。在預(yù)先充電操作期間，每對(duì)的兩個(gè)寫(xiě)入路徑晶體管T3都被接通，并且接通位開(kāi)關(guān)T1，以便將位線預(yù)先充電到固定的電勢(shì)。當(dāng)期望在寫(xiě)入操作期間屏蔽特定的主讀出放大器組50的時(shí)候，通過(guò)關(guān)斷兩個(gè)寫(xiě)入路徑晶體管T3來(lái)執(zhí)行寫(xiě)入屏蔽。如圖4所示，所述固定電勢(shì)是地。但是，如下更全面地所述，在一種替代的配置中，固定電勢(shì)可以是Vdd，它是預(yù)定的高壓，在這個(gè)高壓下，向存儲(chǔ)單元寫(xiě)入高邏輯電平或“1”。
諸如BT0..BT1的兩對(duì)位線傳導(dǎo)地連接為中間扇節(jié)點(diǎn)FT01、FC01，以便每個(gè)讀出路徑晶體管T2和每個(gè)讀出路徑晶體管T3提供用于兩個(gè)真位線或兩個(gè)參考位線的共享傳導(dǎo)路徑。在同一配置中，兩個(gè)其他對(duì)BT2..BT3傳導(dǎo)地連接為中間扇節(jié)點(diǎn)FT23、FC23。通過(guò)這樣的共享，降低了在控制塊56中的器件計(jì)數(shù)。
由與非門(mén)70、72來(lái)提供寫(xiě)入信號(hào)控制，所述與非門(mén)70、72向?qū)懭肼窂骄w管T3提供通/斷信號(hào)。當(dāng)要向由位線BT0存取的存儲(chǔ)單元寫(xiě)入“0”時(shí)，T3晶體管74被在與非門(mén)72的變低的(low-going)WRITE0N脈沖接通。當(dāng)由BXP0信號(hào)接通位開(kāi)關(guān)對(duì)(晶體管T1)時(shí)，這個(gè)信號(hào)將BT0接地，以便當(dāng)設(shè)置讀出放大器時(shí)，BT0被保持在地，并且BC0被驅(qū)動(dòng)到預(yù)定的高壓，即Vdd。當(dāng)向由位線BT0存取的存儲(chǔ)單元寫(xiě)入“1”時(shí)，T3晶體管76被在與非門(mén)70的變低的WRITE1N脈沖接通。當(dāng)通過(guò)BXP0信號(hào)接通位開(kāi)關(guān)對(duì)(晶體管T1)時(shí)，這個(gè)行為將BC0接地，以便當(dāng)設(shè)置讀出放大器時(shí)，BC0被保持在地，并且BT0被驅(qū)動(dòng)到預(yù)定的高壓，即Vdd。
與非門(mén)70、72和多個(gè)寫(xiě)入路徑晶體管T3也控制預(yù)先充電操作。在這個(gè)實(shí)施例中，所有的位線和中間扇節(jié)點(diǎn)被預(yù)先充電到地。在預(yù)先充電期間，位開(kāi)關(guān)信號(hào)BXP0..3接通T1位開(kāi)關(guān)，并且通過(guò)與非門(mén)70、72來(lái)傳送變低的平衡信號(hào)EQN以接通所有的T3晶體管，因此將中間扇節(jié)點(diǎn)和位線放電到地。以這種方式，預(yù)先充電器件不必本地位于讀出放大器51..54，并且兩個(gè)相同的晶體管T3都用于預(yù)先充電和寫(xiě)入數(shù)據(jù)控制。
讀取緩沖器60包括多個(gè)器件78，它們?cè)谑┘有盘?hào)LBRESTN的情況下將扇節(jié)點(diǎn)FT和FC預(yù)先充電到Vdd。一對(duì)交叉耦合的器件80，最好是如圖所示的PFET，用于區(qū)別在扇節(jié)點(diǎn)FT和FC上的電壓，并且將它們保持在相應(yīng)的預(yù)定高壓和預(yù)定低壓。來(lái)自讀取操作的數(shù)據(jù)在終端PDOT從扇節(jié)點(diǎn)輸出。
參見(jiàn)圖5，操作如下。以寫(xiě)入操作開(kāi)始，通過(guò)使BXP0..3信號(hào)高和EQN信號(hào)低來(lái)接通T1位開(kāi)關(guān)，來(lái)將位線和中間扇節(jié)點(diǎn)預(yù)先充電到地。T3晶體管接通，于是將中間扇節(jié)點(diǎn)和位線放電到地。在預(yù)先充電之后，EQN再次變高。
向由真位線BT0存取的存儲(chǔ)單元寫(xiě)入“0”被執(zhí)行如下。在與非門(mén)72寫(xiě)控制信號(hào)WRITE0N變低，僅僅將T3寫(xiě)入路徑晶體管74接通到地。在這個(gè)示例中，信號(hào)LWE(本地寫(xiě)使能)表示與非門(mén)72的輸出。LWE當(dāng)高時(shí)接通T3晶體管74。由BXP0控制的T1位開(kāi)關(guān)對(duì)保持接通，而其他的位開(kāi)關(guān)BXP1..BXP3關(guān)斷，以便僅僅將真位線BT0保持在地。
字線被變高的WL激活，于是將真位線BT0連接到存儲(chǔ)器陣列。此時(shí)，參考位線BC0也被提供高于地的參考電勢(shì)。這最好由存儲(chǔ)在參考單元中的Vdd/2電壓來(lái)提供，所述參考單元被與陣列字線同時(shí)激活的參考字線存取。在位線BT0和BC0之間產(chǎn)生小電壓差90。主讀出放大器51隨后被變高的信號(hào)SETP設(shè)置。因?yàn)槲痪€BT0被保持在地，因此在BT0被保持在地的同時(shí)，在BC0的信號(hào)被驅(qū)動(dòng)到預(yù)定的高壓Vdd。由BXP0控制的位開(kāi)關(guān)T1保持接通，同時(shí)字線保持被激活以向存儲(chǔ)單元寫(xiě)入作為“0”數(shù)據(jù)的預(yù)定的低壓，即地。在寫(xiě)入操作的結(jié)尾，字線激活電壓WL再次降低，就像SETP復(fù)位讀出放大器那樣。
如果這是向由位線BT0存取的存儲(chǔ)單元0寫(xiě)入“1”的操作，則WRITE0N將保持為高，并且將提供變低的WRITE1N脈沖。與非門(mén)70和73晶體管76(現(xiàn)在接通)隨后將參考位線BC0箝位到地。在字線激活(WL變高)后，讀出放大器將隨后被SETP設(shè)置，并且在BC0上的電壓被保持箝位在地。在真位線BT0上的電壓將被主讀出放大器51驅(qū)動(dòng)到預(yù)定的高壓Vdd。預(yù)定的高壓將作為來(lái)自真位線BT0上的高壓的“1”被存儲(chǔ)到存儲(chǔ)單元。SETP和WL將隨后再次下降，完成了寫(xiě)入操作。
接著，如圖5所示，以與前面相同的方式來(lái)再次執(zhí)行預(yù)先充電到地，并且由變高的BXP0..3和變低的EQN接通位開(kāi)關(guān)T1，以通過(guò)晶體管T3將位線和中間扇節(jié)點(diǎn)放電到地。
從上述可以明白，在諸如位線BT0的一個(gè)位線上的寫(xiě)入操作在與其他位線上的刷新(寫(xiě)回)操作一樣少的時(shí)間內(nèi)同時(shí)發(fā)生，所述其他位線連接到同一激活的位線。位線BT0..BT3連接到全部由同一位線存取的多個(gè)存儲(chǔ)單元。當(dāng)在位線BT0上的特定存儲(chǔ)單元0被寫(xiě)入新的數(shù)據(jù)時(shí)，在其他位線BT1..BT3上的存儲(chǔ)單元中的數(shù)據(jù)被刷新、即被寫(xiě)回。當(dāng)(由變高的WL)激活字線時(shí)，被存儲(chǔ)在所有存儲(chǔ)單元中的電荷沿著那個(gè)字線流向位線而到達(dá)讀出放大器。于是，一旦字線激活，表示被存儲(chǔ)的數(shù)據(jù)的信號(hào)分別從在位線BT0..BT3上的存儲(chǔ)單元向主讀出放大器51..54流動(dòng)。
在諸如這個(gè)的通常的寫(xiě)入操作中，僅僅在位線BT0上的存儲(chǔ)單元被寫(xiě)入，因?yàn)榇藭r(shí)僅僅接通BXP0位開(kāi)關(guān)對(duì)。在位線BT1..BT3上的存儲(chǔ)單元未被寫(xiě)入而是被寫(xiě)回，因?yàn)锽XP1..BXP3位開(kāi)關(guān)對(duì)然后關(guān)斷。因此，當(dāng)在諸如BT0的另一個(gè)位線上的數(shù)據(jù)被寫(xiě)入時(shí)，BXP1..BXP3位開(kāi)關(guān)在每個(gè)組50(圖3)中的每個(gè)情況下隔離位線對(duì)BT1、BC1等。以這種方式，主讀出放大器52..54從連接到那里的位線接收所存儲(chǔ)的數(shù)據(jù)信號(hào)，并且將數(shù)據(jù)信號(hào)再生為預(yù)定高和低邏輯電平，這些電平再次被存儲(chǔ)到存儲(chǔ)單元(寫(xiě)回功能)。
從前面，可以明白，如果位開(kāi)關(guān)被不同地控制，則本發(fā)明使得一種新的功能成為可能。通過(guò)在寫(xiě)入操作期間一次接通兩個(gè)或多個(gè)位開(kāi)關(guān)對(duì)，本發(fā)明提供了一種同時(shí)向由主讀出放大器組50存取的兩個(gè)或多個(gè)存儲(chǔ)單元來(lái)“塊寫(xiě)入”同一數(shù)據(jù)的方式，因此降低了在同一字線上寫(xiě)入存儲(chǔ)單元所需要的寫(xiě)入操作的次數(shù)?？赡芷谕杆俚貙?xiě)入重復(fù)模式或執(zhí)行對(duì)存儲(chǔ)器陣列的消隱(blanking)功能。
下面，使用真位線BT0和參考位線BC0來(lái)執(zhí)行從存儲(chǔ)單元0的讀取操作。僅僅信號(hào)BXP0在預(yù)先充電后保持高以將在位線BT0和BC0上的T1位開(kāi)關(guān)保持接通，同時(shí)其他位開(kāi)關(guān)對(duì)被變低的BXP1..3關(guān)斷。由變高的WL激活字線，并且在真位線BT0和參考位線BC0之間產(chǎn)生小壓差信號(hào)92。主讀出放大器51隨后被變高的信號(hào)SETP設(shè)置，因此將在BT0和BC0上的電壓分別區(qū)分為預(yù)定低壓和高壓，即地和Vdd。當(dāng)主讀出放大器(在這種情況下為51)放大電壓差92時(shí)，保持關(guān)斷讀出路徑晶體管T2。這最小化了在主讀出放大器上的負(fù)載和可能的信號(hào)降級(jí)，所述降級(jí)不同地從在組50中的位線對(duì)的附加電容和從讀取緩沖器60產(chǎn)生。在信號(hào)放大之后，在現(xiàn)在區(qū)分了在BT0和BC0上的電壓的情況下，變高的READ(讀取)信號(hào)接通讀出路徑晶體管T2，因此在BT0和FT之間和在讀取緩沖器60的BC0和FC之間傳送位線信號(hào)。在讀取緩沖器60，扇節(jié)點(diǎn)電壓FT和FC現(xiàn)在表示從在位線BT0上的存儲(chǔ)單元0讀出的數(shù)據(jù)。多個(gè)交叉耦合的器件80輔助信號(hào)傳送，所述多個(gè)交叉耦合的器件80將在扇節(jié)點(diǎn)FT和FC的電壓分別保持在Vdd和地中之一。所述數(shù)據(jù)被作為輸出提供在PDOT上。因此，現(xiàn)在全面地說(shuō)明讀取操作。
可以明白，本領(lǐng)域內(nèi)的技術(shù)人員可以以較小的修改來(lái)改變參照?qǐng)D3-5所述的配置，以便使得位線被預(yù)先充電到預(yù)定的高壓Vdd而不是地。在這樣的修改的配置中，真位線和參考位線之一將在寫(xiě)入操作期間被保持在Vdd，而通過(guò)例如從其中存儲(chǔ)了Vdd/2電壓的參考單元傳送電荷來(lái)在參考位線上出現(xiàn)較低的參考電勢(shì)。與圖3-5的配置類(lèi)似，可以通過(guò)在Vdd預(yù)先充電后仍導(dǎo)通的位開(kāi)關(guān)和通過(guò)將所選擇的真位線或參考位線連接到Vdd的寫(xiě)入路徑晶體管來(lái)實(shí)現(xiàn)控制。
例如，當(dāng)向存儲(chǔ)單元寫(xiě)入“1”時(shí)，位線被保持在Vdd，并且位開(kāi)關(guān)保持導(dǎo)通和寫(xiě)入路徑晶體管有效。小電壓差出現(xiàn)在真位線和參考位線之間，以便當(dāng)設(shè)置讀出放大器時(shí)，真位線保持在Vdd，同時(shí)參考位線被驅(qū)動(dòng)到諸如地的預(yù)定低壓。存儲(chǔ)單元隨后被寫(xiě)入在真位線上存在的預(yù)定高壓Vdd。
雖然已經(jīng)參照本發(fā)明的優(yōu)選實(shí)施例說(shuō)明了本發(fā)明，本領(lǐng)域的技術(shù)人員應(yīng)明白在不脫離所附的權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可進(jìn)行許多修改和改進(jìn)。
權(quán)利要求
1.在集成電路中，一種向存儲(chǔ)器陣列的存儲(chǔ)單元寫(xiě)入一個(gè)數(shù)據(jù)的方法，所述存儲(chǔ)單元存儲(chǔ)由字線和連接到所述存儲(chǔ)單元的真位線(BT0)存取的一個(gè)數(shù)據(jù)，所述存儲(chǔ)單元通過(guò)所述真位線連接到讀出放大器(51)，所述讀出放大器(51)被適配來(lái)將在所述真位線和參考位線(BC0)之間的小電壓信號(hào)區(qū)分為全擺幅信號(hào)，所述全擺幅信號(hào)是在所述真位線(BT0)和所述參考位線(BC0)之一上的預(yù)定高壓以及在所述真位線(BT0)和所述參考位線(BC0)的另一個(gè)上的預(yù)定低壓，所述小電壓信號(hào)具有比所述全擺幅信號(hào)更小的信號(hào)擺幅，所述方法包括激活所述位線，以便在所述真位線和所述參考位線上出現(xiàn)小電壓信號(hào)，其中所述方法還特征在于在設(shè)置所述讀出放大器(51)以區(qū)分所述小電壓信號(hào)(90)之前，響應(yīng)于寫(xiě)入輸入，僅將所述真位線(BT0)和所述參考位線(BC0)中的一個(gè)保持在固定電勢(shì)；和其后，設(shè)置所述讀出放大器(51)，從而向所述存儲(chǔ)單元寫(xiě)入一個(gè)數(shù)據(jù)，所述數(shù)據(jù)具有一個(gè)值，按照這個(gè)值，所述真位線(BT0)和所述參考位線(BC0)之一被保持在所述固定電勢(shì)。
2.按照權(quán)利要求1的方法，還特征在于激活所述字線和響應(yīng)于讀取輸入，隔離所述真位線(BT0)和所述參考位線(BC0)，其后設(shè)置所述讀出放大器(51)，以便從所述存儲(chǔ)單元中讀取一個(gè)存儲(chǔ)數(shù)據(jù)。
3.按照權(quán)利要求1的方法，還特征在于所述固定電勢(shì)是地，并且所述方法還包括分別通過(guò)第一和第二位開(kāi)關(guān)(T1)將所述真位線(BT0)和所述參考位線(BC0)連接到一個(gè)真扇節(jié)點(diǎn)(FT)和一個(gè)互補(bǔ)扇節(jié)點(diǎn)(FC)，以便當(dāng)所述真扇節(jié)點(diǎn)(FT)和所述互補(bǔ)扇節(jié)點(diǎn)(FC)的對(duì)應(yīng)一個(gè)接地并且同時(shí)所述第一和所述第二位開(kāi)關(guān)(T1)導(dǎo)通時(shí)，所述真位線(BT0)和所述參考位線(BC0)中的所述那個(gè)被接地。
4.按照權(quán)利要求3的方法，還特征在于在激活所述字線之前，將所述真扇節(jié)點(diǎn)和所述互補(bǔ)扇節(jié)點(diǎn)預(yù)先充電到地。
5.按照權(quán)利要求1的方法，其特征在于所述存儲(chǔ)器陣列還包括第二存儲(chǔ)單元，所述第二存儲(chǔ)單元存儲(chǔ)由所述字線和連接到所述第二存儲(chǔ)單元的第二真位線(BT1)存取的一個(gè)數(shù)據(jù)，所述第二存儲(chǔ)單元通過(guò)所述第二真位線(BT1)連接到第二讀出放大器(52)，所述第二讀出放大器(52)被適配來(lái)將在所述第二真位線(BT1)和第二參考位線(BC0)之間的小電壓信號(hào)區(qū)分為全擺幅信號(hào)，所述全擺幅信號(hào)是在所述第二真位線和所述第二參考位線之一上的預(yù)定高壓和在所述第二真位線和所述第二參考位線的另一個(gè)上的預(yù)定低壓，所述小電壓信號(hào)具有比所述全擺幅信號(hào)小得多的信號(hào)擺幅，其中所述方法還包括在激活所述字線后，隔離所述第二真位線(BT1)和所述第二參考位線(BC1)，其后與所述第一讀出放大器(51)同時(shí)設(shè)置所述第二讀出放大器(52)，以便當(dāng)向所述第一存儲(chǔ)單元中寫(xiě)入所述數(shù)據(jù)時(shí)，刷新在所述第二存儲(chǔ)單元中存儲(chǔ)的一個(gè)存儲(chǔ)數(shù)據(jù)。
6.用于執(zhí)行權(quán)利要求1-5的方法中的任何一個(gè)的裝置(50，56)。
7.按照權(quán)利要求6的裝置，包括第一和第二位開(kāi)關(guān)(T1)，被適配來(lái)在所述寫(xiě)入操作期間、在所述讀出放大器(51)的放大之前、僅將所述真位線(BT0)和所述參考位線(BC0)中的一個(gè)保持在所述固定電勢(shì)，同時(shí)在所述真位線(BT0)和所述參考位線(BC0)之間產(chǎn)生所述小電壓差信號(hào)(90)。
8.按照權(quán)利要求7的裝置，還包括第一和第二寫(xiě)入控制開(kāi)關(guān)(T3)，其特征在于，當(dāng)向所述存儲(chǔ)單元存儲(chǔ)所述預(yù)定高壓時(shí)，所述真位線(BT0)和真扇節(jié)點(diǎn)(FT)被所述第一寫(xiě)入控制開(kāi)關(guān)(T3)選擇性地保持在所述固定電勢(shì)，所述固定電勢(shì)是大于地的電壓，并且當(dāng)向所述存儲(chǔ)單元存儲(chǔ)所述預(yù)定低壓時(shí)，所述第二寫(xiě)入控制開(kāi)關(guān)(T3)將所述參考位線(BC0)和互補(bǔ)扇節(jié)點(diǎn)(FC)選擇性地保持在所述固定電勢(shì)。
9.按照權(quán)利要求8的集成電路，其特征在于，所述第一和所述第二位開(kāi)關(guān)(T1)被適配來(lái)通過(guò)導(dǎo)通而將所述真位線(BT0)和所述參考位線(FC0)預(yù)先充電到所述固定電勢(shì)，同時(shí)所述第一和所述第二寫(xiě)入控制開(kāi)關(guān)(T3)將所述真扇節(jié)點(diǎn)(FT)和所述互補(bǔ)扇節(jié)點(diǎn)(FC)保持在所述固定電勢(shì)。
10.按照權(quán)利要求7、8或9的集成電路，其特征在于，在讀出操作期間，所述第一位開(kāi)關(guān)(T1)和所述第二位開(kāi)關(guān)(T1)被適配來(lái)隔離所述真位線(BT0)和所述參考位線(BC0)，以便所述讀出放大器(51)放大在所述真位線(BT0)和所述參考位線(BC0)之間的小電壓差(92)，以便讀取在所述存儲(chǔ)單元中存儲(chǔ)的一個(gè)存儲(chǔ)數(shù)據(jù)。
全文摘要
公開(kāi)了一種系統(tǒng)和方法，用于當(dāng)設(shè)置讀出放大器(51)時(shí)，通過(guò)僅將真位線(BT0)和參考位線(BC0)之一保持在諸如地的固定電勢(shì)來(lái)在存儲(chǔ)周期內(nèi)及早寫(xiě)入。讀出放大器(51)將在真位線(BT0)和參考位線(BC0)之間的小電壓差放大為預(yù)定的高壓和低壓邏輯電平，以便向存儲(chǔ)單元寫(xiě)入一個(gè)數(shù)據(jù)。以這種方式，可以大致與讀取同時(shí)地完成寫(xiě)入，而沒(méi)有損壞在存儲(chǔ)器中的相鄰位線上的數(shù)據(jù)的風(fēng)險(xiǎn)。通過(guò)位開(kāi)關(guān)(T1)而不是利用在讀出放大器(51)的本地預(yù)先充電器件，來(lái)在傳導(dǎo)路徑中將位線預(yù)先充電到固定電勢(shì)。為了寫(xiě)入，位開(kāi)關(guān)(T1)和寫(xiě)入路徑晶體管(T3)向真位線(BT0)和參考位線(BC0)之一施加固定電勢(shì)。當(dāng)設(shè)置讀出放大器時(shí)，在當(dāng)前未被寫(xiě)入的這樣的其他存儲(chǔ)單元上的位開(kāi)關(guān)(T1)將連接到那些存儲(chǔ)單元的位線隔離，以便當(dāng)所選擇的存儲(chǔ)單元被寫(xiě)入的時(shí)候，在未被寫(xiě)入的這樣的存儲(chǔ)單元內(nèi)的存儲(chǔ)內(nèi)容被刷新(寫(xiě)回)。
文檔編號(hào)G11C11/407GK1522445SQ01823424
公開(kāi)日2004年8月18日 申請(qǐng)日期2001年12月10日 優(yōu)先權(quán)日2001年6月29日
發(fā)明者小約翰·E·巴思, 哈羅德·皮洛, 皮洛, 小約翰 E 巴思 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司