專利名稱：互補非易失性存儲電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電可重寫非易失性存儲電路。更具體地說，本發(fā)明針對能夠縮短數(shù)據(jù)重寫時間的FLOTOX(浮柵隧道氧化物)型非易失性存儲電路。
背景技術(shù)：
圖5中示出一種傳統(tǒng)的FLOTOX型非易失性存儲器。在這種FLOTOX型非易失性存儲器中，由電壓比較電路構(gòu)成的讀出放大器電路1把連接到各電流負載電路的一個實存儲元件6兩端的端電壓與一個虛存儲元件12兩端的端電壓相比較，以便判斷數(shù)據(jù)等于“0”還是等于“1”。電流負載電路分別由NMOS(N型金屬氧化物半導(dǎo)體)晶體管2和3、以及NMOS晶體管8和9構(gòu)成。
現(xiàn)在參考附圖對這種傳統(tǒng)非易失性存儲電路進行描述。
實存儲元件6可以有兩個值，也就是說，增強狀態(tài)和耗盡狀態(tài)。“IN+”的電壓隨該實存儲元件6的狀態(tài)而變化，并且這個“IN+”相當于讀出放大器電路1設(shè)在實存儲單元6一方的輸入節(jié)點。結(jié)果，將此電壓與相當于該讀出放大器電路1設(shè)在虛單元一方的另一個輸入節(jié)點的“IN-”的參考電壓相比較，以便判斷數(shù)據(jù)等于“0”還是“1”。
此時，在實存儲單元6的控制柵上加偏置電壓(CGBIAS)。該偏置電壓大致等于在實存儲單元6進入增強狀態(tài)時的閥值電壓與實存儲單元6進入耗盡狀態(tài)時的另一閥值電壓之間定義的中間值。
實存儲元件6通過同時操作列選擇晶體管4和行選擇晶體管5從存儲陣列中存在的大量存儲單元中選擇所需的1位。在這種情況下，當采用串行輸入/輸出型非易失性存儲器時，可能還要另外采用位選擇晶體管。一般而言，在利用這種FLOTOX型非易失性存儲器構(gòu)成陣列的情況下，一對實存儲元件6和行選擇晶體管5(即選擇柵晶體管)同時組成的兩個元件可起到1位存儲單元的作用。
在數(shù)據(jù)寫入FLOTOX型存儲單元的情況下，當存儲單元進入增強狀態(tài)時，將控制柵設(shè)置在18V到22V的高電壓，同時將漏極設(shè)置為0V，使得利用FN(福勒-諾德海姆隧穿)隧道電流、經(jīng)由厚度大約為80到120埃的隧道氧化膜、將電子注入浮柵。為了讓存儲單元進入耗盡狀態(tài)，將控制柵設(shè)置為0V，并將漏極設(shè)置為18V到22V的高電壓，使得類似地利用FN隧道電流將空穴注入浮柵。
當大約10到12V的電場加在隧道氧化膜上時，開始出現(xiàn)FN隧道電流，而這個FN隧道電流的大小隨隧道氧化膜的厚度而定。
此時，為了讓存儲單元進入耗盡狀態(tài)，一旦該存儲單元進入增強狀態(tài)而此后、為了避免在數(shù)據(jù)寫操作期間源極和漏極之間出現(xiàn)漏電流，必須將高電壓加在漏極上。在把數(shù)據(jù)寫入存儲單元時，由于對以前寫入該存儲單元的數(shù)據(jù)未作明確定義，作為寫序列，執(zhí)行所謂的“擦除周期”。也就是說，開始，存儲單元無一例外地必須進入增強狀態(tài)。此后，僅在將要在所謂的“寫周期”中進入耗盡狀態(tài)的存儲單元的漏極上加高電壓。
一般而言，當把數(shù)據(jù)連續(xù)重寫到FLOTOX型非易失性存儲器時，其隧道氧化膜的膜質(zhì)量會退化，增強狀態(tài)的閥值與耗盡狀態(tài)的閥值之間的差距會逐漸減小。最終，這個隧道氧化膜會損壞，使得無法讀和寫數(shù)據(jù)。而且，在這種已寫入數(shù)據(jù)的存儲單元中，已經(jīng)儲存在浮柵中的電子電荷會逐漸被抽出。特別是在高溫條件下，這些電子電荷會明顯消失。結(jié)果，增強狀態(tài)的閥值電壓與耗盡狀態(tài)的閥值電壓之間的差距變小，最終讀出放大器無法讀出數(shù)據(jù)。因此，當把數(shù)據(jù)寫入非易失性存儲器時，考慮到這些條件，應(yīng)該以這樣的方式深入地寫入數(shù)據(jù)、使得增強狀態(tài)與耗盡狀態(tài)兩者的閥值電壓之間差距可變得足夠大。此時，數(shù)據(jù)可重寫次數(shù)和數(shù)據(jù)寫入深度可取決于寫數(shù)據(jù)時所加的高電壓。數(shù)據(jù)的寫入電壓增大時，數(shù)據(jù)的寫入深度變得足夠深，同時也增加了讀出放大器讀取所用到的容差。但是，增加了給予隧道氧化膜的應(yīng)力，并且減少了總的數(shù)據(jù)可重寫次數(shù)。相反，若減小數(shù)據(jù)寫入電壓，由于減小了加至隧道氧化膜的應(yīng)力，所以增加了總的數(shù)據(jù)可重寫次數(shù)。但是，數(shù)據(jù)的寫入深度變淺。換言之，由于耗盡狀態(tài)與增強狀態(tài)的閥值電壓之間的差異小，使得輸入設(shè)在實存儲單元一方的讀出放大器的輸入電壓、與輸入設(shè)在虛單元一方的另一讀出放大器的另一輸入電壓之間的差異減小。結(jié)果，數(shù)據(jù)讀取速度被延遲。在最壞的情況下，無法從非易失性存儲器中讀出數(shù)據(jù)。
由于總的數(shù)據(jù)可重寫次數(shù)與數(shù)據(jù)寫入深度之間存在這種折衷的關(guān)系，因此傳統(tǒng)的FLOTOX型非易失性存儲器具有這種局限性。也就是說，選擇用于寫數(shù)據(jù)的高電壓為18V到22V，而總的數(shù)據(jù)可重寫次數(shù)限制在100000次，最多1000000次。
同時，由于傳統(tǒng)的非易失性存儲器需要由擦除周期和寫周期構(gòu)成的兩個程序、以便把數(shù)據(jù)寫入非易失性存儲器，因此延長了數(shù)據(jù)寫入時間。

發(fā)明內(nèi)容
本發(fā)明是為解決上述問題而做出的，因此其目的是提供一種非易失性存儲電路。也就是說，根據(jù)本發(fā)明的第一方面的非易失性存儲電路的特征在于，這種利用FLOTOX型電可重寫非易失性存儲元件的非易失性存儲電路包括第一數(shù)據(jù)線，它至少經(jīng)第一單選擇晶體管連接第一非易失性存儲元件的漏極；以及第二數(shù)據(jù)線，它至少經(jīng)第二單選擇晶體管連接第二非易失性存儲元件的漏極；其中第一非易失性存儲元件的柵極連接到第二非易失性存儲元件的漏極；第二非易失性存儲元件的柵極連接到第一非易失性存儲元件的漏極；第一數(shù)據(jù)線同時連接到第一電流負載電路和讀出放大器電路的第一輸入端；第二數(shù)據(jù)線同時連接到第二電流負載電路和所述讀出放大器電路的第二輸入端；第一非易失性存儲元件的源極和第二非易失性存儲元件的源極都分別經(jīng)開關(guān)晶體管連接到地電位；以存儲連續(xù)構(gòu)成互補對的正負邏輯狀態(tài)的方式、同時利用第一非易失性存儲元件和第二非易失性存儲元件來存儲1位數(shù)據(jù)。因此，即使非易失性存儲元件在耗盡狀態(tài)下的閥值電壓與非易失性存儲元件在增強狀態(tài)下的閥值電壓之間的差異很小，也必定能夠高速地從中讀取數(shù)據(jù)。
同時，根據(jù)本發(fā)明的第二方面的非易失性存儲電路的特征在于，這種FLOTOX型非易失性存儲電路包括第一非易失性存儲元件、第二非易失性存儲元件、第一數(shù)據(jù)線以及第二數(shù)據(jù)線，其中在寫入數(shù)據(jù)時，在第一數(shù)據(jù)線和第二數(shù)據(jù)線上以下述方式同時加上互補電壓，即在這些第一和第二數(shù)據(jù)線之一上加上大于或等于10V的高電壓，而在其他數(shù)據(jù)線上加上0V電壓，從而把構(gòu)成互補對的正負邏輯狀態(tài)同時存儲到第一非易失性存儲元件和第二非易失性存儲元件中。因此，對于這種在寫數(shù)據(jù)時變成耗盡狀態(tài)的存儲單元，該存儲單元的前一狀態(tài)必定為增強狀態(tài)，所以不再需要擦除周期，因此可以高速地寫入數(shù)據(jù)。
根據(jù)本發(fā)明的第三方面的非易失性存儲電路的特征在于，這種利用FLOTOX型電可重寫非易失性存儲元件的非易失性存儲電路包括第一數(shù)據(jù)線，它至少經(jīng)第一單選擇晶體管連接到第一非易失性存儲元件的漏極；以及第二數(shù)據(jù)線，它至少經(jīng)第二單選擇晶體管連接到第二非易失性存儲元件的漏極；其中第一非易失性存儲元件的柵極連接到第二非易失性存儲元件的漏極；第二非易失性存儲元件的柵極連接到第一非易失性存儲元件的漏極；第一數(shù)據(jù)線連接到鎖存電路的第一輸入端；第二數(shù)據(jù)線連接到鎖存電路的第二輸入端；第一非易失性存儲元件的源極和第二非易失性存儲元件的源極都分別經(jīng)開關(guān)晶體管連接到地電位；以存儲連續(xù)構(gòu)成互補對的正負邏輯狀態(tài)的方式，同時利用第一非易失性存儲元件和第二非易失性存儲元件來存儲1位數(shù)據(jù)。結(jié)果，由于可以共用控制寫數(shù)據(jù)所用高電壓的電路和暫時鎖存數(shù)據(jù)的鎖存電路，所以可通過簡單操作來寫數(shù)據(jù)。同時，如果存儲單元擁有足夠高的電流驅(qū)動能力，則不再需要用于讀數(shù)據(jù)的讀出放大器電路，使得電路結(jié)構(gòu)可以得到簡化。
而且，根據(jù)本發(fā)明的第四方面的非易失型存儲電路的特征在于，這種FLOTOX型非易失性存儲電路包括第一非易失性存儲元件、第二非易失性存儲元件、第一數(shù)據(jù)線以及第二數(shù)據(jù)線，其中選擇加在鎖存電路上的電源電壓為大于或等于10V的這種電壓；當寫入數(shù)據(jù)時，在第一數(shù)據(jù)線和第二數(shù)據(jù)線上按下述方式加上互補電壓，即，在這些第一和第二數(shù)據(jù)線之一上加上大于或等于10V的高電壓，而在另一數(shù)據(jù)線上加上0V電壓，由此，把構(gòu)成互補對的正負邏輯狀態(tài)同時存儲到第一非易失性存儲元件和第二非易失性存儲元件中。結(jié)果，對于這種在寫入數(shù)據(jù)時變成耗盡狀態(tài)的存儲單元，該存儲單元的前一狀態(tài)必定是增強狀態(tài)，所以不再需要擦除周期，因此可以高速地寫入數(shù)據(jù)。
而且，根據(jù)本發(fā)明的第五方面的非易失型存儲電路的特征在于，這種FLOTOX型非易失性存儲電路包括第一非易失性存儲元件、第二非易失性存儲元件、第一數(shù)據(jù)線以及第二數(shù)據(jù)線，其中當寫入數(shù)據(jù)時，加在數(shù)據(jù)線和控制柵上的高電壓被選擇為大于或等于12V、并且小于或等于18V。使加在隧道氧化膜上的高電壓比先有技術(shù)中的低，以便減小寫入數(shù)據(jù)時造成的應(yīng)力。結(jié)果，總的數(shù)據(jù)可重寫次數(shù)會比傳統(tǒng)的非易失性存儲電路多些。


為了更好地理解本發(fā)明，參考結(jié)合附圖來看的詳細描述，圖中圖1是表示根據(jù)本發(fā)明的實施例1的非易失性存儲電路結(jié)構(gòu)的電路圖；圖2是表示根據(jù)本發(fā)明的實施例2的非易失性存儲電路結(jié)構(gòu)的電路圖；圖3是表示根據(jù)本發(fā)明的實施例3的非易失性存儲電路結(jié)構(gòu)的電路圖；圖4是用圖表表示根據(jù)本發(fā)明實施例4的非易失性存儲元件的重寫特性的圖示；以及圖5是說明傳統(tǒng)非易失性存儲電路的結(jié)構(gòu)的電路圖。
具體實施例方式
現(xiàn)在參考附圖，詳細描述根據(jù)本發(fā)明的實施例1至4的非易失性存儲電路。
實施例1圖1是說明根據(jù)本發(fā)明的實施例1的非易失性存儲電路的內(nèi)部結(jié)構(gòu)的電路圖。
根據(jù)本發(fā)明，用來在其中存儲1位數(shù)據(jù)的存儲單元以這樣的方式安排，即第一FLOTOX型非易失性存儲元件106和第二FLOTOX型非易失性存儲元件112構(gòu)成一對，并且以下述方式存儲這1位數(shù)據(jù)，即當這些第一和第二FLOTOX型非易失性存儲元件106和112之一進入耗盡狀態(tài)時，其他存儲元件進入增強狀態(tài)。應(yīng)當注意，盡管在圖1的非易失性存儲電路中只示出一對存儲單元，但實際上其中設(shè)置了大量的存儲單元對，并且可以通過同時操作列選擇晶體管104/110和行選擇晶體管105/111來選擇所需要的存儲單元對。
在從這個非易失性存儲電路中讀數(shù)據(jù)時，通過同時操作列選擇晶體管104/110和行選擇晶體管105/111來選擇所需要的存儲單元對，而且，由第一電流負載電路和第二電流負載電路同時向存儲單元提供電流。第一電流負載電路由NMOS晶體管102和103組成，而第二電流負載電路由NMOS晶體管108和109組成。讀數(shù)據(jù)時，RD(讀)信號的電平被設(shè)置在“H(高)”電平，NMOS晶體管107和113進入導(dǎo)通(ON)狀態(tài)，所以形成電流可通過其流經(jīng)存儲單元的這種通路。
當在第一和第二電流負載電路的NMOS晶體管103和109的柵極上同時加上大約2V的恒定電壓時，電壓被箝位，以便在讀數(shù)據(jù)時，在Bit(位)線、BitX線、Data(數(shù)據(jù))線以及DataX線上加上過高的電壓，而存儲在存儲單元中的電子電荷不會被抽出。
這時，例如，當非易失性存儲元件106進入耗盡狀態(tài)，而非易失性存儲元件112進入增強狀態(tài)時，因為電流流經(jīng)非易失性存儲元件106，圖中所示Bit線和Data線的電位會變得低于圖中所示BitX線和DataX線的電位，所以讀出放大器電路101輸出具有“H”電平的信號。由于處于耗盡狀態(tài)下的非易失性存儲元件106的柵極連接到處于增強狀態(tài)下的非易失性存儲元件112的漏極，并且沒有電流流經(jīng)這個非易失性存儲元件112，則BitX線的電位被提高了，使得為非易失性存儲元件106的柵極加了偏壓。結(jié)果，非易失性存儲元件106可使電流更容易在其間流過，使得Bit線和Data線的電位都更接近于0。相反，由于處于增強狀態(tài)的非易失性存儲元件112的柵極更接近于0，建立這種正反饋，使得這個非易失性存儲元件112幾乎不能使電流從中流過。結(jié)果，即使在這些非易失性存儲元件106和112的寫操作淺、其閥值電壓間的差異小的情況下，由于建立了這種正反饋，因此可高速地讀取數(shù)據(jù)。
在非易失性存儲元件106進入增強狀態(tài)、而非易失性存儲元件112進入耗盡狀態(tài)的情況下，Bit線和Data線、BitX線和DataX線之間的電位關(guān)系以與上面所說明的電位關(guān)系相反的方式建立。因此，讀出放大器電路101輸出具有“L(低)”電平的信號。
實施例2圖2是說明根據(jù)本發(fā)明的實施例2的非易失性存儲電路內(nèi)部結(jié)構(gòu)的電路圖。
在實施例1的非易失性存儲電路中另外增設(shè)了兩個寫控制電路114和115，并且這些寫控制電路114和115可以控制用來將數(shù)據(jù)寫入實施例2的非易失性存儲電路的高電壓(Vpp)。
當數(shù)據(jù)寫入這個非易失性存儲電路時，RD信號的電平被設(shè)置為“L”電平，使得NMOS晶體管107和另一個NMOS晶體管113進入截止(OFF)狀態(tài)，并且斷開電流流經(jīng)存儲單元的源極側(cè)的通路。當Data線的電位變成高電壓時，DataX線被設(shè)置為0V，而當Data線的電位變成0V時，DataX線被設(shè)置為高電壓，使得把互補數(shù)據(jù)同時寫入了非易失性存儲元件106和非易失性存儲元件112。此時，對于加在Data線和DataX線上的高電壓，盡管該高電壓會取決于隧道氧化膜的厚度，還是需要至少10V或10V以上的高電壓來提供FN隧道電流。
在圖2中，未示出能夠控制用于寫入數(shù)據(jù)的高電壓的寫控制電路114和115的詳細內(nèi)容。但是，準確地講，這些寫控制電路114和115以這樣的方式執(zhí)行寫控制，使得當讀數(shù)據(jù)的電流負載電路被電隔離時，這種用于寫數(shù)據(jù)的高電壓(Vpp)就被加到非易失性存儲元件的漏極所連的這種數(shù)據(jù)線(即Data線或DataX線)上。此非易失性存儲器會進入耗盡狀態(tài)。
由于非易失性存儲元件106和112的源極都變成高阻抗，數(shù)據(jù)寫入操作可在一個高電壓施加周期中完成，而無需考慮數(shù)據(jù)寫入前存儲單元的狀態(tài)。結(jié)果，與傳統(tǒng)FLOTOX型非易失性存儲電路相比，可以在短的時間周期內(nèi)重寫數(shù)據(jù)。
實施例3圖3是表示根據(jù)本發(fā)明實施例3的非易失性存儲電路內(nèi)部結(jié)構(gòu)的電路圖。
在把數(shù)據(jù)寫入實施例3的非易失性存儲電路的情況下，在電壓(Vcc)低于或等于10V時，所需數(shù)據(jù)先被鎖存在鎖存電路116中，然后，由于鎖存電路的電源電壓一直增大到高電壓(Vpp)，所以可以把該數(shù)據(jù)存儲到存儲單元中。
讀數(shù)據(jù)時，可以按照與實施例1類似的方式、通過讀出放大器電路讀出Data線和DataX線兩者之間的電位差。如果在耗盡狀態(tài)下被操作的非易失性存儲元件具有足夠高的電流驅(qū)動能力而且可以逆轉(zhuǎn)鎖存電路116鎖存的數(shù)據(jù)，則不再需要讀出放大器電路，同時，用于寫入數(shù)據(jù)的鎖存電路和數(shù)據(jù)讀取電路可以共用，以使其簡單。這種加到NMOS晶體管103和109的柵極上、被稱為“RDBIAS”的信號被選定為大約2V，類似于實施例中讀數(shù)據(jù)的情況，所述NMOS晶體管103和109把鎖存電路116與Data線和DataX線隔離。在存儲單元中存儲的電子電荷不會被多余地抽出的同時，可以從存儲單元中讀出所需數(shù)據(jù)。在寫入數(shù)據(jù)時，RDBIAS信號增大到高電壓(Vpp)，以便控制、使得加在存儲單元上的電壓不被箝位。
實施例4圖4是用圖表表示根據(jù)本發(fā)明實施例4的非易失性存儲電路的重寫特性的圖示。圖示的橫坐標表示數(shù)據(jù)重寫次數(shù)，而縱坐標的上半部分表示存儲元件進入增強狀態(tài)時的閥值電壓，縱坐標的下半部分表示存儲元件進入耗盡狀態(tài)時可能提供的電流值。一般而言，當FLOTOX型非易失性存儲器的數(shù)據(jù)寫入電壓(Vpp)被降低時，由于減小了加在隧道氧化膜上的應(yīng)力，因此增加了總的數(shù)據(jù)可重寫次數(shù)。而數(shù)據(jù)寫入深度變淺，F(xiàn)LOTOX型非易失性存儲器進入增強狀態(tài)時的閥值電壓降低，并且此非易失性存儲器進入耗盡狀態(tài)時其電流值也減小。
在傳統(tǒng)FLOTOX型非易失性存儲電路中，數(shù)據(jù)寫入電壓(Vpp)被選擇得高于或等于18V，以便確保足夠高的閥值電壓以及單元電流的容差。相反，根據(jù)本實施例，當數(shù)據(jù)寫入電壓(Vpp)被選擇得低于或等于18V時，可以降低對存儲單元而言的應(yīng)力，并且還可增加總的數(shù)據(jù)重寫次數(shù)。
在傳統(tǒng)存儲單元結(jié)構(gòu)和讀出放大器電路中，當數(shù)據(jù)寫入深度較淺時，數(shù)據(jù)讀取速度會變慢，或者在最壞的情況下數(shù)據(jù)無法從存儲單元中讀出。相反，正如本實施例的非易失性存儲電路中說明的，由于彼此具有互補關(guān)系的數(shù)據(jù)被輸入到讀出放大器電路，即使數(shù)據(jù)寫入深度很淺，也可在讀出放大器的輸入端產(chǎn)生足夠高的電位差。因此，肯定可以高速地從存儲單元中讀出數(shù)據(jù)。
類似地，在本實施例中，最好是，在高于或等于12V且低于或等于18V的數(shù)據(jù)寫入電壓Vpp下寫入數(shù)據(jù)，以便在一段實際的持續(xù)時間內(nèi)、利用FN隧道電流、經(jīng)由隧道氧化膜、相對于浮柵注入和/或抽出電子電荷。
如前面詳細描述的，根據(jù)本發(fā)明的非易失性存儲電路，若在該非易失性存儲電路中準備了兩組1位的單元，彼此具有互補關(guān)系的數(shù)據(jù)被寫入這兩個單元。結(jié)果，可以高速地從這些單元中讀出數(shù)據(jù)，并且，高電壓的數(shù)據(jù)寫入電壓可以選擇得低于傳統(tǒng)非易失性存儲電路的相應(yīng)電壓。同時，與傳統(tǒng)非易失性存儲電路相比，總的數(shù)據(jù)可重寫次數(shù)延長了。此外，由于本發(fā)明的非易失性存儲電路不再需要擦除周期，因此可以縮短單個的高電壓寫入數(shù)據(jù)的時間。在傳統(tǒng)非易失性存儲電路中，此擦除周期是在重寫數(shù)據(jù)時執(zhí)行的，也就是說，工作時非易失性存儲元件曾進入增強狀態(tài)。
權(quán)利要求
1.一種利用FLOTOX(浮柵隧道氧化物)型電可重寫存儲元件的非易失性存儲電路，它包括第一數(shù)據(jù)線，它至少經(jīng)第一單選擇晶體管連接到第一非易失性存儲元件的漏極；以及第二數(shù)據(jù)線，它至少經(jīng)第二單選擇晶體管連接到第二非易失性存儲元件的漏極；其中所述第一非易失性存儲元件的柵極連接到所述第二非易失性存儲元件的所述漏極；所述第二非易失性存儲元件的柵極連接到所述第一非易失性存儲元件的所述漏極；所述第一數(shù)據(jù)線同時連接到第一電流負載電路和讀出放大器電路的第一輸入端；所述第二數(shù)據(jù)線同時連接到第二電流負載電路和所述讀出放大器電路的第二輸入端；所述第一非易失性存儲元件的源極和所述第二非易失性存儲元件的源極都分別經(jīng)開關(guān)晶體管連接到地電位；以及以存儲連續(xù)構(gòu)成互補對的正負邏輯狀態(tài)的方式、同時利用所述第一非易失性存儲元件和所述第二非易失性存儲元件來存儲1位數(shù)據(jù)。
2.如權(quán)利要求1所述的FLOTOX型的非易失性存儲電路，其特征在于包括所述第一非易失性存儲元件；所述第二非易失性存儲元件；所述第一數(shù)據(jù)線；以及所述第二數(shù)據(jù)線；其中當寫入數(shù)據(jù)時，在所述第一數(shù)據(jù)線和所述第二數(shù)據(jù)線上以這樣的方式加上互補電壓，即在這些第一和第二數(shù)據(jù)線之一上加上大于或等于10V的高電壓，而在另一數(shù)據(jù)線上加上0V電壓，從而把構(gòu)成互補對的正負邏輯狀態(tài)同時存儲到所述第一非易失性存儲元件和所述第二非易失性存儲元件中。
3.一種利用FLOTOX型電可重寫存儲元件的非易失性存儲電路，它包括第一數(shù)據(jù)線，它至少經(jīng)第一單選擇晶體管連接到第一非易失性存儲元件的漏極；以及第二數(shù)據(jù)線，它至少經(jīng)第二單選擇晶體管連接到第二非易失性存儲元件的漏極；其中所述第一非易失性存儲元件的柵極連接到所述第二非易失性存儲元件的所述漏極；所述第二非易失性存儲元件的柵極連接到所述第一非易失性存儲元件的所述漏極；所述第一數(shù)據(jù)線連接到鎖存電路的第一輸入端；所述第二數(shù)據(jù)線連接到所述鎖存電路的第二輸入端；所述第一非易失性存儲元件的源極和所述第二非易失性存儲元件的源極都分別經(jīng)開關(guān)晶體管連接到地電位；以及以存儲連續(xù)構(gòu)成互補對的正負邏輯狀態(tài)的方式、同時利用所述第一非易失性存儲元件和所述第二非易失性存儲元件來存儲1位數(shù)據(jù)。
4.如權(quán)利要求3所述的FLOTOX型的非易失性存儲電路，其特征在于包括所述第一非易失性存儲元件；所述第二非易失性存儲元件；所述第一數(shù)據(jù)線；以及所述第二數(shù)據(jù)線；其中加在所述鎖存電路上的電源電壓被選擇成大于或等于10V的這種電壓；以及當寫入數(shù)據(jù)時，在所述第一數(shù)據(jù)線和所述第二數(shù)據(jù)線上以這樣的方式加上互補電壓，即在這些第一和第二數(shù)據(jù)線之一上加上大于或等于10V的高電壓，而在另一數(shù)據(jù)線上加上0V電壓，從而把構(gòu)成互補對的正負邏輯狀態(tài)分別存儲在所述第一非易失性存儲元件和所述第二非易失性存儲元件中。
5.如權(quán)利要求1所述的FLOTOX型的非易失性存儲電路，其特征在于包括所述第一非易失性存儲元件；所述第二非易失性存儲元件；所述第一數(shù)據(jù)線；以及所述第二數(shù)據(jù)線；其中在寫入數(shù)據(jù)時，加在所述數(shù)據(jù)線和所述控制柵上的高電壓被選擇為大于或等于12V而小于或等于18V。
全文摘要
在FLOTOX型非易失性存儲電路中,若數(shù)據(jù)寫入電壓低,即使非易失性存儲元件在增強與耗盡狀態(tài)下的閥值電壓間差異小,也能從中高速讀出數(shù)據(jù)。還能增加總的數(shù)據(jù)可重寫次數(shù)。電路中,由于用兩組能夠存儲有互補關(guān)系的數(shù)據(jù)的存儲元件保存1位數(shù)據(jù),即使兩元件的閥值電壓間差異小,也能從中讀出數(shù)據(jù)。差分讀出放大器讀數(shù)據(jù)時,把Data線和DataX線的電位輸入放大器的兩個輸入端,即使小電位差也能檢測。因此能讀出數(shù)據(jù)寫入深度淺、即耗盡與增強狀態(tài)間的閥值電壓差小的存儲元件對中的數(shù)據(jù)。且即使寫入深度淺,由于可從元件對中讀出數(shù)據(jù),可降低寫入電壓且減小給隧道氧化膜的應(yīng)力,增加了總的數(shù)據(jù)可重寫次數(shù)。
文檔編號G11C16/06GK1371129SQ0210309
公開日2002年9月25日 申請日期2002年2月10日 優(yōu)先權(quán)日2001年2月13日
發(fā)明者宮城雅記 申請人:精工電子有限公司