專利名稱：含雙晶體存儲單元的存儲模組的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種儲存數(shù)字資料的存儲模組，尤指一種構(gòu)造簡單、以電容儲存資料卻不必重整(refresh)資料的含雙晶體存儲單元的存儲模組。
請參考

圖1。圖1為一習(xí)知存儲模組10的示意圖。存儲模組10是一動態(tài)隨機(jī)存取存儲體(DRAM，Dynamic Random Access Memory)，設(shè)有復(fù)數(shù)個存儲單元(圖1中繪出六個存儲單元A1、A2...至A6做為代表)；配合這些排列為陣列形狀的存儲單元，在圖1中由上而下設(shè)有字元線(wordline)PWL1與PWL2，分別電連至形成一橫行的存儲單元A1、A3、A5，與形成一橫行的存儲單元A2、A4、A6。在圖1中由左而右也設(shè)有位元線(bitline)PBL1、PBL2以及PBL3；位元線PBL1電連于形成縱列的存儲單元A1、A2，位元線PBL2電連于形成縱列的存儲單元A3、A4；位元線PBL3則電連于形成縱列的存儲單元A5、A6。各字元線由地址電路12控制，各位元線則由位元存取電路14控制。讀出電路16則用來讀取各存儲單元中的資料。
存儲模組10中的每個存儲單元的構(gòu)造相同，都是用來儲存數(shù)字資料中的一個位元；以存儲單元A1為例，此習(xí)知技術(shù)的存儲單元A1中有一存取晶體管Q1與一用來儲存電荷達(dá)到存儲功能的電容C0。存取晶體管Q1為一金屬氧化物半導(dǎo)體晶體管(MOS，Metal-Oxide-Semiconductor)，其柵極于節(jié)點(diǎn)PN1電連于字元線，存取晶體管Q1的漏極(drain)與源極(source)則電連于位元線與電容C0之間。存儲模組10的工作情形與原理可描述如下。舉一實(shí)例來說，當(dāng)存儲模組10要將一位元的資料存入存儲單元A1中時(shí)，地址電路12會將電連至該存儲單元的字元線(也就是字元線PWL1)的電壓升高，使存儲單元A1中的存取晶體管導(dǎo)通；在此同時(shí)，地址電路12的其他字元線的電壓則維持于低位準(zhǔn)。如此一來，只有與存儲單元A1電連于同一字元線PWL1的存儲單元A3、A5的存取晶體管才會導(dǎo)通；而位元存取電路14則會由位元線PBL1將電荷存入存儲單元A1的電容C0中。電容C0中電荷的大小，即代表該存儲單元中儲存的位元的值；譬如說，要在存儲單元中存入位元「1」時(shí)，位元存取電路14會升高對應(yīng)位元線的電壓，使位元線通過導(dǎo)通的存取晶體管對該存儲單元的電容充入對應(yīng)高位準(zhǔn)電壓的電荷。相反地，若要在存儲單元中存入位元「0」時(shí)，位元存取電路14會降低對應(yīng)位元線的電壓，使該存儲單元的電容通過導(dǎo)通的存取晶體管向位元線放電而減少電荷；而低電荷就對應(yīng)了位元「0」。另一方面，當(dāng)存儲模組10要讀取某一存儲單元中的位元時(shí)，對應(yīng)該存儲單元的字元線的高電壓會使該存儲單元中的存取晶體管導(dǎo)通，讀出電路16則會通過位元線與導(dǎo)通的存取晶體管感測該存儲單元中電容所儲存的電荷量，達(dá)到讀取資料的目的。在存儲單元保存資料的期間，存取晶體管則會關(guān)閉，以切斷電容與位元線的電連，直到下一次存儲模組要寫入或讀出該存儲單元的位元資料時(shí)，存儲單元中的存取晶體管才會再度導(dǎo)通，讓存儲單元中的電容得以和位元線電連來寫入或讀取電容中的電荷。
由以上討論可知，在習(xí)知存儲模組10中，是以電容中儲存的電荷來代表存儲單元所儲存的位元。以電容來儲存資料可簡化每一存儲單元的電路設(shè)計(jì)，使得各存儲單元在電路布局中的面積可減少，增加存儲模組的集積度。然而，習(xí)知存儲單元中的電容在儲存電荷、保存資料的期間(也就是電容與位元線不再電連的期間)，不可避免地會發(fā)生電荷因漏電(leakage)而隨時(shí)間流失的情形，使電容中的電荷量發(fā)生變化，導(dǎo)致存儲單元無法正確地儲存資料。雖然習(xí)知技術(shù)中會采用資料重整(refresh)的方式，每隔一定的重整周期就會重新導(dǎo)通存儲單元中的存取晶體管，以讀出電路16(或位元存取電路14)通過對應(yīng)的位元線來補(bǔ)充存儲單元中電容的電荷；但這種資料重整的操作會使習(xí)知存儲模組的控制時(shí)脈與相關(guān)電路更形復(fù)雜，增加習(xí)知存儲模組設(shè)計(jì)生產(chǎn)制造的成本與使用上的困難。若重整周期太短，頻繁地重整作業(yè)將會干擾習(xí)知存儲模組正常寫入讀出的功能，高頻操作還會引入高頻的不理想效應(yīng)。若重整周期太長，各電容中的電荷就會持續(xù)地隨時(shí)間流失，導(dǎo)致習(xí)知的存儲模組無法正確的儲存資料。
為達(dá)成上述目的，本發(fā)明公開了一種含雙晶體存儲單元的存儲模組，其包含有復(fù)數(shù)個存儲單元，每一存儲單元用來儲存該數(shù)字資料的一個位元；以及一供電電路，供應(yīng)各存儲單元的偏壓；而該存儲單元包含有一存取晶體管，電連接于一字元線及一位元線，用來于該字元線開啟該存取晶體管時(shí)輸入該位元線傳來的位元；一開關(guān)電路，電連接于該存取晶體管，用來依據(jù)該存取晶體管傳來的資料開啟及關(guān)閉；以及一電容，電連接于該開關(guān)電路，用來于該開關(guān)電路開啟時(shí)儲存該開關(guān)電路傳來的電荷以及于該開關(guān)電路關(guān)閉時(shí)儲存該供電電路傳來的電荷；其中當(dāng)該存取晶體管關(guān)閉時(shí)，該開關(guān)電路或該供電電路會于該電容流失電荷時(shí)對該電容補(bǔ)充電荷以維持該電容的位準(zhǔn)。
上述存儲模組中的開關(guān)電路為一包含有一柵極、一源極以及一漏極的p型金屬氧化物半導(dǎo)體晶體管，該柵極電連于該存取晶體管使該開關(guān)電路得以根據(jù)該存取晶體管傳來的位元開啟或關(guān)閉。
上述存儲模組中的每一存儲單元中另包含一電阻，電連于該供電電路與該開關(guān)電路之間，用來作為該開關(guān)電路的負(fù)載。
本發(fā)明的含雙晶體存儲單元的存儲模組，其中的主動元件能在存取晶體管不導(dǎo)通的情形下，補(bǔ)償電容流失的電荷，而不須如習(xí)知技術(shù)般進(jìn)行資料重整的作業(yè)。這樣一來，本發(fā)明一方面能保持各存儲單元的構(gòu)造簡單，使得本發(fā)明存儲模組的集積度能增加；另一方面，本發(fā)明又不須如習(xí)知存儲模組般進(jìn)行復(fù)雜的資料重整作業(yè)，使本發(fā)明存儲模組不須復(fù)雜的控制時(shí)脈，設(shè)計(jì)、生產(chǎn)、制造的時(shí)間成本也都能進(jìn)一步降低。
圖式的符號說明
20本發(fā)明的存儲模組 22地址電路24位元存取電路 26讀出電路U1至U6存儲單元 Vdd電源電路WL1、WL2字元線 BL1、BL2、BL3位元線M1存取晶體管M2開關(guān)電路N1、N2節(jié)點(diǎn) V0基準(zhǔn)電壓存儲模組20中的每一個存儲單元U1至U6的構(gòu)造皆相同；各存儲單元都是用來儲存數(shù)字資料中的一個位元(bit)。以存儲單元U1為例，存儲單元U1中有一存取晶體管M1、一電阻R、一用來儲存電荷的電容C，以及一用來做為開關(guān)電路的晶體管M2。在較佳實(shí)施例中，開關(guān)電路M2是由一p型金屬氧化物半導(dǎo)體晶體管(p-type Metal-Oxide-Semiconductor)實(shí)現(xiàn)。存取晶體管M1的柵極于節(jié)點(diǎn)N3電連于字元線，其源極、漏極則電連于位元線與開關(guān)電路M2之間。開關(guān)電路M2的柵極于節(jié)點(diǎn)N2電連于存取晶體管M1，開關(guān)電路M2源、漏極電流通道則電連于地端(ground)與電阻R之間。電阻R的另一端則電連于供電電路Vdd(為求圖2的圖示清晰，方便本發(fā)明技術(shù)的揭露，故電阻R電連至電源電路Vdd的電連途徑未明顯繪出)。電容C的一端與存取晶體管M1電連于節(jié)點(diǎn)N2，另一端則電連于直流的基準(zhǔn)電壓V0。在較佳實(shí)施例中，基準(zhǔn)電壓為一直流電壓Vcc的一半，電阻R則為高電阻值的電阻(可以用多晶硅來形成)。
本發(fā)明存儲模組20的運(yùn)作情形可描述如下。當(dāng)存儲模組要將一位元的資料存入一存儲單元(譬如說是圖2中的存儲單元U1)中時(shí)，地址電路22會將對應(yīng)該存儲單元的字元線(也就是字元線WL1)的電壓升高，讓該存儲單元中的存取晶體管M1導(dǎo)通，使對應(yīng)的位元線(也就是位元線BL1)得以通過存取晶體管電連于該存儲單元中的開關(guān)電路M2。若要存入的位元為高位準(zhǔn)的「1」，位元存取電路24會升高對應(yīng)該存儲單元的位元線(也就是位元線BL1)的電壓至直流電壓Vcc，讓節(jié)點(diǎn)N2的電壓也隨之升高，開關(guān)電路M2的接地源極與柵極間反向偏壓，使得開關(guān)電路M2關(guān)閉而不導(dǎo)通，而供電電路Vdd會通過存儲單元中的電阻R，由節(jié)點(diǎn)N1、N2向電容C充電使其增加電荷，直到電容C存入的電荷穩(wěn)定而節(jié)點(diǎn)N1的電壓約等于供電電路Vdd的電壓。此時(shí)電容C中就儲存了對應(yīng)高位準(zhǔn)位元資料的較多電荷。較佳實(shí)施例中的高電阻值電阻可減少直流電源Vdd需要供應(yīng)的電流。另一方面，若要存入的位元為低位準(zhǔn)的「0」，位元存取電路24會降低對應(yīng)位元線的電壓，連帶地使節(jié)點(diǎn)N2的電壓降低。此時(shí)開關(guān)電路M2會導(dǎo)通而開啟，通過導(dǎo)通的開關(guān)電路M2，節(jié)點(diǎn)N2的電壓會降低至地端的電壓，使電容C中的電荷減少，讓電容中存入對應(yīng)于低位準(zhǔn)位元資料的較少電荷。根據(jù)相似的操作方式，當(dāng)存儲模組20要讀出一存儲單元中的位元資料時(shí)，對應(yīng)字元線會將存儲單元中的存取晶體管導(dǎo)通，使存儲單元中的電容電連于對應(yīng)的位元線；通過對應(yīng)的位元線，存儲模組20中的讀出電路26就可感測該電容中的電荷量，進(jìn)而讀出對應(yīng)該電荷量的位元資料，達(dá)到讀取資料的目的。
當(dāng)本發(fā)明中的存儲單元不寫入、讀出位元資料而處于保存資料期間時(shí)，存儲單元中的存取晶體管會關(guān)閉而不導(dǎo)通，使節(jié)點(diǎn)N2不再與對應(yīng)的位元線電連。此時(shí)該存儲單元中的主動部份，包括電源電路Vdd與開關(guān)電路M2都會動態(tài)地補(bǔ)償電容因漏電而流失的電荷，維持電容中電荷的穩(wěn)定，使本發(fā)明不再需要如習(xí)知技術(shù)般進(jìn)行重整作業(yè)。在本發(fā)明存儲模組20保存資料期間，若一存儲單元儲存的是高位準(zhǔn)的位元「1」，即使存儲單元中的電荷會流失，電源電路Vdd也會持續(xù)地對電容充電，使其始終保持高位準(zhǔn)的電荷。另一方面，若一存儲單元(舉例來說，存儲單元U1)儲存的是低位準(zhǔn)的位元「0」，導(dǎo)通的開關(guān)電路會維持電容中電荷的穩(wěn)定；若電容因電荷改變而使其節(jié)點(diǎn)N2的電壓漂移，就會改變做為開關(guān)電路M2的金屬氧化物半導(dǎo)體的柵極電壓，使開關(guān)電路M2導(dǎo)通的電流改變，而電流的改變會通過節(jié)點(diǎn)N1反饋至節(jié)點(diǎn)N2，進(jìn)而穩(wěn)定電容C于節(jié)點(diǎn)N2的電壓。這樣一來，本發(fā)明存儲模組中的每一個存儲單元都能在其存取晶體管關(guān)閉時(shí)(也就是保存資料期間)還能動態(tài)地補(bǔ)償電容流失的電荷，不必如習(xí)知技術(shù)般要定期地導(dǎo)通存取存儲體才能重整資料。
總而言之，在習(xí)知存儲模組在各存儲單元的存取晶體管關(guān)閉而保存資料的期間，各存儲單元中用來儲存資料的電容就會持續(xù)地流失電荷，也因此習(xí)知存儲模組要每隔一定的重整周期就要再度導(dǎo)通存取晶體管，以補(bǔ)償各電容流失的電荷。相較之下，本發(fā)明存儲模組中的存儲單元也是以構(gòu)造簡單、布局容易的電容作為儲存資料的主體，但本發(fā)明存儲單元中的主動元件卻能在存取晶體管不導(dǎo)通的情形下，補(bǔ)償電容流失的電荷，而不須如習(xí)知技術(shù)般進(jìn)行資料重整的作業(yè)。這樣一來，本發(fā)明一方面能保持各存儲單元的構(gòu)造簡單，使得本發(fā)明存儲模組的集積度能增加；另一方面，本發(fā)明又不須如習(xí)知存儲模組般進(jìn)行復(fù)雜的資料重整作業(yè)，使本發(fā)明存儲模組不須復(fù)雜的控制時(shí)脈，設(shè)計(jì)、生產(chǎn)、制造的時(shí)間成本也都能進(jìn)一步降低。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種含雙晶體存儲單元的存儲模組，其特征是其包含有復(fù)數(shù)個存儲單元，每一存儲單元用來儲存該數(shù)字資料的一個位元；以及一供電電路，供應(yīng)各存儲單元的偏壓；而該存儲單元包含有一存取晶體管，電連接于一字元線及一位元線，用來于該字元線開啟該存取晶體管時(shí)輸入該位元線傳來的位元；一開關(guān)電路，電連接于該存取晶體管，用來依據(jù)該存取晶體管傳來的資料開啟及關(guān)閉；以及一電容，電連接于該開關(guān)電路，用來于該開關(guān)電路開啟時(shí)儲存該開關(guān)電路傳來的電荷以及于該開關(guān)電路關(guān)閉時(shí)儲存該供電電路傳來的電荷；其中當(dāng)該存取晶體管關(guān)閉時(shí)，該開關(guān)電路或該供電電路會于該電容流失電荷時(shí)對該電容補(bǔ)充電荷以維持該電容的位準(zhǔn)。
2.如權(quán)利要求1所述的存儲模組，其特征是該開關(guān)電路為一包含有一柵極、一源極以及一漏極的p型金屬氧化物半導(dǎo)體晶體管，該柵極電連于該存取晶體管使該開關(guān)電路得以根據(jù)該存取晶體管傳來的位元開啟或關(guān)閉。
3.如權(quán)利要求1所述的存儲模組，其特征是每一存儲單元中另包含一電阻，電連于該供電電路與該開關(guān)電路之間，用來作為該開關(guān)電路的負(fù)載。
4.如權(quán)利要求3所述的存儲模組，其特征是該電阻為一高電阻值的電阻。
全文摘要
一種含雙晶體存儲單元的存儲模組，包括復(fù)數(shù)個存儲單元，每一存儲單元用來儲存數(shù)字資料的一個位元；以及一供電電路，供應(yīng)各存儲單元的偏壓；而存儲單元中包含有一存取晶體管，電連接于一字元線及一位元線，于字元線開啟存取晶體管時(shí)輸入位元線傳來的位元；一開關(guān)電路，電連接于存取晶體管，依據(jù)存取晶體管傳來的資料開啟及關(guān)閉；一電容，電連接于開關(guān)電路，于開關(guān)電路開啟時(shí)儲存開關(guān)電路傳來的電荷以及于開關(guān)電路關(guān)閉時(shí)儲存供電電路傳來的電荷；當(dāng)存取晶體管關(guān)閉時(shí)，開關(guān)電路或供電電路于電容流失電荷時(shí)對電容補(bǔ)充電荷以維持其位準(zhǔn)；本發(fā)明不須復(fù)雜的控制時(shí)脈，既構(gòu)造簡單、并增加了集積度，又不必如習(xí)知存儲模組般進(jìn)行復(fù)雜的資料重整作業(yè)，從而降低了設(shè)計(jì)、生產(chǎn)、制造成本。
文檔編號G11C11/404GK1404068SQ0212745
公開日2003年3月19日 申請日期2002年8月1日 優(yōu)先權(quán)日2001年8月30日
發(fā)明者劉志拯, 吳德源 申請人:聯(lián)華電子股份有限公司