專利名稱：非易失性存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到非易失性存儲器，尤其指一種包含有電路簡易且容易控制的參考單元的快閃存儲器。
背景技術(shù)：
近年來，可攜式電子產(chǎn)品逐漸普及，而為了將快閃存儲器裝置應(yīng)用于所述可攜式電子產(chǎn)品中，快閃存儲器的相關(guān)技術(shù)也隨著可攜式電子產(chǎn)品的普及化而快速發(fā)展。蜂窩電話(cellular phone)，電視游戲裝置(video gameapparatus)，個人數(shù)字助理(personal digital assistant，PDA)等等均有使用快閃存儲器裝置來存儲系統(tǒng)參數(shù)之類的系統(tǒng)數(shù)據(jù)?？扉W存儲器的原理是經(jīng)由控制其存儲單元(memory cell)導(dǎo)通的相對應(yīng)臨界電壓(threshold voltage)以存儲二進位數(shù)據(jù)“0”或“1”。因為快閃存儲器是一種非易失性存儲器，因此存儲于所述快閃存儲器中的數(shù)據(jù)不會因為電源供應(yīng)中斷而遺失。
請參閱圖1，圖1是現(xiàn)有技術(shù)的快閃存儲器的存儲單元10的結(jié)構(gòu)示意圖。存儲單元10包含有一基底12，一源極14，一漏極16，一浮動門極18，以及一控制門極20。一氧化層24則形成于一通道22與浮動門極18之間，而基底12電連接于一參考電壓Vbb(一般而言為接地電壓0伏特)，若基底12為p型摻雜區(qū)，則源極14與漏極16皆為n型摻雜區(qū)，相反地，若基底12為n型摻雜區(qū)，則源極14與漏極16則會是p型摻雜區(qū)。因為存儲于浮動門極18上的電子數(shù)量會影響存儲單元10的臨界電壓而決定是否產(chǎn)生通道22，因此存儲于浮動門極18上的電子數(shù)量可進一步地用來決定存儲單元10所存儲的二進位數(shù)據(jù)，亦即使用存儲單元10的導(dǎo)通狀態(tài)來代表相對應(yīng)二進位數(shù)值“1”或“0”?，F(xiàn)有技術(shù)的Fowler-Nordheim穿遂與熱電子注入(hotelectron injection)被普遍地用來控制浮動門極18上的電子數(shù)量。當存儲單元10擁有較低的臨界電壓時，表示浮動門極18上的電子數(shù)量較少而存儲單元10則存儲二進位數(shù)值“0”，相反地，當存儲單元10擁有較高的臨界電壓時，表示浮動門極18上的電子數(shù)量較多而存儲單元10則可存儲二進位數(shù)值“1”。
假設(shè)存儲單元10的基底12是p型摻雜區(qū)，當電壓Vd以及電壓Vcg分別以6伏特及-8伏特而各自施加于漏極16與控制門極20時，保持源極14為浮接狀態(tài)以對存儲單元10進行一程序化(program)操作，而浮動門極18上的電子會被驅(qū)離而穿遂至漏極16，因此存儲單元10的臨界電壓會相對地下降而使其電位大約是2伏特，并用來對應(yīng)至二進位數(shù)值“0”。當電壓Vs以及電壓Vcg分別以-8伏特及10伏特而各自施加于源極14與控制門極20時，保持漏極16浮接以對存儲單元10進行一清除(erase)操作，因此源極14中的電子會被吸引至浮動門極18，所以，存儲單元10的臨界電壓會上升至大約6伏特的電平，并對應(yīng)至二進位數(shù)值“1”。
如上所述，浮動門極18上存儲的電子數(shù)量會決定存儲單元10所對應(yīng)的二進位數(shù)值，而當要擷取除存儲單元10所存儲的數(shù)據(jù)時，必須另執(zhí)行一讀取操作。在執(zhí)行所述讀取操作時，一電平為1伏特的電壓會施加于漏極16，一電平為3.3伏特的電壓則施加于控制門極18，一接地電壓(0伏特)則會施加于源極14。于此運作環(huán)境下，當存儲單元10存儲“0”時，存儲單元10會因為本身的低臨界電壓而產(chǎn)生通道22，亦即存儲單元10會被導(dǎo)通，所以電流會由存儲單元10輸出。相反地，當存儲單元10存儲“1”時，存儲單元10會因為本身的高臨界電壓而不會產(chǎn)生通道22，亦即存儲單元10會維持非導(dǎo)通狀態(tài)，所以電流并不會由存儲單元10輸出。上述操作與其相對應(yīng)電壓關(guān)系整理如下表。
漏極門極源極程序化操作+6V -8V 浮接清除操作 浮接+10V-8V讀取操作 +1V +3.3V 0V請參閱圖2，圖2是一現(xiàn)有技術(shù)的快閃存儲器30的電路示意圖。快閃存儲器30包含有一存儲單元31，一參考單元32，二控制電晶體33、34，以及一檢測放大電路35。圖2中的符號Vcc及Vss則分別代表一電壓源電位(一般而言為5伏特)以及一接地電位(一般而言為0伏特)。當存儲單元31經(jīng)由一字線(word line)而被選取時，一電壓Vw1會經(jīng)由所述字線輸入至存儲單元31的控制門極，如前所述，若存儲單元31存儲“0”，則電壓Vw1會使存儲單元31導(dǎo)通而輸出一電流，即是說電壓Vw1與電壓Vss之間的壓差足以使存儲單元31導(dǎo)通而可以傳導(dǎo)電流。同理，若存儲單元31存儲“1”，則電壓Vw1并不會使存儲單元31導(dǎo)通而輸出一電流，也就是說，電壓Vw1與電壓Vss之間的壓差并不足以使存儲單元31導(dǎo)通而傳導(dǎo)電流。所以，若存儲單元31可產(chǎn)生一存儲單元電流Icell，則存儲單元31即可被判定為存儲二進位值“0”，反之，則被判定為存儲二進位值“1”。另外，控制電晶體33是用來作為開關(guān)裝置以控制存儲單元電流Icell是否可流入檢測放大電路35。
參考單元32用來提供一參考電流Iref予檢測放大電路35。檢測放大電路35連接于一位線36與一參考位線37以比較位線36與參考位線37所傳輸?shù)碾娏鞔笮?，而參考電流Iref的大小是介于0與存儲單元電流Icell之間，因此檢測放大電路35便可經(jīng)由比較位線36與參考位線37所傳輸?shù)碾娏鱽頇z測出存儲單元31所存儲的數(shù)據(jù)。實際上，參考電流Iref的大小是被調(diào)整于一半存儲單元電流Icell的大小以便檢測放大電路35能容忍位線36傳輸存儲單元電流Icell的過程中所夾雜的雜訊干擾(noise)，以避免所述雜訊干擾而導(dǎo)致判斷錯誤。然而，將參考電流Iref的大小調(diào)整為一半存儲單元電流Icell的大小并非易事，因為必須準確地控制參考單元32的浮動門極所存儲的電子數(shù)量，而于調(diào)整的過程必須經(jīng)由許多次程序化與清除的操作以于浮動門極存儲所需的電子數(shù)量，此外，當參考單元32被導(dǎo)通而讀取參考電流Iref后亦會進一步地影響其浮動門極上所存儲的電子數(shù)量，亦即，當檢測放大電路35因為進行比較而必須讀取參考單元32的參考電流Iref時，熱電子會注入其浮動門極，所以參考單元32原先的臨界電壓會由于所述額外注入的電子而產(chǎn)生偏移(shift)，因此參考電流Iref會隨之改變而十分不穩(wěn)定，并進一步影響下一回檢測放大電路35的檢測。
請參閱圖3，圖3為另一現(xiàn)有技術(shù)的快閃存儲器40的電路示意圖。請注意，圖3的電路是修改自圖2，而圖2、3之間唯一的不同處在于快閃存儲器40中的參考電流Iref是經(jīng)由不止一參考單元32而產(chǎn)生，如圖3所示，五個參考單元32串接為一組，而兩組上述串接的參考單元32則并聯(lián)在一起，其中每一參考單元32與存儲單元31均擁有相同的結(jié)構(gòu)與特性。所以，每一參考單元32可經(jīng)由程序化等操作而擁有相同的低臨界電壓(與存儲單元31的低臨界電壓相同)，而經(jīng)由上述參考單元32的連接配置，當輸入一電壓Vcc而同時導(dǎo)通每一參考單元32時，最后輸出的參考電流Iref會等于2/5與存儲單元電流Icell的乘積(Iref＝0.4*Icell)。如圖3所示，每一參考單元32的臨界電壓與存儲單元31的低臨界電壓相同，因此并不需要精確地調(diào)整其浮動門極上所存儲的電子數(shù)量來控制參考電流Iref，然而，上述參考單元32的特殊連接方式會造成電路復(fù)雜度增加，換句話說，快閃存儲器本身的大小(size)也隨之增加。
發(fā)明概述因此本發(fā)明的主要目的在于提供一種包含有簡易電路且容易調(diào)整的參考單元的快閃存儲器，以解決上述問題。
本發(fā)明的權(quán)利要求提供一種非易失性存儲器(nonvolatile memory)，其包含有一位線(bit line)，一非易失性存儲單元(nonvolatile memory cell)，連接于所述位線用來輸出與其所存儲的數(shù)據(jù)相對應(yīng)的存儲單元電流(cell current)，一參考位線(reference bit line)，一非易失性參考單元(nonvolatile referencecell)，連接于所述參考位線，用來輸出一參考單元電流(reference current)，以及一檢測放大電路(sense amplifier)。所述非易失性參考單元包含有一控制門極(control gate)，以及一浮動門極，電連接于所述控制門極，用來使所述控制門極與所述浮動門極均趨近同一電壓電平。所述檢測放大電路，連接于所述位線與所述參考位線，用來檢測所述存儲單元電流與所述參考單元電流之間的差值以決定存儲于所述非易失性存儲單元的數(shù)據(jù)。


圖1為現(xiàn)有技術(shù)的快閃存儲器的存儲單元的結(jié)構(gòu)示意圖。
圖2為一現(xiàn)有技術(shù)的快閃存儲器的電路示意圖。
圖3為另一現(xiàn)有技術(shù)的快閃存儲器的電路示意圖。
圖4為本發(fā)明的快閃存儲器的電路示意圖。
附圖中的各個附圖標記說明如下10、31、54存儲單元12基底14源極16漏極
18、70浮動門極 20、68控制門極22通道 24氧化層30、40、50快閃存儲器 32參考單元33、34、60、62控制電晶體35、64檢測放大電路 36、52位線37、56參考位線 66分壓電路具體實施方式
請參閱圖4，圖4是本發(fā)明的快閃存儲器50的電路示意圖?？扉W存儲器50包含有一位線(bit line)52，一存儲單元54，一參考位線56，一參考單元58，兩控制電晶體(control transistor)60、62，一檢測放大電路64，以及一分壓電路(voltage divider)66。本實施例中，僅于圖4顯示一存儲單元54，然而，快閃存儲器50實際上包含有復(fù)數(shù)個以矩陣(matrix)方式排列的存儲單元54。參考單元58包含有一控制門極68以及一浮動門極70。浮動門極70電連接于控制門極68以使浮動門極70與控制門極69均擁有相同的電壓電平，也就是說，浮動門極70不再用來存儲電子，而參考單元58的操作類似于一金屬氧化半導(dǎo)體電晶體(metal-oxide-semiconductor transistor，MOStransistor)。請注意，參考單元58以及存儲單元54均是經(jīng)由同一半導(dǎo)體制造過程所制造，所以參考單元58基本上擁有與存儲單元54相同的結(jié)構(gòu)。分壓電路66用來提供控制門極68所需的偏壓，而控制電晶體60、62用來控制分別由存儲單元54與參考單元58所輸出的電流是否輸入檢測放大電路64。此外，檢測放大電路64屬于一種電流模式(current-mode)的檢測放大電路，所以其可于低操作電壓下運作。快閃存儲器50的操作詳述如下。
假如電壓Vw1與電壓VSS之間的壓差大于存儲單元54本身所對應(yīng)的臨界電壓，則存儲單元54會導(dǎo)通并輸出一存儲單元電流Icell，相反地，不會有電流自存儲單元54輸出。如上所述，檢測放大電路64會比較位線52所傳輸?shù)碾娏饕约皡⒖嘉痪€56所傳輸?shù)膮⒖茧娏鱅ref，用來進一步地決定存儲單元54所存儲的數(shù)據(jù)。本實施例使用分壓電路66來施加一偏壓予控制門極68，所以，控制門極68與電壓Vss之間的壓差可被輕易地調(diào)整而進一步改變參考電流Iref的電流值，而本實施例中，參考電流Iref的電流值被調(diào)整為存儲單元電流Icel的一半(Iref＝0.5*Icell)，然后，檢測放大電路64則經(jīng)由比較參考電流Iref(0.5*Icell)與位線52所傳輸?shù)碾娏鱽砼袛啻鎯卧?4所存儲的二進位數(shù)據(jù)。請注意，電壓Vss可以是低電壓電位或高電壓電位，假如電壓Vss是低電壓電位(例如0伏特)，參考電流Iref以及存儲單元電流Icell的流動方向會由檢測放大電路64朝向電壓Vss，然而，假如電壓Vss是高電壓電位(例如1.5伏特)，參考電流Iref以及存儲單元電流Icell的流動方向會由電壓Vss朝向檢測放大電路64。檢測放大電路64可于上述兩種狀況下正常地運作，并對參考電流Iref與存儲單元電流Icell加以比較來判斷存儲單元54所存儲的數(shù)據(jù)。請注意，上述兩種狀況的操作原理相同，而在不影響本發(fā)明的技術(shù)揭露的情況下，本實施例僅以其中一種狀況來加以說明。
相較于現(xiàn)有技術(shù)的快閃存儲器30、40，本發(fā)明的快閃存儲器50公開了一種獨特的參考單元結(jié)構(gòu)，這種結(jié)構(gòu)將浮動門極70電連接于控制門極68而使浮動門極70與控制門極68擁有相同的電壓電平，而參考電流Iref被經(jīng)由輸入?yún)⒖紗卧?8的控制門極68的偏壓來加以調(diào)整與控制，此外，本發(fā)明參考單元會擁有穩(wěn)定的臨界電壓，因為其不受現(xiàn)有技術(shù)的參考單元的電子注入影響而變動。總而言之，本發(fā)明快閃存儲器50擁有簡單的參考單元電路，以及可輕易地控制輸入?yún)⒖紗卧?8的控制門極68的偏壓而獲得所需的參考電流。
權(quán)利要求
1.一種非易失性存儲器，其包含有一位線(bit line)；一非易失性存儲單元，連接于所述位線，用來輸出與其所存儲的數(shù)據(jù)相對應(yīng)的存儲單元電流；一參考位線；一非易失性參考單元，連接于所述參考位線，用來輸出一參考單元電流，所述非易失性參考單元包含有一控制門極；以及一浮動門極，電連接于所述控制門極，用來使所述控制門極與所述浮動門極均趨近同一電壓電平；以及一檢測放大電路，連接于所述位線與所述參考位線，用來檢測所述存儲單元電流與所述參考單元電流之間的差值，以決定存儲于所述非易失性存儲單元的數(shù)據(jù)。
2.如權(quán)利要求1所述的非易失性存儲器，其中，一偏壓輸入所述非易失性參考單元的控制門極，用來調(diào)整所述參考單元電流，使其趨近一預(yù)定電流值，并且，所述檢測放大電路將所述存儲單元電流與所述參考單元電流之間的差值放大，以決定存儲于所述非易失性存儲單元的數(shù)據(jù)。
3.如權(quán)利要求1所述的非易失性存儲器，其還包含有一分壓電路，電連接于所述非易失性參考單元的控制門極，用來提供所述偏壓到所述非易失性參考單元的控制門極。
4.如權(quán)利要求1所述的非易失性存儲器，該存儲器是一快閃存儲器。
5.如權(quán)利要求4所述的非易失性存儲器，其中所述非易失性存儲單元以及所述非易失性參考單元均經(jīng)由同一半導(dǎo)體制造過程所制造。
6.如權(quán)利要求1所述的非易失性存儲器，其中當所述非易失性存儲單元包含第一臨界電壓從而導(dǎo)通時，其存儲單元電流會趨近一第一電流值，以及，當所述非易失性存儲單元包含第二臨界電壓從而非導(dǎo)通時，其存儲單元電流會趨近一第二電流值，而所述第一臨界電壓小于所述第二臨界電壓。
7.如權(quán)利要求6所述的非易失性存儲器，其中所述參考單元電流被調(diào)整到介于所述第一電流值與所述第二電流值之間。
8.如權(quán)利要求7所述的非易失性存儲器，其中所述參考單元電流被調(diào)整到趨近所述第一電流值與所述第二電流值的平均值。
9.如權(quán)利要求1所述的非易失性存儲器，其中所述檢測放大電路是一電流模式的檢測放大電路。
全文摘要
本發(fā)明提供一種含有容易控制的參考單元的快閃存儲器，其包含有一位線，一存儲單元，一參考位線，一參考單元，以及一檢測放大電路。所述存儲單元連接于所述位線，用來輸出一對應(yīng)于存儲數(shù)據(jù)的存儲單元電流，而所述參考單元連接于所述參考位線，用來輸出一參考電流。所述參考單元包含有一控制門極，以及一浮動門極，而所述浮動門極電連接于所述控制門極用來使所述控制門極與所述浮動門極均趨近同一電壓電平。所述檢測放大電路則連接于所述位線與所述參考位線，用來檢測所述存儲單元電流與所述參考單元電流之間的差值以決定存儲于所述存儲單元的數(shù)據(jù)。
文檔編號G11C7/00GK1479315SQ0214186
公開日2004年3月3日 申請日期2002年8月27日 優(yōu)先權(quán)日2002年8月27日
發(fā)明者林慶源 申請人:力旺電子股份有限公司