專利名稱：Dram及dram的刷新方法
技術領域：
本發(fā)明涉及具有存儲體(bank)的DRAM以及具有存儲體的DRAM的刷新方法。
背景技術：
在DRAM中，除了RAS-Only＝Refresh(通常的刷新)之外，還有利用RT(刷新計時器)和RAC(行地址計數(shù)器)在定期地更新行地址的同時順序進行刷新的方法。圖4示出其結(jié)構(gòu)圖。在存儲體數(shù)量多時，RAC指示待刷新的存儲體地址R-bank及行地址R-row。從RAC輸出的存儲體地址R-bank輸入到BS(存儲體選擇器)，行地址R-row輸入到RS(行選擇器)。輸入到BS中的是已經(jīng)輸入到AI(地址輸入)的待訪問的存儲體地址bank，而輸入到RS中的是已經(jīng)輸入到AI的待訪問的行地址row。
從BS輸出存儲體地址R-bank或bank，從RS輸出行地址R-row或row。bank及row的輸出和R-bank和R-row的輸出的選擇，由RT指示。RT包含計時器電路，以規(guī)定的時間間隔指示R-bank及R-row輸出。此指示，也發(fā)送到CE(列啟用)，其中已經(jīng)輸入有輸入到AI的列地址。在指示R-bank及R-row的輸出期間，CE暫時中止列地址co1umn的輸出。
待訪問的存儲體、行地址、列地址、待刷新的存儲體地址、行地址中的某一個送到存儲陣列。因為切換的是對整個芯片為公共的存儲體和行地址，每次只能訪問一個存儲體。即使是不能訪問的存儲體很多，也不能同時對其進行刷新。在進行刷新時，不進行通常的讀寫訪問，優(yōu)先進行刷新。在刷新時，存儲器的可用性降低，數(shù)據(jù)傳輸率降低。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可以減少刷新時的訪問損失時間的DRAM。這種DRAM在進行通常的訪問的同時可對別的存儲體進行刷新。于是可以用DRAM置換SRAM。
本發(fā)明的DRAM關鍵之處為這是一種訪問以存儲體編號、行地址和列地址指定的存儲單元的DRAM(動態(tài)隨機存儲器)，其構(gòu)成包括指示執(zhí)行刷新的執(zhí)行指示單元；指定待刷新的存儲單元的存儲體編號的存儲體指定單元；指定在指定的存儲體內(nèi)進行刷新的存儲單元的行地址的地址指定單元；以及在執(zhí)行指示單元發(fā)出刷新執(zhí)行指示時，對存儲體指定單元指定的存儲體內(nèi)的由地址指定單元指定的行地址的存儲單元進行刷新的執(zhí)行單元。
另外，本發(fā)明的DRAM的刷新方法的關鍵之處為這是一種通過指定存儲體編號、行地址和列地址來訪問存儲單元的DRAM(動態(tài)隨機存儲器)刷新方法，其構(gòu)成包括指示執(zhí)行刷新的執(zhí)行指示步驟；指定待刷新的存儲單元的存儲體編號的存儲體指定步驟；指定在被指定的存儲體內(nèi)進行刷新的存儲單元的行地址的地址指定步驟；以及在指示刷新執(zhí)行時，對指定的存儲體內(nèi)的指定的行地址的存儲單元進行刷新的執(zhí)行步驟。


圖1為示出本發(fā)明的DRAM的一構(gòu)成例的框圖。
圖2為示出圖1所示的ZLC的一構(gòu)成例的電路圖。
圖3為示出圖2的電路動作的定時圖。
圖4為示出現(xiàn)有的DRAM的一構(gòu)成例的框圖。
具體實施例方式
下面根據(jù)附圖對本發(fā)明的DRAM及DRAM的刷新方法的實施方式予以詳細說明。
如圖1所示，本發(fā)明的DRAM 10的構(gòu)成包括指示刷新執(zhí)行的RTE(刷新計時器&啟用執(zhí)行指示單元)；指定待刷新的存儲體編號的BAC(存儲體地址計數(shù)器存儲體指定單元)；指定在指定的存儲體內(nèi)待刷新的存儲體單元的行地址的ZLC(Z線計數(shù)器地址指定單元)；在從RTE發(fā)出執(zhí)行刷新的指示時，對在BAC內(nèi)指定的存儲體內(nèi)的由ZLC指定的行地址的存儲體單元進行刷新的執(zhí)行單元。
在BAC中包含保持待刷新的存儲體單元的存儲體編號的保持單元；在從RTE發(fā)出執(zhí)行刷新的指示時，更新由保持單元保持的存儲體編號的單元。
ZLC中包含針對每個存儲體保持待刷新的存儲體單元的行地址的保持單元；在從RTE發(fā)出執(zhí)行刷新的指示時，更新由保持單元保持的行地址的單元。
上述的執(zhí)行單元包含用作檢測待訪問的存儲體編號和待刷新的存儲體編號的一致性的單元的BCRBI(存儲體比較&刷新存儲體指示器)；用作根據(jù)存儲體編號的一致性選擇待訪問的行地址或待刷新的行地址的單元的ZLS(Z線選擇器)；以及在選擇待刷新的行地址時暫時停止列地址指定的單元CP(列預譯碼器)。
本發(fā)明的DRAM 10的作用是藉助包含于存儲體內(nèi)的ZLS進行待訪問的行地址和待刷新的行地址的選擇。在ZLS中輸入來自ZLC的待刷新的行地址及來自RP(行預譯碼器)的待訪問的行地址。在CP中輸入待訪問的列地址。ZLC保持待刷新的行地址，在每次執(zhí)行刷新時更新所保持的行地址。RP、CP可以保持行地址、列地址。
輸入到RP、CP的行地址、列地址，是從AI(存儲體、行&列地址輸入)發(fā)送的。輸入到AI的存儲體編號發(fā)送到各個存儲體，執(zhí)行對該編號的存儲體的訪問。輸入到AI的存儲體編號還被送到BCRBI。在BCRBI中輸入來自RTE的指示執(zhí)行刷新的信號和來自BAC的指示待刷新的存儲體的信號。BCRBI檢測待訪問的存儲體和待刷新的存儲體的一致性。存儲體一致性的檢測結(jié)果發(fā)送到各個存儲體的ZLC和CP。
在不能檢測存儲體的一致性時，分別指定待刷新的存儲體和待訪問的存儲體。在待刷新的存儲體中，信號輸入到ZLC及CP中，CP暫時中止列地址的輸出，ZLS指定保持于ZLC中的行地址，進行刷新。在訪問的存儲體中，訪問由從BP經(jīng)ZLS輸出的行地址和從CP輸出的列地址指定的存儲單元。
在檢測存儲體的一致性時，指示對同一存儲體進行訪問和刷新。ZLS，選擇待刷新的列地址，CP的列地址輸出暫時中止，進行刷新。在刷新進行期間，待訪問行地址、列地址保持于RP、CP中。在刷新結(jié)束時，從RP、CP輸出待訪問的行地址、列地址，ZLS選擇待訪問的行地址進行訪問。BCRBI，將檢測一致性這一點通知存儲器控制器。
如圖2及圖3所示，Pedecoder(預譯碼器)利用2位的TC，做成4根Z線，此4根Z線中只有一根變?yōu)楦唠娖健Ｈ绻刂吩黾右晃挥嫈?shù)，由低位的2地址產(chǎn)生的Z線的高電平移動到鄰接的高位Z線。通過在每次刷新時使Z線的高電平移動而作為計數(shù)器使用。
圖2示出低位的4位，其中前提是其結(jié)構(gòu)相同，數(shù)目與必需的行地址位數(shù)一樣。因為Reset應該將計數(shù)器初始化為開始地址，作為地址從何處開始都可以，作為各2位的最高位的Z01/11及Z23/11鎖定為高電平。最低位2位的ZLC，在每次刷新時計數(shù)，其更高位只有在最高位處于高電平時計數(shù)。
在圖3中，PH1’及PH2’的動作使Z23/00-11只有在作為其低位的最高位的Z01/11處于高電平時計數(shù)。所以，Z01/11及Z23/11的初始值選為高電平。PH2及PH2’，PH1及PH1’分別為起鎖定功能和傳輸功能的Non-overlap的時鐘，如圖4所示，高電平，在最低位2位的預譯碼器的0、1中，從Z01/11開始，在每次刷新時向著Z01/00及Z01/01計數(shù)。其上的位2、3，只在Z01/11為高電平時，從Z2/11向Z23/00計數(shù)。
在上述方式中，待刷新的存儲體及待刷新的定時是在存儲器芯片中確定，但這些也可以設置于控制器內(nèi)使待刷新的存儲體和為讀寫而訪問的存儲體互相不沖突即可。
其次，對采用這種DRAM的刷新方法予以說明。指定待刷新的存儲體的信號和從外部訪問的存儲體編號、行地址、列地址，分別送到應該刷新或訪問的存儲體。對于由AI指定的存儲體的訪問和由BAC指定的存儲體的刷新同時進行。
如果待刷新的存儲體和待訪問的存儲體相同，則在該存儲體中優(yōu)先進行刷新。從BCRBI通知存儲器控制器，訪問的執(zhí)行延遲一個周期。在執(zhí)行刷新期間，行地址、列地址鎖定在RP及CP中。如果刷新結(jié)束，就立即訪問已經(jīng)鎖定的地址。
這樣，就可以同時平行進行刷新和通常的訪問。如果待刷新的存儲體和待訪問的存儲體重合，則順序進行刷新及訪問。此時，通知存儲器控制器，訪問的執(zhí)行延遲一個周期。在刷新后，對同一存儲體連續(xù)進行訪問之際，其訪問的定時也分別延遲一個周期。刷新對通常的訪問的影響，可以抑制為時間損失最少，即由刷新引起的訪問延遲只有一個周期。如果存儲體數(shù)目多，因為刷新和從外部訪問同一存儲體的幾率降低，可以在使數(shù)據(jù)傳輸率的損失幾乎為零的情況下進行刷新。
刷新與訪問幾乎可以同時進行，從外部可以看不到刷新動作。由于看起來像是沒有進行刷新，所以可以與SRAM同樣對待。
以上針對本發(fā)明的DRAM及DRAM的刷新方法以實施例進行了說明，但本發(fā)明不限定于此。本發(fā)明，在不脫離本發(fā)明的精神的范圍內(nèi)本領域技術人員根據(jù)其知識可以實現(xiàn)具有多種改進、修改和變型的實施方式。
根據(jù)本發(fā)明，可以使刷新與通常的訪問同時進行。可以改善由通常的刷新動作引起的數(shù)據(jù)傳輸率的降低。使得從外部看不到刷新動作，可以將其與SRAM同樣看待，可以與SRAM進行置換。
權利要求
1.一種DRAM，該DRAM是一種訪問以存儲體編號、行地址和列地址指定的存儲單元的DRAM(動態(tài)隨機存儲器)，包括指示執(zhí)行刷新的執(zhí)行指示單元；指定待刷新的存儲單元的存儲體編號的存儲體指定單元；指定在指定的存儲體內(nèi)進行刷新的存儲單元的行地址的地址指定單元；以及在執(zhí)行指示單元指示進行刷新時，對存儲體指定單元指定的存儲體內(nèi)的由地址指定單元指定的行地址的存儲單元進行刷新的執(zhí)行單元。
2.如權利要求1所述的DRAM，其中上述存儲體指定單元包括保持待刷新的存儲單元的存儲體編號的保持單元；在從上述執(zhí)行指示單元指示執(zhí)行刷新時，更新由上述保持單元保持的存儲體編號的單元；上述地址指定單元包括對每個存儲體保持待刷新的存儲單元的行地址的保持單元；在從上述執(zhí)行指示單元指示執(zhí)行刷新時，更新由上述保持單元保持的行地址的單元。
3.如權利要求1或2所述DRAM，其中上述執(zhí)行單元包含檢測待訪問的存儲體編號和待刷新的存儲體編號的一致性的單元；根據(jù)存儲體編號的一致性選擇待訪問的行地址或待刷新的行地址的單元；以及在選擇待刷新的行地址時暫時停止列地址指定的單元。
4.一種通過指定存儲體編號、行地址和列地址來訪問存儲單元的DRAM(動態(tài)隨機存儲器)刷新方法，包括指示執(zhí)行刷新的執(zhí)行指示步驟；指定待刷新的存儲單元的存儲體編號的存儲體指定步驟；指定在指定的存儲體內(nèi)進行刷新的存儲單元的行地址的地址指定步驟；以及在指示執(zhí)行刷新時，對指定的存儲體內(nèi)的指定的行地址的存儲單元進行刷新的執(zhí)行步驟。
5.如權利要求4所述的DRAM的刷新方法，其中上述存儲體指定步驟的構(gòu)成包括在指示執(zhí)行刷新時從保持待刷新的存儲體單元的存儲體編號的存儲體編號保持單元讀出所保持的存儲體編號的步驟；和在上述讀出之后，更新由存儲體編號保持單元保持的存儲體編號的步驟；上述地址指定步驟包括在指示執(zhí)行刷新時從保持待刷新的存儲單元的行地址的地址保持單元讀出所保持的行地址的步驟；和在上述讀出之后，更新由地址保持單元保持的行地址的步驟。
6.如權利要求4所述的DRAM的刷新方法，其中上述執(zhí)行步驟包含檢測待訪問的存儲體編號和待刷新的存儲體編號的一致性的步驟；根據(jù)存儲體編號的一致性選擇待訪問的行地址或待刷新的行地址的步驟；以及在選擇待刷新的行地址時暫時停止列地址指定的步驟。
7.如權利要求6所述DRAM的刷新方法，其中上述選擇步驟包含在選擇待刷新的行地址之后進行刷新的步驟；在上述刷新之后選擇待訪問的行地址進行訪問的步驟；以及將對行地址的訪問延遲通知存儲器控制器的步驟。
全文摘要
本發(fā)明提供一種可以減少刷新時的訪問損失時間的DRAM。這種DRAM在進行通常的訪問的同時可對別的存儲體進行刷新，可以象SRAM一樣處理該DRAM。該DRAM包括指示執(zhí)行刷新的執(zhí)行指示單元；指定待刷新的存儲單元的存儲體編號的存儲體指定單元；指定在指定的存儲體內(nèi)進行刷新的存儲單元的行地址的地址指定單元。
文檔編號G11C11/406GK1524270SQ0280593
公開日2004年8月25日 申請日期2002年3月6日 優(yōu)先權日2001年3月30日
發(fā)明者砂永登志男, 渡邊晉平, 平 申請人:國際商業(yè)機器公司