專利名稱：用以在寫入存儲(chǔ)器陣列時(shí)偏壓選擇和未選擇陣列線的方法與裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器陣列，且特別涉及三維無源元件存儲(chǔ)器陣列。
背景技術(shù)：
合并無源元件存儲(chǔ)器陣列的集成電路因陣列中的多數(shù)泄漏路徑、和把元件傳導(dǎo)性編程所需的高電壓，而需要高電壓和高電流編程電壓源。泄漏電流代表在編程期間，此種電路的功率發(fā)散的顯著部分。針對(duì)這種電路在寫入時(shí)的縮減泄漏電流、和選定存儲(chǔ)器單元的較快寫入時(shí)間，需要有改善的性能。

發(fā)明內(nèi)容
一種經(jīng)改善的無源元件存儲(chǔ)器陣列把未選擇的X線偏壓至一電壓、且把未選定的Y線偏壓至另一電壓，其兩者都具有小于編程電壓的數(shù)值。在優(yōu)選實(shí)施例中，四個(gè)電壓電平被施于陣列、針對(duì)寫入模式來把陣列偏壓1)施于選定的X線的編程(VPP)電壓；2)施于未選定Y線、等于VPP減第一偏移電壓的稍微較低電壓；3)施加未選定X線的等于第二偏移電壓(相對(duì)于接地)的電壓；及4)施于選定的Y線的接地參考電壓。第一和第二偏移電壓優(yōu)選是相同、且具有約0.5至2伏特的數(shù)值。VPP電壓依賴所使用的存儲(chǔ)器單元技術(shù)，且優(yōu)選地落在5至20伏特的范圍內(nèi)。
個(gè)別偏壓電壓在選定X線和選定Y線被驅(qū)動(dòng)、把編程電壓VPP置于選定存儲(chǔ)器單元內(nèi)前，優(yōu)選地施于未選定的X線和未選定的Y線。結(jié)果，陣列中的未選定X線和Y線在選定的X線被驅(qū)動(dòng)前、即已被偏壓，且選定的X線的上升時(shí)間(如在從接地或接地以上的偏移電壓過渡到VPP期間)可更快地完成。通過陣列中的未選定存儲(chǔ)器單元的泄漏電流現(xiàn)在由偏壓電壓源來提供，且不再由流過選定的X線和Y線的電流來提供。結(jié)果，流過選定X線和Y線的電流幅度更低，且因選定X線和Y線的分布電阻、而導(dǎo)致較小電壓降。針對(duì)外加于選定的存儲(chǔ)器單元的所需編程電壓，VPP電壓因其的較大部分實(shí)際達(dá)到選定的存儲(chǔ)器單元、而無需十分大。
存儲(chǔ)器單元編程所需的高電壓源可由一VPP產(chǎn)生器在芯片上產(chǎn)生，有時(shí)被實(shí)施為電荷泵浦(pump)電路。然而，由此芯片上電路來產(chǎn)生具足夠電流能力、來支持未選定存儲(chǔ)器單元的泄漏電流的編程電壓源所需的芯片面積很大。替換地，提供VPP編程電壓的外部電源，其縮減芯片上VPP產(chǎn)生器所需的面積、且節(jié)省由此產(chǎn)生器所消耗的能量。另外，集成電路的操作溫度在編程操作期間會(huì)減少，且減少通過反向偏壓未選定存儲(chǔ)器單元的泄漏電流。結(jié)果，整個(gè)功率消耗被縮減得、比只由去除VPP產(chǎn)生器電路所達(dá)到的節(jié)省更多。
通過去除VPP產(chǎn)生器，針對(duì)VPP的較高值可使用于相同半導(dǎo)體程序，其允許更快的編程。替換地，針對(duì)需要來把特定存儲(chǔ)器單元技術(shù)編程的給定電壓，半導(dǎo)體技術(shù)的整體電壓需求可以寬松。這在各種芯片上結(jié)構(gòu)間的間隔可以縮短時(shí)，允許集成電路面積的更大節(jié)省。優(yōu)選地，自外部電壓源接收的編程電壓是傳送遍及芯片中的最高電壓，且其他偏壓電壓可從其他外部電壓源來接收、或使用芯片上電路來產(chǎn)生。
當(dāng)使存儲(chǔ)器陣列放電時(shí)，層間(即在相鄰層面上的存儲(chǔ)器陣列線路之間)的電容、特別是從未選定的Y線到相鄰未選定的X線的顯著電容，優(yōu)選地通過把其X線和Y線驅(qū)動(dòng)至近似相同電壓、而先被放電。陣列線然后可安全地放電至接地，不把陣列線耦合在低于接地的相鄰層面上、且潛在地發(fā)生使CMOS鎖住的情況。
發(fā)明特別適用于具有作為存儲(chǔ)器元件的反熔絲和串聯(lián)二極管的無源元件陣列，但也適用于其他無源元件存儲(chǔ)器陣列。還提供其他優(yōu)選實(shí)施例，且在此描述的各個(gè)優(yōu)選實(shí)施例可單獨(dú)或彼此組合地來使用。


通過參考附圖、對(duì)那些本領(lǐng)域的技術(shù)人員來說，可更好地理解本發(fā)明，且其多數(shù)目的、特性及優(yōu)點(diǎn)將變得明顯。在不同附圖中使用相同參考標(biāo)號(hào)來表示類似或相同項(xiàng)目。
圖1是無源元件存儲(chǔ)器陣列的電氣構(gòu)造圖，其描寫通過未選定存儲(chǔ)器單元的泄漏電流；圖2是進(jìn)一步描寫圖1顯示的通過未選定存儲(chǔ)器單元的泄漏電流的簡(jiǎn)化的電氣構(gòu)造圖；圖3是描寫在無源元件存儲(chǔ)器陣列中的選定的X線的時(shí)序圖；圖4是無源元件存儲(chǔ)器陣列的電氣構(gòu)造圖，其之未選定線路是依據(jù)本發(fā)明的實(shí)施例來偏壓；圖5是描寫通過在如圖4來偏壓的存儲(chǔ)器陣列中的未選定存儲(chǔ)器單元的泄漏電流的簡(jiǎn)化電氣構(gòu)造圖；圖6是描寫通過在如圖4來偏壓的存儲(chǔ)器陣列的簡(jiǎn)化電氣構(gòu)造圖，指出相關(guān)來選出針對(duì)各種偏壓電壓的有利值的陣列參數(shù)；圖7是描寫圖6所寫的兩不參數(shù)的圖；圖8是說明在寫入到陣列內(nèi)的數(shù)個(gè)不同存儲(chǔ)器單元時(shí)，各種存儲(chǔ)器陣列線的適合電壓波形的時(shí)序圖；圖9是說明在各個(gè)不同層面上的陣列線的優(yōu)選偏壓的一個(gè)三維度存儲(chǔ)器陣列的簡(jiǎn)化電氣構(gòu)造圖；圖10是在寫入操作期間、沿著相同選定X線的兩同時(shí)選定存儲(chǔ)器單元的無源元件存儲(chǔ)器陣列的電氣構(gòu)造圖；圖11是在寫入操作期間、沿著相同選定Y線的兩同時(shí)選定存儲(chǔ)器單元的無源元件存儲(chǔ)器陣列的電氣構(gòu)造圖；圖12是描寫通過反向偏壓存儲(chǔ)器單元的泄漏電流為溫度的函數(shù)的圖；圖13是使用于本發(fā)明的一個(gè)方面的偏壓產(chǎn)生電路的電氣構(gòu)造圖；圖14是說明在各個(gè)不同層面上的陣列線的優(yōu)選偏壓的一個(gè)8MB三維度存儲(chǔ)器陣列的簡(jiǎn)化電氣構(gòu)造圖；圖15是代表在把如圖14所示的偏壓的一個(gè)三維度存儲(chǔ)器陣列放電時(shí)、可能發(fā)生的負(fù)耦合的簡(jiǎn)化電氣構(gòu)造圖；圖16是代表圖15所示的兩存儲(chǔ)器層面的電壓波形的波形圖；圖17是依據(jù)本發(fā)明的一個(gè)方面的放電電路的電氣構(gòu)造圖；圖18是代表圖17所示的各個(gè)電路節(jié)點(diǎn)的電壓波形的波形圖；圖19是依據(jù)本發(fā)明的一個(gè)方面的放電電路的電氣構(gòu)造圖；及圖20是依據(jù)本發(fā)明的一個(gè)方面的存儲(chǔ)器陣列和支持電路的功能方塊圖。
具體實(shí)施例方式
對(duì)于無源元件存儲(chǔ)器陣列，一高電壓VPP(也不同地已知為和在此描述為VP或VPROG)被施于存儲(chǔ)器陣列內(nèi)的一存儲(chǔ)器單元，來把該存儲(chǔ)器單元的傳導(dǎo)度編程。例如，在操作的一寫入模式中，可將字組線提升至到一正電壓、且一個(gè)位元線可保持于接地。需要把VPP應(yīng)用到只有一個(gè)選定的存儲(chǔ)器單元，但不施加到也連接于選定的字組線和位元線的其他存儲(chǔ)器單元。
現(xiàn)在請(qǐng)參考圖1，顯示了存儲(chǔ)器陣列100，其利用無源元件存儲(chǔ)器單元。各無源元件存儲(chǔ)器單元一般是具有與狀態(tài)改變?cè)?lián)、一起連接于M條可能X線(即字組線)中的一條和N條可能Y線(即位元線)中的一條間的轉(zhuǎn)向元件(steering element)的兩端子存儲(chǔ)器單元。在存儲(chǔ)器單元內(nèi)的這兩元件可在編程前都呈現(xiàn)。替換地，給定存儲(chǔ)器單元內(nèi)的轉(zhuǎn)向元件可在對(duì)存儲(chǔ)器單元編程期間來形成。適合的狀態(tài)改變?cè)切┚哂须娮璧拿黠@改變者(包括熔絲和反熔絲兩者)。其狀態(tài)改變?cè)欠慈劢z的存儲(chǔ)器單元可稱為反熔絲存儲(chǔ)器單元，而其狀態(tài)改變?cè)侨劢z的存儲(chǔ)器單元可稱為熔絲存儲(chǔ)器單元。
特定的反熔絲存儲(chǔ)器單元112被顯示連接在選定的X線104和選定的Y線124間。為了把存儲(chǔ)器單元112編程，將選定的X線104由X線選擇器102內(nèi)的驅(qū)動(dòng)器108、來耦合至編程電壓源VPP。此編程電壓源的幅度依賴合并于存儲(chǔ)器陣列100內(nèi)的特定存儲(chǔ)器單元技術(shù)的結(jié)構(gòu)，而可為5至20伏特。該選定的Y線124是由Y線選擇器122內(nèi)的驅(qū)動(dòng)器128來耦合至接地，因此把大致整個(gè)VPP電壓施于存儲(chǔ)器單元112，這使反熔絲“爆開”、且突然變得具有極大的傳導(dǎo)性。此增加的傳導(dǎo)性導(dǎo)致已編程的電流IP(標(biāo)示為132)通過現(xiàn)在已編程存儲(chǔ)器單元112而自VPP源流至接地。該已編程的電流IP的幅度可經(jīng)常達(dá)到100微安培。
當(dāng)存儲(chǔ)器單元112被編程時(shí)，其余M-1條未選定的X線106(如由顯示為一斷開開關(guān)的編程驅(qū)動(dòng)器110所代表)被X線選擇器102來“浮接”。同樣地，該N-1條未選定的Y線126也被浮接，如由Y線選擇器122內(nèi)、也顯示為一斷開開關(guān)的驅(qū)動(dòng)器130所代表。然而，明顯泄漏路徑存在與通過存儲(chǔ)器單元112的編程電流并聯(lián)，且泄漏電流潛在地流通遍布整個(gè)存儲(chǔ)器陣列100。存儲(chǔ)器單元114代表連接至選定的X線104(也稱為“半選定”存儲(chǔ)器單元)的其他存儲(chǔ)器單元。電流134通過每個(gè)這樣的存儲(chǔ)器單元114從選定的X線104流到特定存儲(chǔ)器單元的對(duì)應(yīng)Y線。簡(jiǎn)單地考慮流入未選定Y線140的電流134。反向偏壓存儲(chǔ)器單元118(即在存儲(chǔ)器單元內(nèi)、被反向偏壓的轉(zhuǎn)向元件)在未選定Y線140和未選定X線142間提供泄漏路徑。流過此特定泄漏路徑的電流被標(biāo)示為136。流到未選定的X線142上的任何電流將通過存儲(chǔ)器單元116、而傳導(dǎo)至選定Y線124，其由Y線驅(qū)動(dòng)器128來接地。通過存儲(chǔ)器陣列100的其余者的泄漏電流，在實(shí)際上所有其他存儲(chǔ)器單元已編程時(shí)為最高。在此情形中，存儲(chǔ)器單元114、存儲(chǔ)器單元118、和存儲(chǔ)器單元116假定已編程為相當(dāng)小的正向電阻。迄今描述的泄漏電流路徑的幅度被反向偏壓的存儲(chǔ)器單元118所限，然而存儲(chǔ)器單元114和存儲(chǔ)器單元116都被正向偏壓、且不怎么限制流過其中的電流的幅度。因?yàn)榇鎯?chǔ)器單元114代表連接至選定X線的所有其他存儲(chǔ)器單元，故有多達(dá)N-1個(gè)這種“半選定”存儲(chǔ)器單元，其各把來自選定X線104的某一定量的電流傳導(dǎo)到其對(duì)應(yīng)的未選定的Y線。因?yàn)榇鎯?chǔ)器單元118代表那些連接于未選定的Y線和未選定的X線間的存儲(chǔ)器單元，故有(M-1)×(N-1)個(gè)這種存儲(chǔ)器單元。同樣地，存儲(chǔ)器單元116代表那些連接于未選定的X線和選定的Y線間的存儲(chǔ)器單元，故有類似于存儲(chǔ)器單元116的M-1個(gè)這種“半選定”存儲(chǔ)器單元。
流過各種存儲(chǔ)器單元的電流的簡(jiǎn)化構(gòu)造表示被顯示于圖2。當(dāng)在把選定的存儲(chǔ)器單元112編程期間來記錄來自編程電壓源VPP的電流時(shí)，編程的電流IP通過選定的存儲(chǔ)器單元112自選定的X線104流到(被接地的)選定的Y線124。另外，有效串聯(lián)電路由陣列的其余者來形成，其包括與(M-1)×(N-1)個(gè)反向偏壓存儲(chǔ)器單元(類似于存儲(chǔ)器單元118)的并聯(lián)組合來串聯(lián)、與M-1個(gè)正向偏壓存儲(chǔ)器單元(類似于存儲(chǔ)器單元116)的并聯(lián)組合來串聯(lián)的N-1個(gè)正向偏壓存儲(chǔ)器單元(類似于存儲(chǔ)器單元114)的并聯(lián)組合。使用針對(duì)M和N、實(shí)際可能遭遇的數(shù)值，存儲(chǔ)器陣列100可易于具有1.024條X線和1,024條Y線(即M＝N＝1024)。結(jié)果，除了已編程的電流外、編程電壓源VPP必須支持的泄漏電流，是流過具有已編程的反熔絲的一百萬個(gè)反向偏壓存儲(chǔ)器單元的泄漏電流。此可為相對(duì)于編程的電流本身的明顯量的電流。
泄漏電流134實(shí)際為通過沿著選定的X線104來間隔的N-1個(gè)半選定存儲(chǔ)器單元114的分布電流，且因分布的X線電阻142而導(dǎo)致沿著選定的X線的電壓降。同樣地，泄漏電流138也為通過沿著選定的Y線124來間隔的N-1個(gè)半選定存儲(chǔ)器單元116的分布電流，且因分布的Y線電阻144而導(dǎo)致沿著選定的Y線124的相似電壓降。結(jié)果，發(fā)展于選定的存儲(chǔ)器單元112的電壓可能明顯低于VPP電壓(相對(duì)于接地)，特別是在選定的存儲(chǔ)器單元是在其相關(guān)聯(lián)的X線相對(duì)于X線編程驅(qū)動(dòng)器102的遠(yuǎn)端時(shí)、且也在選定的存儲(chǔ)器單元是在其相關(guān)聯(lián)的Y線相對(duì)于Y線選擇器122(即Y線編程驅(qū)動(dòng)器)的遠(yuǎn)端時(shí)，若需要特定的編程電流132、把選定的存儲(chǔ)器單元來編程，則更大電流可能實(shí)際需要來自VPP電壓源、且流入選定的X線。
流過未選定的存儲(chǔ)器單元的電流也使寫入性能很緩慢。此部份是由于如上述在選定存儲(chǔ)器單元內(nèi)產(chǎn)生的降級(jí)電壓，和在單元內(nèi)的編程電壓的即使很小減少所需的增加編程時(shí)間。另外，在陣列中可能有事先編程存儲(chǔ)器單元的圖形，其使各種未選定的Y線即使選定的字組線已上升至VPP、仍保持于十分低的電壓，而其他未選定的Y線在選定的X線自接地驅(qū)動(dòng)至VPP時(shí)會(huì)上升、通過事先編程至低電阻狀態(tài)的未選定的存儲(chǔ)器單元來充電。并非所有未選定的Y線和X線由泄漏路徑電流來上升至相同電壓，因?yàn)樾孤┞窂诫娏饕蕾嚢脒x定單元是否已編程至低電阻。一些圖形、例如在沿著選定Y線的所有半選定單元已被編程、但沿著選定X線則沒有一個(gè)半選定單元已被編程時(shí)，使未選定Y線電壓接近接地電壓、且因此可能一些半選定單元曝露于接近VPP電平的電壓，并因制造和材料上的改變、而有錯(cuò)誤編程的危險(xiǎn)。
其他圖形、例如在沿著選定的X線的所有半選定單元已被編程、但沿著選定的Y線則沒有一個(gè)半選定單元已被編程時(shí)，使未選定的Y線電壓在選定X線自接地驅(qū)動(dòng)至VPP時(shí)、被向上驅(qū)動(dòng)。未選定線路的此充電自VPP供應(yīng)源搶走可用電流，且增加于選定存儲(chǔ)器單元產(chǎn)生穩(wěn)態(tài)編程電壓所需的時(shí)間。此效應(yīng)簡(jiǎn)單地說明于圖3，其顯示在把選定的存儲(chǔ)器單元編程時(shí)、針對(duì)一選定的X線的典型波形。選定的X線于約10-50μs的之間期間內(nèi)被驅(qū)動(dòng)得高，其間在存儲(chǔ)器陣列內(nèi)的未選定線路也被充電或偏壓。只有在選定X線電壓達(dá)到VPP電平(由于X線和Y線的分布電阻，通常稍小于實(shí)際達(dá)到選定的存儲(chǔ)器單元的VPP電平)，在選定存儲(chǔ)器單元內(nèi)的電壓被維持在預(yù)定編程時(shí)間內(nèi)、來完成存儲(chǔ)器單元的寫入。
現(xiàn)在請(qǐng)參考圖4，依據(jù)本發(fā)明的存儲(chǔ)器陣列160被顯示成適于操作的寫入模式的簡(jiǎn)化形式。X線選擇器162提供個(gè)別的驅(qū)動(dòng)器電路(如驅(qū)動(dòng)器164、166)，用來把各個(gè)別X線連接至編程電壓VPP或未選定的X線偏壓電壓VUXL。同樣地，Y線選擇器172提供個(gè)別驅(qū)動(dòng)器電路(如驅(qū)動(dòng)器174、176)，用來把各個(gè)別Y線連接至接地參考電壓VPP或未選定Y線偏壓電壓UUYL。
如前地，一個(gè)特定的反熔絲存儲(chǔ)器單元112被顯示連接在選定的X線104和選定的Y線124間。為了把存儲(chǔ)器單元112編程，該選定的X線104由驅(qū)動(dòng)器164來耦合至編程電壓VPP，且選定的Y線124由驅(qū)動(dòng)器174來耦合至接地，因此把大致整個(gè)VPP電壓施于選定存儲(chǔ)器單元112。一旦被編程，存儲(chǔ)器單元變得更加具有傳導(dǎo)性，其導(dǎo)致已編程的電流IP(標(biāo)示為132)通過現(xiàn)在已編程的存儲(chǔ)器單元112自VPP電壓源流到接地。已編程的電流IP的幅度經(jīng)常達(dá)到100微安培。這種編程電壓源的幅度依賴合并到存儲(chǔ)器陣列100內(nèi)的特定存儲(chǔ)器單元技術(shù)的結(jié)構(gòu)，而可為5至20伏特。
當(dāng)存儲(chǔ)器單元112被編程時(shí)，其余M-1條未選定的X線106由驅(qū)動(dòng)器166來連接至VUXL電壓，且N-1條未選定的Y線由驅(qū)動(dòng)器176來連接于VUYL電壓。此偏壓配置的簡(jiǎn)化構(gòu)造表示、和流過各種存儲(chǔ)器單元的所產(chǎn)生的電流顯示于圖2。如前地，已編程的電流IP由編程電壓源VPP來提供，且沿著選定的X線104、通過選定的存儲(chǔ)器單元112、且然后通過選定的Y線124來流動(dòng)到接地參考電壓。同樣地，有效串聯(lián)電路由陣列的其余者來形成在選定的X線104和選定的Y線124間，其包括N-1個(gè)正向偏壓存儲(chǔ)器單元114的并聯(lián)組合、與(M-1)×(N-1)個(gè)反向偏壓存儲(chǔ)器單元118的并聯(lián)組合來串聯(lián)、與M-1個(gè)正向偏壓存儲(chǔ)器單元的并聯(lián)組合來串聯(lián)。
然而，在此配置中，未選定的Y線(UYL)偏壓電壓VUYL被施于具有等于VPP電壓減第一偏移電壓VOFFSET1的數(shù)值的未選定的Y線，且未選定X線(UXL)偏壓電壓VUXL被施于具有等于第一偏移電壓VOFFSET2(相對(duì)于接地)的數(shù)值的選定的X線。若VOFFSET1和VOFFSET2數(shù)值被小心選擇，則受通過具有已編程反熔絲的(M-1)×(N-1)個(gè)反向偏壓存儲(chǔ)器單元118的泄漏電流大幅影響的陣列中的泄漏電流、現(xiàn)在主要由自VUYL偏壓電壓源流到VUXL偏壓電壓源的電流來支持，而非由自VPP電壓源流到接地的電流。特別上，整個(gè)陣列泄漏電流優(yōu)選來自VUYL偏壓電壓源(標(biāo)示為182)、沿著未選定的Y線126、通過未選定存儲(chǔ)器單元118、沿著未選定的X線106、而流到VUXL偏壓電壓源(標(biāo)示為184)。結(jié)果，整個(gè)陣列泄漏電流不再由VPP編程電壓源來供應(yīng)。沿著選定的X線和Y線有較小電壓降，且實(shí)際到達(dá)、且施于選定存儲(chǔ)器單元的VPP電壓更多。
對(duì)于許多目前實(shí)施的反熔絲存儲(chǔ)器單元，反熔絲單元的擊穿電壓依賴反熔絲層面的厚度、而范圍自約5伏特至20伏特。至少和反熔絲擊穿電壓一樣高的電壓必須由VPP電壓來提供，且自陽極到陰極(即正向偏壓)施于選定的存儲(chǔ)器單元。在一例示實(shí)施例中，10伏特的VPP電壓被使用于特定的反熔絲存儲(chǔ)器單元技術(shù)。未選定的Y線偏壓電壓VUYL可等于8伏特，且未選定的X線偏壓電壓VUXL可等于2伏特。結(jié)果，6伏特的反向偏壓電壓被施于未選定的存儲(chǔ)器單元118，而2伏特的正向偏壓電壓被施于半選定存儲(chǔ)器單元114和半選定存儲(chǔ)器單元116。
因?yàn)槲催x定的Y線優(yōu)選在選定的X線被驅(qū)動(dòng)至VPP前、即被偏壓至VPP減0.5至2伏特的偏移電壓的電壓，故選定的X線看到更小的泄漏電流134、且朝向VPP來較快上升。除了沿著選定的X線的IR降(由于分布電阻142)小于事先達(dá)成者外，且施于要編程的存儲(chǔ)器單元的電壓較接近VPP。施于X線的編程電壓VPP一般稍高于存儲(chǔ)器單元處所需來產(chǎn)生編程的電壓。期望使編程電壓VPP不高于所需者，因?yàn)榇笄腋叩墓β食潆姳闷挚稍谛酒袭a(chǎn)生VPP。同時(shí)，半導(dǎo)體處理需求在編程所需的高電壓無需十分高時(shí)較少。替換地，對(duì)于施加到電路的給定的VPP，較大比例的此電壓實(shí)際達(dá)到選定的存儲(chǔ)器單元，且編程時(shí)間因把反熔絲存儲(chǔ)器單元編程所需的時(shí)間、隨著跨于存儲(chǔ)器單元的電壓上的增加而減少，故會(huì)縮減。
同樣地，通過在選定的Y線124上的半選定單元116、有至未選定X線106的泄漏路徑。該未選定的X線優(yōu)選在把選定的Y線從事先未選定偏壓電壓拉至接地前，即偏壓于相對(duì)于接地的自0.5至2.0伏特的偏移電壓。選定的Y線的電壓無需把多數(shù)未選定的X線放電地快速下降，且沿著選定的Y線的IR降大幅縮減。
把陣列中的未選定線路如所述地偏壓的另一優(yōu)點(diǎn)是在半選定的存儲(chǔ)器單元(即“元件”)上的錯(cuò)誤編程的縮減可能性?？缬诎脒x定單元114的電壓被限于第一偏移電壓VOFFSET1，且跨于半選定單元116的電壓受限于第二偏移電壓VOFFSET2，獨(dú)立于在存儲(chǔ)器單元上、已沿著選定的X線和選定的Y線而事先編程的圖型。因此，半選定單元無意中被編程的危險(xiǎn)被大幅縮減。
這些優(yōu)點(diǎn)在對(duì)兩偏移電壓VOFFSET1和VOFFSET2的寬幅范圍數(shù)值內(nèi)實(shí)現(xiàn)。無需使偏移電壓小至，在寫入期間如針對(duì)0.5伏特偏移可能發(fā)生、自選定線路流動(dòng)的可忽略泄漏電流(針對(duì)其中，半選定單元被偏壓于小于其正向二極管電壓)。各偏移電壓的優(yōu)選數(shù)值被選擇，來平衡在通過半選定存儲(chǔ)器單元(如上述地)的泄漏電流的縮減、對(duì)在未選定Y線和未選定的X線間的陣列中的極大數(shù)目的反向偏壓二極管(即“未選定單元”)上的電壓的縮減間的交替使用。期望來縮減在反向偏壓存儲(chǔ)器單元上的電壓應(yīng)力，以縮減“秘密路徑”泄漏電流、和避免在這些反向偏壓?jiǎn)卧械姆慈劢z的可靠度考慮。優(yōu)選地通過選擇各偏移電壓的數(shù)值、使得通過個(gè)別半選定存儲(chǔ)器單元的泄漏電流約為編程電流的一半，來達(dá)成此平衡。
用來選擇VOFFSET1和VOFFSET2的優(yōu)選值的結(jié)果考慮圖6和7地更詳細(xì)來描述。為了易于描述，兩偏移電壓被假定數(shù)值相等(且描寫為VCLAMP)，雖然這不一定必要。現(xiàn)在請(qǐng)參考圖6，第一偏移電壓VOFFSET1被選擇至少大得足以使半選定存儲(chǔ)器單元114內(nèi)的二極管開始來導(dǎo)通。特別地，在一個(gè)二極管導(dǎo)通時(shí)，其差分電阻降為(1/I)。對(duì)于約1.0伏特的VOFFSET1值，二極管電阻RDIODE大致等于選定的X線和Y線的線電阻RLINE(針對(duì)例示存儲(chǔ)器陣列尺度)。超過該數(shù)值，在提升VOFFSET1上因約一半的VOFFSET1電壓呈現(xiàn)跨于二極管(即VDI電壓跨于半選定存儲(chǔ)器單元114)、且通常增加達(dá)到選定的存儲(chǔ)器單元112的實(shí)際編程電壓VPOP，而仍然有利。另一半的VOFFSET1電壓掉落于選定的X線電阻、且恰好增加對(duì)編程電壓VPP的輸入電壓需求。不期望需要任何高于所需的VPP電壓，因?yàn)榘雽?dǎo)體裝置的電壓限制和伴隨的可靠度考慮。但一些額外VOFFSET1是合理的。
現(xiàn)在請(qǐng)參考圖7，其顯示跨于半選定存儲(chǔ)器單元114和116的電壓降VDI、以及沿著選定X線和Y線的電壓降兩者的圖?？缬诎脒x定的存儲(chǔ)器單元114和半選定存儲(chǔ)器單元116兩者的電壓降總和(即“2VDI”)被圖繪為標(biāo)示190的曲線。沿著選定的X線104和選定的Y線124兩者的電壓降總和(即“2IR”)被圖繪為標(biāo)示192的曲線?？梢韵嘈?，高達(dá)0.5伏特的IR降是可接受設(shè)計(jì)區(qū)，對(duì)于典型二極管(標(biāo)示為點(diǎn)194)。在此點(diǎn)，跨于線電阻的增量電壓降的斜率為跨于二極管的增量電壓降的斜率的四倍，且在箝制電壓中的變得更高上只有一點(diǎn)增益。因此，針對(duì)VOFFSET1和VOFFSET2的優(yōu)選范圍是從約0.5至約20伏特，且更佳地從約1.0至約1.75伏特。
現(xiàn)在請(qǐng)參考圖8，其顯示一時(shí)序圖，來說明在寫入存儲(chǔ)器陣列內(nèi)的六個(gè)不同存儲(chǔ)器單元時(shí)、針對(duì)X線和Y線的適合波形。于時(shí)隙200，存儲(chǔ)器陣列被保持在所有線條都接地的非主動(dòng)狀態(tài)。在如此偏壓時(shí)、不發(fā)生讀取或?qū)懭?。在時(shí)隙201，陣列通過把所有X線(雖然這里只顯示三條)都驅(qū)動(dòng)至未選定的X線偏壓電壓(如VOFFSET2)、且通過把所有Y線(雖然這里只顯示兩條)都驅(qū)動(dòng)至未選定的Y線偏壓電壓(如VPP-VOFFSET1)，而采入寫入待機(jī)(或?qū)懭腴e置)情況。然后，在時(shí)隙202，單條X線X-LINE1(X-線1)被驅(qū)動(dòng)至VPP電壓，且單條Y線Y-LINE1(Y-線1)被驅(qū)動(dòng)至接地、由此來選擇耦合于X-LINE1和Y-LINE1間的存儲(chǔ)器單元，且若此情況中的偏壓充分地長(zhǎng)、由此來把此選定的存儲(chǔ)器單元編程。
時(shí)隙203和204順序通過兩其他X線，來把都耦合至Y-LINE1的兩額外存儲(chǔ)器單元編程。Y-LINE1電壓在各種X線被定序時(shí)、可保持于接地，或Y-LINE1電壓可回到各時(shí)隙(由點(diǎn)線指出的)間的未選定Y線偏壓電壓。時(shí)隙205、206和207順序通過相同三條X線、但不同Y線把三個(gè)額外存儲(chǔ)器單元編程。在時(shí)隙208，存儲(chǔ)器陣列被采用回到寫入待機(jī)情況，其中所有線條都“未選定”、且偏壓于個(gè)別未選定偏壓電壓。最后，在時(shí)隙209，陣列被放電且回到非主動(dòng)狀態(tài)。使用來完成此序列的特定電路被提供于下。
迄今的描述建議具有單一平面(或?qū)哟?的存儲(chǔ)器單元、使一層X線在存儲(chǔ)器單元上方(或下方)、和一層Y線相反地在存儲(chǔ)器單元下方(或上方)的兩維存儲(chǔ)器陣列。在具有多重平面的存儲(chǔ)器單元的有利三維存儲(chǔ)器陣列中，特定層的X線被連接至存儲(chǔ)器單元、在X線層下方和上方(除了可能的最后X線層外)，且不同層的Y線連接于存儲(chǔ)器單元、在Y線層下方和上方。換言之，與特定存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)的X線、也與在相鄰于特定存儲(chǔ)器平面(若呈現(xiàn))的存儲(chǔ)器平面內(nèi)的其他存儲(chǔ)器單元相關(guān)聯(lián)，且與特定存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)的Y線、也與在相鄰于特定存儲(chǔ)器平面(若呈現(xiàn))的存儲(chǔ)器平面內(nèi)的其他存儲(chǔ)器單元相關(guān)聯(lián)。在這種陣列結(jié)構(gòu)內(nèi)的存儲(chǔ)器單元利用垂直“二極管堆疊”，其可為背對(duì)背二極管堆疊或串鏈二極管堆疊。
在具有一個(gè)平面的存儲(chǔ)器單元的存儲(chǔ)器陣列中，未選定的存儲(chǔ)器單元(即通過反向偏壓二極管的“秘密路徑”)的數(shù)目是如上述的(M-1)×(N-1)。對(duì)于M等于N的大型存儲(chǔ)器陣列，此數(shù)目可想成等于N2。在具有超過存儲(chǔ)器平面的存儲(chǔ)器單元的三維存儲(chǔ)器陣列中，有多層未選定的X線和未選定的Y線，且秘密路徑的數(shù)目如進(jìn)一步描述于下地、是2N2、3N2或甚至4N2。因此，本發(fā)明的未選定線偏壓在具有超過平面的存儲(chǔ)器單元的三維存儲(chǔ)器陣列中特別有價(jià)值。
圖9說明具有追蹤泄漏和秘密路徑、且顯示哪些層被偏壓來得到較快X線上升時(shí)間、和縮減錯(cuò)誤編程的八存儲(chǔ)器平面(即一個(gè)8層背對(duì)背二極管堆疊)的三維存儲(chǔ)器陣列的偏壓。九交替層的陣列線(即X線和Y線)被設(shè)置于八存儲(chǔ)器平面，如此陣列線層在各存儲(chǔ)器平面上方和下方。最低陣列線層被標(biāo)示Y1，表示在第1層上的Y線。第二層被標(biāo)示X2，表示在第2層上的X線，及依此類推。在第Y9層上的各個(gè)別Y線被電氣地連接到第Y1層上的對(duì)應(yīng)Y線。其他實(shí)施例可使用串鏈二極管堆疊，如描述在由Bendik Kleveland等人所著的“并有串鏈二極管堆疊的三維存儲(chǔ)器陣列”，其在同一天被申請(qǐng)。
第X4層上的選定的X線220被偏壓于VPP，且選定的Y線225被偏壓于接地參考電壓，來把耦合于其間、在X4Y3存儲(chǔ)器平面內(nèi)的選定的存儲(chǔ)器單元(未顯示)編程。與選定的存儲(chǔ)器平面相關(guān)聯(lián)的未選定X線221被偏壓于VOFFSET2，且與選定的存儲(chǔ)器平面相關(guān)聯(lián)的未選定的Y線223被偏壓于VPP-VOFFSET1，如用兩維陣列。“秘密路徑”電流226通過(M-1)×(N-1)個(gè)未選定存儲(chǔ)器單元、自未選定的Y線223流到未選定的X線221。
對(duì)稱等效電路結(jié)構(gòu)也呈現(xiàn)在第X4層上方，且結(jié)果第Y5層上的未選定Y線222也偏壓于VPP-VOFFSET1。這些未選定Y線222是與相鄰于選定存儲(chǔ)器平面的存儲(chǔ)器平面相關(guān)聯(lián)、但不與選定存儲(chǔ)器平面相關(guān)聯(lián)。“秘密路徑”電流227通過(M-1)×(N-1)個(gè)未選定存儲(chǔ)器單元、自未選定Y線222流到未選定X線221。另外，對(duì)稱等效電路結(jié)構(gòu)也呈現(xiàn)在第Y3層下方，且結(jié)果第X2層上的未選定的X線224也偏壓于VOFFSET2。這些未選定X線224是與相鄰于選定存儲(chǔ)器平面的存儲(chǔ)器平面相關(guān)聯(lián)、但不與選定的存儲(chǔ)器平面相關(guān)聯(lián)?！懊孛苈窂健彪娏?28通過(M)×(N-1)個(gè)未選定存儲(chǔ)器單元、自未選定Y線223流到未選定X線224。
在此一個(gè)三維存儲(chǔ)器陣列中，可能使一些未選定X線和未選定Y線的層面浮接。例如，第X6層不與相鄰于選定存儲(chǔ)器平面的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)，且優(yōu)選留成浮接。同樣地，第Y7層不與在選定的存儲(chǔ)器平面內(nèi)或在相鄰于選定存儲(chǔ)器平面的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)，且因此在第Y7層內(nèi)的未選定Y線(即第Y7層的所有Y線)也優(yōu)選留成浮接。不與在選定存儲(chǔ)器平面內(nèi)或在相鄰于選定存儲(chǔ)器平面的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)的各個(gè)未選定X線或Y線，優(yōu)選被留成浮接。如在此使用地，“浮接”節(jié)點(diǎn)可耦合至一個(gè)或更多其他節(jié)點(diǎn)，但不耦合于偏壓源。
在替換的實(shí)施例中，在所有層面上的未選定的X線和Y線可分別偏壓至VOFFSET2和VPP-VOFFSET1，且仍可達(dá)成在選定的X線和選定的Y線上的較低泄漏電流的優(yōu)點(diǎn)(如在選定的存儲(chǔ)器單元上達(dá)成的較高編程電壓、在選定的X線上的較快上升時(shí)間、等等)。然而，每個(gè)這樣的存儲(chǔ)器平面提供通過N×M個(gè)未選定存儲(chǔ)器單元的額外秘密路徑電流，且此泄漏電流必須由偏壓電壓源來提供。當(dāng)使用此偏壓技術(shù)時(shí)，秘密路徑電流有利地流過對(duì)成千或更多的未選定線路的連接。此電流產(chǎn)生可忽略的IR降。現(xiàn)有方法因?yàn)榇嗣孛苈窂诫娏髦涣鬟^一條選定X線和選定Y線，而在選定X線和Y線中遭受大的IR降。
上面描述可被采用來建議，只有一個(gè)存儲(chǔ)器單元針對(duì)存儲(chǔ)器陣列中的編程來同時(shí)被選擇。然而，上述未選定線路的偏壓在多個(gè)存儲(chǔ)器單元被同時(shí)寫入的集成電路中更有幫助。若沿著選定的X線的多個(gè)存儲(chǔ)器單元被同時(shí)寫入(看圖10，這里與第二選定Y線相關(guān)聯(lián)的元件被標(biāo)示類似于第一選定Y線，但在標(biāo)號(hào)指定后有一“撇號(hào)”)，X線必須提供高達(dá)通過要編程的單元數(shù)目的電流總和的編程電流，使得編程的第一單元不防礙其他單元的編程。來自選定X線的泄漏電流(沒有施于未選定線路的偏壓)是由(M-1)×(N-2)個(gè)反向偏壓未選定存儲(chǔ)器單元118來決定。因此，縮減來自選定X線的泄漏電流可能比在一次只寫入一個(gè)單元時(shí)更有幫助。針對(duì)此多個(gè)單元編程情形的VOFFSET1電壓的優(yōu)選值是在約0.5至1.5伏特的范圍內(nèi)。同樣地，若沿著選定的Y線的多個(gè)存儲(chǔ)器單元被同時(shí)寫入(看圖11，其中與第二選定X線相關(guān)聯(lián)的元件被標(biāo)示類似于第一選定X線，但在標(biāo)號(hào)指定后有一“撇號(hào)”)，Y線必須降低(sink)高達(dá)通過要編程的單元數(shù)目的電流總和的編程電流，使得編程的第一單元不防礙其他單元的編程。來自選定Y線的泄漏電流(沒有施于未選定線路的偏壓)是由(M-2)×(N-1)個(gè)反向偏壓未選定存儲(chǔ)器單元118來決定。針對(duì)此多個(gè)單元編程情形的VOFFSET2電壓的優(yōu)選值是也在約0.5至1.5伏特的范圍內(nèi)。
當(dāng)一優(yōu)選實(shí)施例可利用大致等于VOFFSET2電壓的VOFFSET1電壓時(shí)，這并不必需的。兩數(shù)值可針對(duì)給定情形來獨(dú)立地被最佳化。再者，當(dāng)優(yōu)選來使用針對(duì)各偏移電壓的非零數(shù)值時(shí)，任一個(gè)可設(shè)定為零(基本上一起消除偏移量)，且該電路仍從在此的教導(dǎo)來獲利。例如，該VOFFSET2電壓可設(shè)定為零，且未選定的X線都偏壓于接地。未選定Y線仍可偏壓于VPP-VOFFSET1，且達(dá)成在泄漏電流上的縮減、和在選定的X線的上升時(shí)間上的改善。如前述地，存儲(chǔ)器構(gòu)成可易于組配來反轉(zhuǎn)連接在X線和Y線間的存儲(chǔ)器單元的極性和方向性、且反轉(zhuǎn)X線和Y線的電壓。例如，存儲(chǔ)器單元的陽極和陰極端子可以背對(duì)背二極管堆疊配置來分別耦合至Y線和X線、而非X線和Y線。再者，X線可耦合于在X線上方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元的陽極端子，但被耦合至在X線下方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元的陰極端子，下面將更詳細(xì)地描述。同樣，通過使用語詞X線(或字組線)和Y線(或位元線)不意含特別需要的組織結(jié)構(gòu)，對(duì)于在此的教導(dǎo)、可由熟知該技術(shù)者來應(yīng)用于多樣的陣列組織。
編程電壓的外部源對(duì)于無源元件存儲(chǔ)器陣列，需要高電壓源來把存儲(chǔ)器單元傳導(dǎo)度編程，但高電壓源因編程電流的幅度、和也因陣列中的多數(shù)泄漏路徑，而必須也能夠提供該的編程電流。此電壓可由有時(shí)經(jīng)常實(shí)施為電荷泵浦電路的VPP產(chǎn)生器來在芯片上產(chǎn)生。然而，由此芯片上電路來產(chǎn)生編程電壓源所需的芯片面積很大。若取代地，由外部源的VPP編程電壓來提供，則有幾個(gè)優(yōu)點(diǎn)。第一，由芯片上VPP產(chǎn)生器所需的面積被節(jié)省，且由此產(chǎn)生器所消耗的功率也被節(jié)省。但另外，集成電路在編程操作期間的操作溫度因集成電路發(fā)散較少功率而也減少。此較低操作溫度因通過反向偏壓未選定存儲(chǔ)器單元的泄漏電流(針對(duì)給定偏壓電壓)也減少，而針對(duì)縮減編程時(shí)間極為有利。結(jié)果，整個(gè)功率消耗比由去除VPP產(chǎn)生器電路所達(dá)成的節(jié)省、可大幅縮減。
與標(biāo)準(zhǔn)媒體格式相容的存儲(chǔ)器裝置可被設(shè)置，其因充分高的電壓在此環(huán)境中不呈現(xiàn)在芯片上、而不致無意地寫入。存儲(chǔ)器陣列中所編程的數(shù)據(jù)被保護(hù)，且裝置可使用在播放模式。在期望能夠把數(shù)據(jù)寫入終端使用者裝置中時(shí)，可能不期望此配置。但此配置在終端使用者要求較低成本裝置來播放諸如傳統(tǒng)視頻和音樂儲(chǔ)存產(chǎn)品的預(yù)記錄數(shù)據(jù)時(shí)是有用的。當(dāng)此裝置被編程時(shí)，它能夠用更低的電壓來讀取，如在1.5伏特至3.3伏特間的傳統(tǒng)CMOS技術(shù)電壓電平。因此，在讀取時(shí)施于X線和Y線的電壓低得即使重復(fù)地存取，存儲(chǔ)器單元仍沒有被改變的危險(xiǎn)。存儲(chǔ)器陣列中所編程的數(shù)據(jù)被保護(hù)，且裝置可使用在符合某些工業(yè)標(biāo)準(zhǔn)、沒有高電壓供應(yīng)的設(shè)備中的播放模式。
而另一優(yōu)點(diǎn)是通過去除VPP產(chǎn)生器電路來實(shí)現(xiàn)的。必須設(shè)計(jì)一種半導(dǎo)體過程以通常有一些余量度來可靠地承受傳送遍布集成電路上的最高電壓和電流。當(dāng)電荷泵浦式電路被實(shí)施時(shí)，通常有某些電路節(jié)點(diǎn)必須上升到更高于產(chǎn)生器電路的期望輸出電壓的電壓，且半導(dǎo)體過程必須承受這些較高電壓。除了產(chǎn)生器電路的改變性和其抽吸特性外，通常把最高可達(dá)成VPP電壓限制成幾伏特低于半導(dǎo)體技術(shù)的電壓限度。但若接收來自外部(芯片外)源的高電壓，則VPP電壓可較接近半導(dǎo)體技術(shù)的電壓限度。因?yàn)榘逊慈劢z存儲(chǔ)器單元編程的時(shí)間隨著編程電壓上的伏特改變，而典型上減少十或更多的因數(shù)，故可完成更快的編程。替換地，對(duì)于將特定存儲(chǔ)器單元技術(shù)編程所需的給定電壓，半導(dǎo)體技術(shù)的整體電壓需求可放寬。這在各種芯片上結(jié)構(gòu)間的間隔可縮減時(shí)，可允許集成電路面積上的更大節(jié)省。優(yōu)選地，自外部電壓源所接收的編程電壓是傳送遍布芯片的最高電壓。
在優(yōu)選實(shí)施例中，這些優(yōu)點(diǎn)是通過提供部分來自外部電壓源、且部分由芯片上電路的高電壓偏壓來實(shí)現(xiàn)。高電壓偏壓在寫入高密度三維反熔絲存儲(chǔ)器陣列時(shí)，因通過作為存儲(chǔ)器單元中高度不對(duì)稱轉(zhuǎn)向元件的較差質(zhì)量的反向偏壓二極管，而易于抽取約一至數(shù)毫安培的電流。通過去除所需的芯片上VPP電壓產(chǎn)生器，約60％的寫入功率可自芯片去除、且發(fā)散于芯片外電路。驚訝地，這將導(dǎo)致芯片上寫入功率的90％或更多的縮減、和芯片的操作溫度的對(duì)應(yīng)明顯縮減。圖12描寫針對(duì)跨于二極管的給定偏壓電壓，通過反向偏壓二極管(對(duì)應(yīng)于未選定存儲(chǔ)器單元)、為溫度的函數(shù)的泄漏電流。當(dāng)可于圖中看到的，較冷溫度導(dǎo)致明顯較少二極管泄漏電流。針對(duì)典型的集成電路包裝，泄漏電流下降到少于其原來值的四分之一。因此，芯片上寫入功率可易于下降至原來功率的10％、而非只有40％。
圖13顯示接收在寫入(即編程)操作期間被使用為針對(duì)選定X線的高電壓供應(yīng)源、且指示為選定X線電壓VSXL的外部提供的VPP(標(biāo)示為VPROG)的優(yōu)選偏壓產(chǎn)生電路250。電路250也包括含有VREF偏壓電路258、放大器電路262、和P通道串聯(lián)通過晶體管264的電壓調(diào)節(jié)器電路。此電壓調(diào)節(jié)器電路產(chǎn)生針對(duì)未選定的Y線、具有等于低于VPP電壓的特定偏移電壓的數(shù)值的VUYL偏壓電壓。即使大電流可能流過晶體管264，功率發(fā)散仍因跨于晶體管264下降的電壓典型上只有約一伏特而不致過度。若VPROG電壓和期望的VUYL電壓間的偏移電壓導(dǎo)致晶體管264中太多功率發(fā)散，則替換實(shí)施例接收第二外部提供的電壓源VUYL+，其幅度上比VPROG低、但充分高于期望的VUYL來允許串聯(lián)調(diào)節(jié)器的適當(dāng)工作。
VREF偏壓電路258和放大器電路262是由VPROG電壓源來激勵(lì)。VREF偏壓電路258產(chǎn)生VREF參考電壓，其被耦合至放大器電路262的反相輸入。VUYL電壓被耦合于放大器電路262的非反相輸入，以在放大器輸出上產(chǎn)生用于串聯(lián)通過晶體管264的柵極控制信號(hào)。
在讀取模式中，高電壓VPROG電壓不被外部地提供至集成電路，且VREF偏壓電路258和放大器電路262兩者都由致能(enable)信號(hào)READ(其優(yōu)選地、但不必須，在讀取模式期間為低)為止能(disable)。VREF偏壓電路258和放大器電路262兩者被實(shí)施，使得自VPROG至接地的所有電流路徑在電路被止能時(shí)被中斷，使用技術(shù)中熟知的許多技術(shù)的任一個(gè)。讀取偏壓電壓VREAD由偏壓電路274來產(chǎn)生，且在讀取操作期間，此VREAD電壓由被READ致能信號(hào)開關(guān)的個(gè)別N通道晶體管268和270，來耦合至VSXL節(jié)點(diǎn)276和VUYL輸出節(jié)點(diǎn)278。
所顯示電路在讀取模式期間，避免自P擴(kuò)散至N井區(qū)的正向偏壓、和自VPROG節(jié)點(diǎn)至接地的泄漏電流。在電路實(shí)施中來避免這些損害需要特別留意，因?yàn)閂PROG電壓(或VSXL電壓)不總是芯片上的最高電壓。在讀取模式中，VPROG節(jié)點(diǎn)不被驅(qū)動(dòng)至高電壓，且無需超過芯片的常規(guī)VDD電源供應(yīng)電壓(多數(shù)VDD供應(yīng)電路自其來激勵(lì))。事實(shí)上，在讀取模式中選定的X線和未選定的Y線上所期望的電壓優(yōu)選是彼此相等，且優(yōu)選在約1.5至2.5伏特的數(shù)值。因此，X線(如字組線)上的未選定存儲(chǔ)器單元不產(chǎn)生到未選定Y線(如位元線)的泄漏電流。
如圖13指出地，VPROG電壓也是PMOS晶體管264的N井區(qū)的偏壓。在寫入模式中，該VPROG電壓優(yōu)選是傳送遍布芯片的最高電壓，因此在串聯(lián)調(diào)節(jié)器電路中、沒有P擴(kuò)散區(qū)超過到這些電路的供應(yīng)電壓。在操作的讀取模式中，VPROG節(jié)點(diǎn)不連接至外部高電壓。而是，VPROG節(jié)點(diǎn)被連接于來自芯片上讀取偏壓產(chǎn)生器274的VREAD電壓。此VREAD電壓非芯片上的最高電壓。然而，P區(qū)仍不正向偏壓。因?yàn)閂READ電壓被連接至晶體管264的源極和漏極兩者，故晶體管264的P型源和漏區(qū)、及N井都在相同電壓。在讀取模式中，晶體管264上的柵極電壓因沒有電流流過晶體管264(因?yàn)槠湓礃O和漏極已連接于相同電壓)，而不重要。在優(yōu)選實(shí)施例中，VREAD電壓的期望值充分低于VDD電壓，使得晶體管268和270可實(shí)施為常規(guī)N通道晶體管、或低臨界電壓N溝道晶體管，且適當(dāng)?shù)匕裋READ電壓耦合至VSXL輸出節(jié)點(diǎn)276和VUYL輸出節(jié)點(diǎn)278兩者。通過使用MOS實(shí)施例、而非CMOS實(shí)施例(即NMOS和PMOS晶體管兩者)，確定沒有對(duì)N井的P區(qū)正向偏壓。
在利用外部提供的VUYL+電壓的替換實(shí)施例中，有兩個(gè)耦合于芯片的外部高電壓供應(yīng)源。該VPROG電壓優(yōu)選在VUYL+電壓前或與其同時(shí)來施于芯片，使得VPROG電壓即使在打開電源期間、仍總是兩外部電壓的較高者。晶體管264的N井的連接至VPROG電壓，確定其P型源和漏區(qū)在寫入模式期間、不正向偏壓至其N井區(qū)。
在其他實(shí)施例中，額外的外部電壓輸入可有利地使用，來提供其他偏壓電壓、且進(jìn)一步縮減功率發(fā)散。
存儲(chǔ)器陣列線的安全放電在稠密三維存儲(chǔ)器陣列中，陣列內(nèi)有彼此堆疊其上的許多層X線和Y線。有效地寫入和讀取此存儲(chǔ)器陣列，優(yōu)選涉及只把層面總數(shù)的子組集內(nèi)的未選定線路偏壓，使其余層面浮接于未受控制電壓(如上述地，特別關(guān)于圖9)。主動(dòng)地偏壓于電壓的層面中，一般地任何一層被偏壓于與其相鄰層面不同的電壓。
現(xiàn)在請(qǐng)參考圖14，考慮由八個(gè)單獨(dú)垂直堆疊的1M位元存儲(chǔ)器平面組構(gòu)的一個(gè)1M位元組存儲(chǔ)器陣列。最低層陣列線被假定是位元線，且此層被據(jù)此標(biāo)示B1。次一層是字組線，且標(biāo)示W(wǎng)2。層面交替于位元線層和字組線層間，高達(dá)第W8層。最上存儲(chǔ)器平面是形成在第W8層和第九層位元線間，其每個(gè)分別連接于第B1層上的對(duì)應(yīng)位元線(由點(diǎn)線指出地)。在此例中，假設(shè)在W6-B5平面中的存儲(chǔ)器單元正被寫入。一個(gè)W6字組線和一個(gè)B5位元線分別被驅(qū)動(dòng)至9.5伏特和0伏特，來編程該存儲(chǔ)器單元(如把邏輯0寫入該單元)。所有其他未選定字組線和位元線如圖14顯示地來偏壓。未選定的W6和W4字組線被偏壓于1.0伏特，且未選定的B5和B7位元線被偏壓于8.5伏特。通過耦合在8.5伏特和1.0伏特偏壓電壓間的反向偏壓存儲(chǔ)器單元產(chǎn)生有一泄漏路徑。因此，其余層面被留成浮接。
因此，當(dāng)可理解時(shí)，例如把存儲(chǔ)器單元寫在單一選定的存儲(chǔ)器平面上，涉及把4層偏壓、且把其余4層留成浮接。4個(gè)已偏壓層是那些與選定存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)者，和那些與在相鄰于選定存儲(chǔ)器平面的存儲(chǔ)器平面的存儲(chǔ)器單元相關(guān)聯(lián)者。在此文本中，相鄰存儲(chǔ)器平面是共用陣列線者，使得B1-W2存儲(chǔ)器平面、即使這兩存儲(chǔ)器平面的存儲(chǔ)器單元結(jié)構(gòu)上由六個(gè)其他存儲(chǔ)器平面來分開，仍相鄰于B1(“B9”)-W8存儲(chǔ)器平面。
因?yàn)樵诩呻娐飞系墓β氏拗?，存?chǔ)器陣列無法任意地大。因此，優(yōu)選使用多個(gè)1M位元組陣列(有時(shí)稱為“子陣列”)來實(shí)施大于1M位元組的存儲(chǔ)器容量。各陣列在致動(dòng)時(shí)會(huì)發(fā)散功率，且因此可能在任何給定時(shí)間、只有陣列為主動(dòng)。其他非主動(dòng)陣列優(yōu)選維持成零功率狀態(tài)。例如，64M位元組存儲(chǔ)器可具有六十四個(gè)1M位元組存儲(chǔ)器陣列，在任何給定時(shí)間有1主動(dòng)和63其余者非主動(dòng)。所有未選定陣列的字組線和位元線優(yōu)選維持于如接地的非主動(dòng)電壓、或非常接近接地的電壓(一般再參考關(guān)于圖8的描述)。此縮減功率發(fā)散，且確保在未選定存儲(chǔ)器陣列內(nèi)、沒有存儲(chǔ)器單元無意中被編程、或甚至壓于適當(dāng)電壓。
圖14指出的電壓對(duì)應(yīng)于寫入待機(jī)狀態(tài)中的存儲(chǔ)器陣列。當(dāng)陣列被驅(qū)動(dòng)、自此寫入待機(jī)狀態(tài)到寫入非主動(dòng)狀態(tài)時(shí)，各層上的電荷必須被放電至接地，來完成把各層電壓驅(qū)動(dòng)至接地。然而，在諸如無源元件存儲(chǔ)器陣列的存儲(chǔ)器陣列中，相鄰層間的電容耦合因存儲(chǔ)器單元電容、及在字組線和位元線本身間的相互連接耦合而很大。結(jié)果，當(dāng)偏壓位元線層(對(duì)于此例是B5和B7)自8.5伏特驅(qū)動(dòng)至0伏特時(shí)(看圖15)，它將明顯地電容性耦合于相鄰字組線層、且不可避免地迫使相鄰字組線層低于接地(如顯示于圖16的)。此低于接地的偏出可能大得足以在字組線層下拉裝置中引起鎖住，其效果極有害。
可通過把層間的電容放電、使得其字組線和位元線被驅(qū)動(dòng)或“平衡”于近乎相同電壓，來避免低于接地的這種偏出。事先偏壓的層面然后可不耦合低于接地的相鄰層，來安全地放電至接地。
現(xiàn)在請(qǐng)參考圖17，描寫放電電路320。一組偏壓節(jié)點(diǎn)UYL1、UXL2、UYL3、UXL4、UYL5、UXL6、UYL7、和UXL8把偏壓電壓提供至在寫入模式期間，各對(duì)應(yīng)層Y1、X2、Y3、X4、Y5、X6、Y7、X8的未選定線路所耦合者。針對(duì)各層的特定偏壓電壓依賴哪一個(gè)存儲(chǔ)器平面被選擇來寫入，且因此依賴存儲(chǔ)器陣列的結(jié)構(gòu)、和選定的存儲(chǔ)器單元(等)的地址。針對(duì)特定層面上的各X線的驅(qū)動(dòng)器電路優(yōu)選地被配置，來把未選定的X線耦合至傳送在針對(duì)特定層面的未選定偏壓電壓節(jié)點(diǎn)UXLi(其中i＝2、4、6、或8)上的未選定偏壓電壓。X線驅(qū)動(dòng)器電路也被配置，來把選定的X線耦合至傳送在選定偏壓節(jié)點(diǎn)(未顯示)的選定偏壓電壓。同樣地，針對(duì)特定層面上的各Y線的驅(qū)動(dòng)器電路優(yōu)選被配置，來把未選定的Y線耦合至傳送在針對(duì)特定層面的未選定偏壓電壓節(jié)點(diǎn)UYLi(其中i＝1、3、5、或7)上的未選定偏壓電壓。Y線驅(qū)動(dòng)器電路也被配置，來把選定的Y線耦合至接地參考電壓。
晶體管304、305、和306被設(shè)置，來把針對(duì)未選定Y線(UYL1、UYL3、UYL5、和UYL7)的各四個(gè)偏壓節(jié)點(diǎn)耦合在一起。晶體管307、308、和309被設(shè)置，來把針對(duì)未選定X線(UXL2、UXL4、UXL6、和UXL8)的各四個(gè)偏壓節(jié)點(diǎn)耦合在一起。各個(gè)這些晶體管由傳送在節(jié)點(diǎn)311上的CMN_SHORT信號(hào)來交替連接。另外，一組四個(gè)晶體管(如302)在由傳送在節(jié)點(diǎn)310上的UXL_TO_UYL信號(hào)所交替連接時(shí)，把未選定的Y線偏壓節(jié)點(diǎn)、四對(duì)地耦合至的一未選定的X線偏壓節(jié)點(diǎn)。迄今的這些晶體管形成基本上把在各四個(gè)X線層上的所有X線、和在各四個(gè)Y線層上的所有Y線短路在一起的第一電路，其允許聚集系統(tǒng)來共同充電至共同電壓，在X*和Y*(及W*和B*)偏壓電壓間的某處。由VPROG電壓激勵(lì)的電平移變器312和313確保CMN_SHORT和UXL_TO_UYL控制信號(hào)的主動(dòng)電平是高得足以把各種偏壓電壓完全平衡在一起。
放電電路320也包括把各八個(gè)未選定線路偏壓節(jié)點(diǎn)放電的八個(gè)晶體管(如314)。這八個(gè)晶體管形成第二電路，以在由可于平衡已大致達(dá)成后被致能的PULLDOWN(下拉)信號(hào)所交替連接時(shí)，把所有未選定X線和Y線驅(qū)動(dòng)至接地。這確保大的陣列電容的兩端處在相同電壓，因此把兩端拉至接地將不迫使任何晶體管的源極和漏極低于接地。圖18顯示說明在以此方式、把存儲(chǔ)器陣列放電時(shí)達(dá)成的電壓的時(shí)序圖。FLOAT(浮接)信號(hào)使偏壓電壓產(chǎn)生器把其個(gè)別輸出(未顯示)浮接，且把八個(gè)偏壓電壓節(jié)點(diǎn)平衡在一起。稍后，PULLDOWN信號(hào)把所有八個(gè)偏壓節(jié)點(diǎn)放電至接地。
放電電路350的優(yōu)選實(shí)施例被顯示于圖19，其使用較少晶體管來把所有八個(gè)偏壓電壓節(jié)點(diǎn)安全地放電。放電電路350也假定存儲(chǔ)器陣列的優(yōu)選“字組線優(yōu)先”配置，來減少自陣列上方或下方的電路或相互連接布線的耦合至位元線層。第一組晶體管(其被標(biāo)示352)在由DFLOAT信號(hào)來交替連接時(shí)，把針對(duì)所有八層的未選定偏壓電壓節(jié)點(diǎn)短路在一起。由VPROG電壓激勵(lì)的電平移變器356確保DFLOAT信號(hào)的主動(dòng)電平是高得足以把各種偏壓電壓完全平衡在一起。第二組晶體管(其一被標(biāo)示354)把針對(duì)X線的未選定偏壓電壓節(jié)點(diǎn)耦合至接地。針對(duì)Y線的未選定的偏壓電壓節(jié)點(diǎn)然后通過平衡晶體管352來接地。放電晶體管254優(yōu)選耦合于X線偏壓節(jié)點(diǎn)、而非Y線偏壓節(jié)點(diǎn)，因?yàn)槲催x定的X線被偏壓在比未選定的Y線低的電壓。通過通過較低電壓線、把較高電壓線放電、且然后至接地，在FLOAT信號(hào)和PULLDOWN信號(hào)間的時(shí)序并不重要。事實(shí)上，兩信號(hào)可不把線路耦合低于接地、來同時(shí)提供，因?yàn)閅線偏壓節(jié)點(diǎn)只可與X線偏壓節(jié)點(diǎn)一樣快地來放電。
用任一電路，可使用簡(jiǎn)單時(shí)序脈波來提供在FLOAT信號(hào)和PULLDOWN信號(hào)間的延遲，來定時(shí)在開始把一或兩組集節(jié)點(diǎn)放電前應(yīng)發(fā)生的平衡量。替換地，可使用主動(dòng)電路來監(jiān)視一個(gè)或更多電壓，來判定何時(shí)開始放電。例如，各X線/Y線層對(duì)組(即各W*/B*層對(duì)組)(共4個(gè))可包括相關(guān)聯(lián)的比較器，來檢測(cè)何時(shí)其線路對(duì)組是在某一電壓差值內(nèi)、且然后提供READY信號(hào)。當(dāng)所有四個(gè)READY信號(hào)是主動(dòng)時(shí)，放電電路可被致動(dòng)。此方法因簡(jiǎn)單脈波方法通常必須適應(yīng)最差情況(最長(zhǎng))平衡需求，而可節(jié)省時(shí)間。
圖20是說明依據(jù)本發(fā)明的一個(gè)方面的各種寫入電路的集成電路400的功能方塊圖。為了易于描述寫入相關(guān)的電路，數(shù)據(jù)路徑和其他控制電路未被說明。該集成電路400包括針對(duì)此例被配置為1024×1024×8的存儲(chǔ)器平面陣列的一個(gè)三維無源元件存儲(chǔ)器陣列402。該陣列可想成在各8個(gè)存儲(chǔ)器平面上具有1024列和1024行。一個(gè)列解碼器405把一組地址解碼，且產(chǎn)生在此例中編號(hào)1024的多條列選擇線406。如在此使用的，此列解碼器405應(yīng)被廣泛解釋，且可包括各層次的前置解碼器、電壓電平移變器、和類似者。各列選擇線406被傳輸?shù)揭粋€(gè)別的列驅(qū)動(dòng)器電路(集中顯示為列驅(qū)動(dòng)器404)，其每個(gè)被配置以依據(jù)所選擇的存儲(chǔ)器單元來驅(qū)動(dòng)一個(gè)別組的四條X線407、408、……、409。第一組的四條X線407包括在諸如X1、X3、X5、X7(假設(shè)在陣列中的“字組線第一和最后”的配置)的各四X線層上的一X線。在此情形中，未選定X線偏壓節(jié)點(diǎn)UXL1控制第1層上的X線和第9層上的X線的未選定偏壓電平。第五X線層X9優(yōu)選被相同列驅(qū)動(dòng)器電路來控制。替換實(shí)施例可加上第五列驅(qū)動(dòng)器電路來控制第X9層。整個(gè)驅(qū)動(dòng)器電路的面積會(huì)增加，但通過如此做、泄漏電流在最上或最底存儲(chǔ)器層被選擇時(shí)會(huì)減少。在此描述中，實(shí)際設(shè)在第X9層上的X線如第X1層般地被控制、且無需區(qū)別。描述只需參照四型的X線X1、X3、X5、和X7。其他組的X線408、……、409同樣地包括在各四X線層X1、X3、X5、和X7(及如X7線來控制的X9)上的X線。
X線電壓控制電路420接收選定的X線電壓VSXL和未選定的X線電壓VUXL，且適當(dāng)?shù)夭僮鬟@些電壓來產(chǎn)生針對(duì)各四X線層的一個(gè)別對(duì)組合的偏壓節(jié)點(diǎn)SXLi、UXLi。對(duì)于各個(gè)別X線層，個(gè)別偏壓節(jié)點(diǎn)SXLi(標(biāo)示為421)把個(gè)別電壓傳送到在個(gè)別層上的選定的X線應(yīng)被驅(qū)動(dòng)者，且個(gè)別偏壓節(jié)點(diǎn)UXLi(標(biāo)示為422)把個(gè)別電壓傳送到在個(gè)別層上的未選定的X線應(yīng)被驅(qū)動(dòng)者。對(duì)于各X線層，第一偏壓節(jié)點(diǎn)SXLi把電壓提供到在該層上的一選定X線應(yīng)被驅(qū)動(dòng)者，且第二偏壓節(jié)點(diǎn)UXLi把電壓提供到在該層上的未選定的X線應(yīng)被驅(qū)動(dòng)者。例如，SXL3偏壓節(jié)點(diǎn)把針對(duì)選定的X線的期望電壓傳送到第X3層上。一組地址(或經(jīng)類似解碼的地址信息)也被X線電壓控制電路420所接收，因?yàn)楦鞣NX線電壓依賴所選擇的存儲(chǔ)器平面(且在集成電路400包括多于一陣列時(shí)，所選擇的陣列)。
一個(gè)行解碼器415把一組地址解碼，且產(chǎn)生在此例中編號(hào)1024的多個(gè)行選擇線416。如在此使用的，此行解碼器415應(yīng)被廣泛解釋，且可包括各層次的前置解碼器、電壓電平移變器和類似者。各行選擇線416被傳輸?shù)揭粋€(gè)別的列驅(qū)動(dòng)器電路(集中顯示為行驅(qū)動(dòng)器414)，其各被配置、依據(jù)所選擇的存儲(chǔ)器單元來驅(qū)動(dòng)一個(gè)別組的四條Y線417、418、...、419。第一組的四條Y線417包括在諸如Y2、Y4、Y6、Y8的各四Y線層上的Y線。其他組的Y線418、...、419同樣地包括在各四Y線層Y2、Y4、Y6和Y8上的Y線。
Y線電壓控制電路423接收選定的Y線電壓VSYL(其針對(duì)此例是接地參考電壓)和未選定的Y線電壓VUYL，且適當(dāng)?shù)夭僮鬟@些電壓來產(chǎn)生針對(duì)各四Y線層的一個(gè)別對(duì)組的節(jié)點(diǎn)SYLi、UYLi。對(duì)于各個(gè)別Y線層，個(gè)別偏壓節(jié)點(diǎn)SYLi(標(biāo)示為424)把個(gè)別電壓傳送到在個(gè)別層上的選定Y線應(yīng)被驅(qū)動(dòng)者，且個(gè)別偏壓節(jié)點(diǎn)UYLi(標(biāo)示為425)把個(gè)別電壓傳送到在個(gè)別層上的未選定Y線應(yīng)被驅(qū)動(dòng)者。對(duì)于各Y線層，第一偏壓節(jié)點(diǎn)SYLi把電壓提供到在該層上的未選定的Y線應(yīng)被驅(qū)動(dòng)者。一組地址(或經(jīng)類似解碼的地址信息)也被Y線電壓控制電路423所接收，因?yàn)楦鞣NY線電壓依賴所選擇的存儲(chǔ)器平面(且在集成電路400包括多于一個(gè)陣列時(shí)，所選擇的陣列)。
未選定的X線偏壓節(jié)點(diǎn)UXLi 422和未選定的Y線偏壓節(jié)點(diǎn)UYLi425也耦合至放電電路430(如上述的例示放電電路350)。當(dāng)陣列402被采用成非主動(dòng)狀態(tài)時(shí)，提供FLOAT信號(hào)。當(dāng)由X線電壓控制電路420接收時(shí)，各種未選定X線偏壓節(jié)點(diǎn)UXLi 422自VUXL電壓來解除耦合。替換地，VUXL偏壓電壓源(即產(chǎn)生器)可由FLOAT信號(hào)來止能或關(guān)閉，把高阻抗提供于其輸出上，且該FLOAT信號(hào)無需傳送至X線電壓控制電路420。
當(dāng)所提供的FLOAT信號(hào)由Y線電壓控制電路423來接收時(shí)，各種未選定Y線偏壓節(jié)點(diǎn)UYLi 425自VUYL電壓來解除耦合。替換地，VUYL偏壓電壓源(即產(chǎn)生器)可由FLOAT信號(hào)來止能或關(guān)閉，把高阻抗提供于其輸出上，且FLOAT信號(hào)無需傳送至Y線電壓控制電路423。放電電路430優(yōu)選地把未選定的X線偏壓節(jié)點(diǎn)UXLi 422耦合至未選定的Y線偏壓節(jié)點(diǎn)UYLi 425，且把它們的至少一些耦合至接地將陣列安全地放電。
在20圖內(nèi)的各種電路的相對(duì)位置被選擇以使圖式清楚，且不應(yīng)被采用來意味在集成電路晶粒上的優(yōu)選實(shí)際配置。再者，當(dāng)示例的集成電路400在單一存儲(chǔ)器陣列的文本中被描述時(shí)，優(yōu)選集成電路存儲(chǔ)器電路通常合并許多分立的存儲(chǔ)器陣列，而非只有一個(gè)。
額外評(píng)論在某些實(shí)施例中，存儲(chǔ)器陣列可細(xì)分成多于一較小陣列(或“子陣列”)，因此縮減各X線和Y線的長(zhǎng)度。結(jié)果，自X線和Y線的電升的電壓降被縮減，其導(dǎo)致在編程期間跨于選定的存儲(chǔ)器單元的較大電壓差值。因?yàn)榘汛鎯?chǔ)器單元內(nèi)的反熔絲編程的時(shí)間隨著編程電壓上的每伏特改變而快速減少(如以十或更多的因數(shù))，使反熔絲的更快速編程為可能。
有利的三維陣列也可用“字組線第一和最后”配置(在最接近基體內(nèi)的電路的陣列底部上的層字組線(或X線))，而非如在此變化描述的“位元線第一”配置來實(shí)施，來幫助縮減自通過陣列內(nèi)的任何線路的耦合至位元線的最底層上和耦合至位元線的最上層上。
有利的無源元件存儲(chǔ)器單元是把反熔絲和一個(gè)二極管串聯(lián)組合為存儲(chǔ)器單元的結(jié)構(gòu)。
當(dāng)發(fā)明已相對(duì)于上述實(shí)施例來廣泛描述時(shí)，本發(fā)明無需受限于這些實(shí)施例?？筛鶕?jù)在此設(shè)定的描述來做在此公開的實(shí)施例的改變和修正例，不致偏離發(fā)明的范疇和精神。特別是，即使優(yōu)選實(shí)施例在無源元件存儲(chǔ)器陣列的文本中被描述，本發(fā)明的教導(dǎo)相信也可有利地針對(duì)使用在如某些3端子存儲(chǔ)器單元的其他類型的存儲(chǔ)器單元。當(dāng)某些實(shí)施例已在一個(gè)三維、可現(xiàn)場(chǎng)編程、寫一次存儲(chǔ)器陣列的文本中被描述時(shí)，應(yīng)理解到此種陣列不一定需要。再者，上述實(shí)施例特別考慮來單獨(dú)及在各種組合中來使用。據(jù)此，在此未描述的其他實(shí)施例、改變例和改善例不應(yīng)排除在本發(fā)明的范疇之外。
根據(jù)此公開的教導(dǎo)，據(jù)期待熟知該技術(shù)者將易于實(shí)施本發(fā)明。在此提供的各種實(shí)施例的描述相信能提供本發(fā)明的充分洞察和細(xì)節(jié)，使熟知該技術(shù)者能實(shí)施本發(fā)明。雖然某些支持電路(諸如解碼器、感測(cè)電路、多路復(fù)用器、輸入/輸出緩沖器等等)不特別描述，但這種電路是公知的，且在實(shí)施此發(fā)明的文本中，這種電路的特定改變例不提供特殊的好處。再者，據(jù)相信配備有此公開的教導(dǎo)，熟知該技術(shù)的人員將能夠?qū)嵤┍景l(fā)明，包括使用熟知電路技術(shù)且沒有不當(dāng)實(shí)驗(yàn)地來實(shí)施隱含的，但未在此特別描述的各種控制電路。
如在此使用地，無源元件存儲(chǔ)器陣列包括各連接于相關(guān)聯(lián)X線和相關(guān)聯(lián)Y線間的多個(gè)2端子存儲(chǔ)器單元。此存儲(chǔ)器陣列可為平面的或可為具有多于一個(gè)平面存儲(chǔ)器單元的一個(gè)三維陣列。各此存儲(chǔ)器單元具有非線性傳導(dǎo)度，其中反向(即自陰極到陽極)上的電流是低于正向上的電流。自陽極到陰極，大于編程電平的電壓的施用改變存儲(chǔ)器單元的傳導(dǎo)度。傳導(dǎo)度在存儲(chǔ)器單元合并有熔絲技術(shù)時(shí)會(huì)減少，或在存儲(chǔ)器單元并有反熔絲技術(shù)時(shí)會(huì)增加。無源元件存儲(chǔ)器陣列不一定是一個(gè)可編程一次(即寫一次)的存儲(chǔ)器陣列。
優(yōu)選地，存儲(chǔ)器單元包含半導(dǎo)體材料。特別地，反熔絲存儲(chǔ)器單元為優(yōu)選。諸如MRAM和有機(jī)無源元件陣列的其他類型存儲(chǔ)器陣列也可使用。MRAM(磁隨機(jī)存取存儲(chǔ)器)是根據(jù)如磁通道接面(MTJ)的磁性存儲(chǔ)器元件。MRAM技術(shù)被描述在公布于2001 IEEE國(guó)際固態(tài)電路會(huì)議的技術(shù)論文的文摘中，ISSCC 2001/第7會(huì)期/技術(shù)指導(dǎo)2001年2月6日的先進(jìn)技術(shù)7.6，及ISSCC 2001視覺補(bǔ)充教材的第94-95、404-405頁，由Peter K.Naji等人所著的“一種2556kb 3.0V ITIMTJ非依電性磁阻性RAM”中。某些無源元件存儲(chǔ)器單元并有包括具有二極管類特性傳導(dǎo)的至少一層，和隨著電場(chǎng)的施加來改變傳導(dǎo)度的至少一有機(jī)材料的有機(jī)材料層。包含諸如相變材料和非晶形固體的材料的存儲(chǔ)器單元也可被使用。
字組線也可參照為列線或X線，且位元線可參照為行線或Y線?！白纸M”線和“位元”線間的區(qū)別對(duì)那些熟知該技術(shù)者至少含有兩不同涵意。當(dāng)讀取存儲(chǔ)器陣列時(shí)，由一些實(shí)施者來假設(shè)，字組線被“驅(qū)動(dòng)”且位元線被“感測(cè)”。在此方面，X線(或字組線)經(jīng)常連接至存儲(chǔ)器單元的陽極端子，且Y線(或位元線)經(jīng)常連接于存儲(chǔ)器單元的陰極端子。第二，存儲(chǔ)器組織(諸如數(shù)據(jù)總線寬度，在操作期間同時(shí)讀取的位元數(shù)目等等)可能與觀看與數(shù)據(jù)“位元”、而非數(shù)據(jù)“字組”更對(duì)齊的一組集的兩陣列有一些關(guān)聯(lián)。
所描述的實(shí)施例可顯示被驅(qū)動(dòng)至電壓的選定字組線和被感測(cè)的選定位元線，及連接于字組線的存儲(chǔ)器單元陽級(jí)端子和連接于位元線的陰極端子，但其他實(shí)施例被特別考慮。例如，在多層次存儲(chǔ)器陣列中，相鄰存儲(chǔ)器平面可同樣地來連接(如一背對(duì)背二極管堆疊存儲(chǔ)器陣列)，或可把相鄰平面(如串鏈二級(jí)管堆疊存儲(chǔ)器陣列)中的存儲(chǔ)器單元的方向來反轉(zhuǎn)，使得陽極端子連接于位元線，且陰極端子連接至字組線。結(jié)果，X線、字組線和列線，及Y線、位元線和行線的在此指定是說明各種實(shí)施例但不應(yīng)視為限制性，而是更一般的感覺。例如，感測(cè)電路在感測(cè)字組線，而非位元線上的電流時(shí)，可耦合于字組線，而非位元線，或可被使用于字組線和位元線兩者。
X線的方向(各種圖式中被水平地顯示)、和Y線(被垂直地顯示)只是方便來易于描述陣列中的兩組交叉線。當(dāng)X線通常垂直于Y線時(shí)，這不一定被此技術(shù)所隱含。再者，存儲(chǔ)器陣列的字組和位元結(jié)構(gòu)也可易于來反轉(zhuǎn)，使Y線被構(gòu)成為字組線、和X線構(gòu)成為位元線。作為一額外例子，陣列的部分可對(duì)應(yīng)于給定字組的不同輸出位元。這種陣列結(jié)構(gòu)和配置為本領(lǐng)域的技術(shù)人員所熟知，且發(fā)明意圖理解多種這種改變。
在并有存儲(chǔ)器陣列的集成電路通常把陣列細(xì)分成有時(shí)多數(shù)的較小陣列，有時(shí)也稱為子陣列。如在此使用的，陣列是具有一般被解碼器、驅(qū)動(dòng)器、感測(cè)放大器、和輸入/輸出電路所打斷的毗連字組和位元線的毗連組的存儲(chǔ)器單元。包括存儲(chǔ)器陣列的集成電路可具有一個(gè)陣列、多于一個(gè)的陣列、或甚至更多的陣列。
在某些文本中，寫入“周期”可與寫入“操作”同義。然而，當(dāng)在存儲(chǔ)器陣列或存儲(chǔ)器裝置的邊界來觀看時(shí)，單一的外部寫入“周期”可實(shí)際上使數(shù)個(gè)內(nèi)部寫入“周期”或“操作”在存儲(chǔ)器陣列層次來依序?qū)嵤?，各把?shù)據(jù)寫至不同組的存儲(chǔ)器單元。除非文本如此要求，在此參照的寫入周期是在陣列層次來實(shí)施的內(nèi)部寫入周期或操作。
關(guān)于在此使用的更一般技術(shù)，熟知本領(lǐng)域的技術(shù)的人員將理解到，數(shù)個(gè)表示式的任一個(gè)可同樣適用于描述包括在電路內(nèi)的各種信號(hào)和節(jié)點(diǎn)的電路的操作，不管邏輯信號(hào)或更一般的模擬信號(hào)的任何種類的信號(hào)采取在電路內(nèi)的節(jié)點(diǎn)的電壓電平(或?qū)τ谝恍╇娐芳夹g(shù)的電路電平)的實(shí)體形式。可能正確地來思考傳輸在布線或總線上的信號(hào)。例如，可能把特定電路操作描述為“電路10的輸出把節(jié)點(diǎn)11的電壓朝向VDD來驅(qū)動(dòng)，因此提供傳輸在節(jié)點(diǎn)11上的信號(hào)OUT”。此是一正確、雖然有些麻煩的表達(dá)。結(jié)果，是技術(shù)中熟知地來把此電路操作同樣描述為“電路10把節(jié)點(diǎn)11驅(qū)動(dòng)至高”，及“節(jié)點(diǎn)11由電路10來帶高”，“電路10把OUT信號(hào)拉高”，和“電路10把OUT驅(qū)高”。用來描述電路操作的這種短捷片語是更有效率來傳輸電路操作的細(xì)節(jié)，特別是因?yàn)閳D式中的構(gòu)造圖清楚地使各種信號(hào)名稱與對(duì)應(yīng)電路方塊和節(jié)點(diǎn)名稱相關(guān)聯(lián)。為了方便，傳輸CLK信號(hào)的未命名節(jié)點(diǎn)可稱作為CLK節(jié)點(diǎn)。同樣地，諸如“拉高”、“驅(qū)高”、和“充電”的短語除非另有區(qū)分，一般是同義，短語“拉低”、“驅(qū)低”、和“放電”也是。因此相信這些更簡(jiǎn)明描述表達(dá)的使用加強(qiáng)公開的清楚和教導(dǎo)。熟知該技術(shù)的人員將理解到，各個(gè)這些和其他類似短語可互相交換地使用來描述共同電路操作，且巧妙推論不應(yīng)讀入此描述內(nèi)的變化用句。
作為一額外例子，邏輯信號(hào)具有主動(dòng)電平和非主動(dòng)電平(至少對(duì)于傳統(tǒng)的二進(jìn)位邏輯信號(hào))，且主動(dòng)和非主動(dòng)電平有時(shí)也分別稱為主動(dòng)和非主動(dòng)“狀態(tài)”。針對(duì)有些邏輯信號(hào)的主動(dòng)電平是高電平(即“主動(dòng)高”)信號(hào)，且針對(duì)其他者是低電平(即“主動(dòng)低”信號(hào))。邏輯信號(hào)在驅(qū)動(dòng)至主動(dòng)電平時(shí)被“提供”或“致動(dòng)”。相反地，邏輯信號(hào)在驅(qū)動(dòng)至非主動(dòng)電平時(shí)被“解除提供”或“解除動(dòng)作”。高的邏輯電平經(jīng)常參照為邏輯“1”，且低的邏輯電平經(jīng)常參照為邏輯“0”(至少對(duì)于正數(shù)邏輯)。
經(jīng)常地，邏輯信號(hào)以其電平是主動(dòng)電平來傳輸?shù)臉邮絹砻＠?，CLKEN通常用來命名為主動(dòng)高時(shí)鐘致能信號(hào)，因?yàn)檎鎸?shí)極性意含在名稱中。相反地，CLKENB、/CLKEN、CLKEN#、CLKEN*、CLKEN_L、CLKEN_C、或#CLKEN通常被用來命名為主動(dòng)低時(shí)鐘致能信號(hào)，因?yàn)橹赋龌パa(bǔ)極性的許多共同表達(dá)中的一個(gè)被使用在名稱中。諸如真實(shí)和互補(bǔ)時(shí)鐘線、及在行存儲(chǔ)器陣列內(nèi)的真實(shí)和互補(bǔ)位元線的互補(bǔ)對(duì)的信號(hào)或節(jié)點(diǎn)名稱經(jīng)常被命名來澄清兩節(jié)點(diǎn)或信號(hào)的極性(如BL3T和BL3C；BL6_T和BL6_C)，且在其他例子中，只有互補(bǔ)極性可指出在名稱中(如CLK和CLK#、或BL和BLB)。在其他情形中，兩“互補(bǔ)性”信號(hào)都非主動(dòng)在一個(gè)狀態(tài)(如都非主動(dòng)低)，且只有一個(gè)被驅(qū)動(dòng)至主動(dòng)電平來傳輸信號(hào)的極性。例如，兩互補(bǔ)性地址線(如A2T和A2C)在周期的靜態(tài)部分期間可都是非主動(dòng)低。稍后，A2T被驅(qū)動(dòng)高來表示所接收的地址A2是高(A2＝H)。替換地，A2C被驅(qū)動(dòng)高來以表示所接收的地址為低(A2＝L)。熟知該技術(shù)的人員將理解到，這些和其他類似短語可使用來命名信號(hào)和節(jié)點(diǎn)。信號(hào)的構(gòu)造圖和伴隨的描述在文本中應(yīng)清楚。
晶體管可構(gòu)思為具有控制在第一電流處理端子(或電流承載端子)、和第二電流處理端子間的電流流動(dòng)的控制端子。在控制端子上的適當(dāng)情況使電流流動(dòng)來/往第一電流處理端子和往/來第二電流處理端子(針對(duì)第一和第二電流處理端子的典型操作電壓)。在雙極NPN晶體管中，第一電流處理端子可視為發(fā)射極，控制端子視為基極，且第二電流處理端子視為集電極。進(jìn)入基極的一充分基極電流使集極至射極電流流動(dòng)(對(duì)于典型集極至射極操作電壓)。在一雙極PNP晶體管中，第一電流處理端子可視為發(fā)射極，控制端子視為基極，且第二電流處理端子視為集電極。流出基極的充分基極電流使射極至集極電流流動(dòng)(對(duì)于典型集極至射極操作電壓)。
MOS晶體管可同樣地構(gòu)思為具有控制在第一電流處理端子(或電流承載端子)、和第二電流處理端子間的電流流動(dòng)的控制端子。雖然MOS晶體管經(jīng)常討論為具有漏極、柵極、和源極，在多數(shù)這種裝置中、漏極可與源極來互相交換。這是因?yàn)榫w管的布局和半導(dǎo)體處理是對(duì)稱的(對(duì)于雙極晶體管這并不成立)。針對(duì)N通道MOS晶體管，正常處于較高電壓的電流處理端子通常稱為漏極。正常處于較低電壓的電流處理端子通常稱為源極。柵極上的充分高電壓(相對(duì)于源極電壓)使電流因此自漏極流到源極(若漏極和源極的個(gè)別電壓是不同)。對(duì)于加強(qiáng)型N通道裝置，大于臨界電壓的正的柵極對(duì)源極電壓(包括本體效應(yīng))即足夠。在N通道MOS裝置方程式中所參照的源極電壓只參照于在任何給定時(shí)間點(diǎn)具有較低電壓的電流處理端子。例如，雙向CMOS傳送閘的N通道裝置的“源極”，依賴傳送閘處在較低電壓的那一端。為了反映多數(shù)N通道MOS晶體管的此對(duì)稱性，控制端子可視為柵極、第一電流處理端子可視為“漏極/源極”、且第二電流處理端子可視為“源極/漏極”。此描述對(duì)于P通道MOS晶體管同樣有效，因?yàn)樵诼O和源極電壓間的極性、和流于漏極和源極間的電流方向，不由此技術(shù)所隱含。替換地，電流處理端子可任意地視為“漏極”、且另一個(gè)視為“源極”，含有兩者非不同、而可互相交換的含意。
關(guān)于電源供應(yīng)器，使用來激勵(lì)電路的單一正數(shù)電源供應(yīng)電壓(如一個(gè)2.5伏特電源供應(yīng)器)經(jīng)常被命名為“VDD”電源供應(yīng)器。在集成電路中，晶體管和其他電路元件實(shí)際被連接于VDD端子或VDD節(jié)點(diǎn)，其然后操作地連接至VDD電源供應(yīng)器。諸如“連至VDD”或“接至VDD”的短語的口語使用應(yīng)被了解意味“連接至VDD節(jié)點(diǎn)”，其然后在使用集成電路期間、典型上操作地被連接、來實(shí)際接收VDD電源供應(yīng)電壓。
針對(duì)此單一電源供應(yīng)電路的參考電壓經(jīng)常稱為“VSS”。晶體管和其他電路元件實(shí)際被連接于VSS端子或一VSS節(jié)點(diǎn)，其然后在使用集成電路期間、操作地連接至VDD電源供應(yīng)器。經(jīng)常地，VSS端子被連接至一接地參考電位、或單純地“接地”。描述由特定晶體管或電路(除非另有界定)來“接地”的節(jié)點(diǎn)意味與由晶體管和電路來“拉低”或“拉至接地”相同。
有些一般化，第一電源供應(yīng)端子經(jīng)常名為“VDD”，且第二電源供應(yīng)端子經(jīng)常名為“VSS”。兩語詞可出現(xiàn)即使用下標(biāo)(如VDD)或不使用下標(biāo)。記錄上，名稱“VDD”隱含連接至MOS晶體管的漏極的DC電壓，且VSS隱含連接至MOS晶體管的源極端子的DC電壓。例如，舊式PMOS電路使用負(fù)數(shù)VDD電源供應(yīng)器，而舊式NMOS電路使用正數(shù)VDD電源供應(yīng)器。然而，共同用語經(jīng)常忽略此傳統(tǒng)，且除非另有界定、對(duì)更正數(shù)供應(yīng)電壓來使用VDD、對(duì)更負(fù)數(shù)(或接地)供應(yīng)電壓來使用VSS。把電路描述為用“VDD供應(yīng)器”或“接地”來工作不一定意味該電路無法使用其他電源供應(yīng)電位來工作。其他共同電源供應(yīng)端子名稱為“VCC”(來自雙極電路的記錄語詞，且即使在與沒有集極端子的MOS晶體管一起使用時(shí)、仍經(jīng)常與一個(gè)+5伏特電源供應(yīng)電壓同義)，和“GND”或單純地“接地”。
可使用連接方塊的單一節(jié)點(diǎn)的術(shù)語來描述在此的方塊圖。然而，應(yīng)理解到、在由文本需求時(shí)，此“節(jié)點(diǎn)”可實(shí)際代表用來傳輸差分信號(hào)的一對(duì)節(jié)點(diǎn)，或可代表用來承載數(shù)個(gè)相關(guān)信號(hào)、或用來承載形成數(shù)位字組的多個(gè)信號(hào)的多重分立布線(如總線)。
前面詳細(xì)描述已只描述本發(fā)明的許多可能實(shí)施例的幾個(gè)。因此，此詳細(xì)描述意圖通過說明、而非通過限制?？筛鶕?jù)在此設(shè)定的描述、來做在此公開的實(shí)施例的改變例和修正例，不致偏離發(fā)明的范疇和精神。只有包括所有等效者的下列申請(qǐng)專利范圍，來意圖界定本發(fā)明的范疇。
權(quán)利要求
1.一種寫入選定的存儲(chǔ)器單元的方法，該選定的存儲(chǔ)器單元是耦合在與選定的存儲(chǔ)器單元有關(guān)的選定的X線和選定的Y線之間，該方法被實(shí)施于包括每個(gè)存儲(chǔ)器單元分別地耦合在多條X線的中的一個(gè)和多條Y線中的一個(gè)之間的具有至少一個(gè)存儲(chǔ)器平面的陣列無源元件存儲(chǔ)器單元的集成電路中，該方法包含下列步驟把該選定的X線偏壓至第一電壓；把該選定Y線偏壓至與該第一電壓不同的第二電壓；把至少一些與選定的存儲(chǔ)器單元有關(guān)的未選定X線偏壓至由該第一和第二電壓界定的范圍內(nèi)的第三電壓；及把至少一些與選定的存儲(chǔ)器單元有關(guān)的未選定的Y線偏壓至由該第一和第二電壓界定的該范圍內(nèi)的、且與該第一和第二電壓大致不同的第四電壓。
2.如權(quán)利要求1所述的方法，其中所述第一、第二、第三、和第四電壓在幅度上都大致不同。
3.如權(quán)利要求1或2所述的方法，其中該第四電壓是在所述第一和第二電壓之間，且自該第一電壓偏移第一量；及該第三電壓是在所述第一和第二電壓之間，且自該第二電壓偏移第二量。
4.如權(quán)利要求1-3中任一個(gè)所述的方法，其中該第四電壓比該第二電壓更接近該第一電壓；及該第三電壓比該第一電壓更接近該第二電壓。
5.如權(quán)利要求3或4所述的方法，其中所述第一和第二偏移在幅度上是大致相同。
6.如權(quán)利要求3-5中任一個(gè)所述的方法，其中選擇所述第一和第二偏移，使得通過未選定存儲(chǔ)器單元的累積總泄漏電流小于通過該選定的存儲(chǔ)器單元的編程電流。
7.如權(quán)利要求1-6中任一個(gè)所述的方法，其中所述至少一些未選定的X線、和所述至少一些未選定的Y線在該選定的X線和選定的Y線被偏壓至各個(gè)第一和第二電壓前，即被偏壓。
8.如權(quán)利要求1-7中任一個(gè)所述的方法，其中該至少一些未選定的X線、和該至少一些未選定的Y線被偏壓到與該選定的X線和選定的Y線被偏壓大致相同的時(shí)間。
9.如權(quán)利要求1-8中任一個(gè)所述的方法，其進(jìn)一步包括在它被偏壓至該第一電壓前，即把該選定的X線偏壓至該第三電壓；及在它被偏壓至該第二電壓前，即把該選定的Y線偏壓至該第四電壓。
10.如權(quán)利要求1-9中任一個(gè)所述的方法，其中所述存儲(chǔ)器陣列包括具有至少兩個(gè)平面存儲(chǔ)器單元的三維存儲(chǔ)器陣列。
11.如權(quán)利要求1-10中任一個(gè)所述的方法，其中該存儲(chǔ)器單元包含可抹除的存儲(chǔ)器單元。
12.如權(quán)利要求1-10中任一個(gè)所述的方法，其中每個(gè)存儲(chǔ)器單元包含一層有機(jī)材料，其具有通過施加于該層的電壓的應(yīng)用、來切換至較低或較高狀態(tài)的電阻。
13.如權(quán)利要求1-10中任一個(gè)所述的方法，其中所述存儲(chǔ)器單元包括寫一次的存儲(chǔ)器單元。
14.如權(quán)利要求13所述的方法，其中該存儲(chǔ)器單元包含反熔絲存儲(chǔ)器單元。
15.如權(quán)利要求13所述的方法，其中該存儲(chǔ)器單元包含熔絲存儲(chǔ)器單元。
16.如權(quán)利要求1-15中任一個(gè)所述的方法，其進(jìn)一步包含針對(duì)和具有也不與該選定的存儲(chǔ)器平面相關(guān)聯(lián)的相關(guān)X線或Y線的選定的存儲(chǔ)器平面相鄰的每個(gè)存儲(chǔ)器平面，把也不與該選定存儲(chǔ)器平面相關(guān)聯(lián)的至少一些這種相鄰平面X線偏壓至該第三電壓，及把也不與該選定的存儲(chǔ)器平面相關(guān)聯(lián)的至少一些這種相鄰平面Y線偏壓至該第四電壓。
17.如權(quán)利要求16所述的方法，進(jìn)一步包含針對(duì)不和選定的存儲(chǔ)器平面相鄰的每個(gè)存儲(chǔ)器平面，把這種非相鄰存儲(chǔ)器平面的至少一些X線偏壓至該第三電壓，及把至少一些這種非相鄰Y線偏壓至該第四電壓。
18.如權(quán)利要求16所述的方法，進(jìn)一步包含針對(duì)不和選定的存儲(chǔ)器平面相鄰的每個(gè)存儲(chǔ)器平面，允許在這種非相鄰存儲(chǔ)器平面上的X線和Y線來浮接。
19.如權(quán)利要求1-15中任一個(gè)所述的方法，進(jìn)一步包含允許和也不與選定的存儲(chǔ)器平面相關(guān)聯(lián)的非選定存儲(chǔ)器平面相關(guān)聯(lián)的X線和Y線來浮接。
20.如權(quán)利要求1-15中任一個(gè)所述的方法，進(jìn)一步包含若相鄰于選定的存儲(chǔ)器平面的第一存儲(chǔ)器平面呈現(xiàn)具有也不與該選定的存儲(chǔ)器平面相關(guān)聯(lián)的相關(guān)聯(lián)X線，則把至少一些這種相鄰平面X線偏壓至該第三電壓；及若相鄰于選定的存儲(chǔ)器平面的第二存儲(chǔ)器平面呈現(xiàn)具有也不與該選定的存儲(chǔ)器平面相關(guān)聯(lián)的相關(guān)聯(lián)Y線，則把至少一些這種相鄰平面Y線偏壓至該第四電壓。
21.一種把選定的存儲(chǔ)器單元編程的方法，該選定的存儲(chǔ)器單元是耦合在選定的X線和選定的Y線之間，該方法被實(shí)施于包括各分別地耦合在多條X線中的一個(gè)、和多條Y線中的一個(gè)之間的存儲(chǔ)器陣列無源元件存儲(chǔ)器單元的集成電路中，所述方法包含下列步驟把該選定的X線和該選定的Y線耦合至各個(gè)第一和第二電壓傳輸節(jié)點(diǎn)，來把編程電壓施加跨于連接在其間的該選定存儲(chǔ)器單元；及把至少一些未選定的X線和至少一些未選定的Y線耦合至各個(gè)第三和第四電壓傳輸節(jié)點(diǎn)、每個(gè)所述第三和第四電壓在幅度上與該第一和第二電壓不同，以把幅度上低于該編程電壓的特定電壓施加跨于分別連接在其間的該未選定的存儲(chǔ)器單元。
22.如權(quán)利要求21所述的方法，其中通過未選定存儲(chǔ)器單元的累積泄漏電流，由通過該未選定X線和Y線的電流比由流過該選定X線和選定Y線的電流被更多地支持。
23.如權(quán)利要求21或22所述的方法，其中該第四電壓是在該第一和第二電壓之間，且從該第一電壓偏移一第一量；及該第三電壓是在該第一和第二電壓之間，且從該第二電壓偏移一第二量。
24.如權(quán)利要求21-23中任一個(gè)所述的方法，其中該第四電壓比該第二電壓更接近該第一電壓；及該第三電壓比該第一電壓更接近該第二電壓。
25.如權(quán)利要求23或24所述的方法，其中該第一和第二偏移在幅度上是大致相同。
26.如權(quán)利要求23-25中任一個(gè)所述的方法，其中該第一和第二偏移被選擇，使得通過未選定的存儲(chǔ)器單元的累積泄漏電流小于通過該選定的存儲(chǔ)器單元的編程電流。
27.如權(quán)利要求23所述的方法，其中該第一和第二偏移各被選擇是在約0.5至2.0伏特的范圍內(nèi)。
28.如權(quán)利要求21-27中任一個(gè)所述的方法，其中該存儲(chǔ)器陣列是具有至少兩平面存儲(chǔ)器單元的一個(gè)三維存儲(chǔ)器陣列；以及該存儲(chǔ)器單元是寫一次反熔絲存儲(chǔ)器單元。
29.一種把存儲(chǔ)器單元編程的方法，該方法是實(shí)施在包括至少一個(gè)設(shè)置在至少一個(gè)存儲(chǔ)器平面的無源元件存儲(chǔ)器單元的存儲(chǔ)器子陣列的集成電路中、而在給定的子陣列內(nèi)的給定的平面的各存儲(chǔ)器單元分別耦合到與該給定存儲(chǔ)器平面和給定的子陣列相關(guān)聯(lián)的多條X線中的一個(gè)、和進(jìn)一步耦合到與該給定的存儲(chǔ)器平面和給定子陣列相關(guān)聯(lián)的多條Y線中的一個(gè)，該方法包含下列步驟針對(duì)具有要編程的至少一個(gè)存儲(chǔ)器單元的在各個(gè)子陣列內(nèi)的每個(gè)存儲(chǔ)器平面把與此相關(guān)的至少一些X線偏壓至寫入模式未選定X線(UXL)電壓、且把與此相關(guān)的至少一些Y線偏壓至寫入模式未選定的Y線(UYL)電壓，選擇兩電壓、使得幅度上低于編程電壓的特定電壓被施加跨于分別耦合在其間的該存儲(chǔ)器單元；然后針對(duì)存儲(chǔ)器平面和該子陣列內(nèi)的一組的至少一個(gè)存儲(chǔ)器單元的每個(gè)，把其相關(guān)聯(lián)X線脈動(dòng)至寫入模式選定的X線(SXL)電壓、而把其相關(guān)聯(lián)Y線脈動(dòng)至寫入模式選定的Y線(SYL)電壓，兩電壓被選擇、使得該編程電壓被施加跨于該存儲(chǔ)器單元、以充分時(shí)間來把該存儲(chǔ)器單元編程。
30.如權(quán)利要求29所述的方法，進(jìn)一步包括當(dāng)該組沒有存儲(chǔ)器單元在該子陣列內(nèi)留待編程時(shí)，則把在該子陣列內(nèi)的與存儲(chǔ)器平面相關(guān)的X線偏壓至非主動(dòng)X線(IXL)電壓、且把在該子陣列內(nèi)的與存儲(chǔ)器平面相關(guān)的Y線偏壓至非主動(dòng)Y線(IYL)電壓。
31.如權(quán)利要求29或30所述的方法，其中該特定電壓在施加跨于存儲(chǔ)器單元時(shí)，會(huì)把該存儲(chǔ)器單元反向偏壓；以及該編程電壓在施加跨于存儲(chǔ)器單元時(shí)，會(huì)把該存儲(chǔ)器單元正向偏壓。
32.如權(quán)利要求29-31中任一個(gè)所述的方法，其中通過把在該子陣列內(nèi)的至少一些X線偏壓至該UXL電壓、且把在該子陣列內(nèi)的至少一些Y線偏壓至該UYL電壓，最多只有一個(gè)子陣列被同時(shí)采用成寫入待機(jī)模式。
33.如權(quán)利要求29-32中任一個(gè)所述的方法，其中沿著在子陣列內(nèi)的選定X線或選定Y線、多于一個(gè)選定的存儲(chǔ)器單元被同時(shí)編程。
34.如權(quán)利要求29-33中任一個(gè)所述的方法，其中與子陣列內(nèi)的至少兩個(gè)存儲(chǔ)器平面中的一個(gè)相關(guān)的所選定的存儲(chǔ)器單元中的至少一個(gè)被同時(shí)地編程。
35.如權(quán)利要求29-31中任一個(gè)所述的方法，其中通過把在每個(gè)這種子陣列內(nèi)的至少一些X線偏壓至該UXL電壓、且把在每個(gè)這種子陣列內(nèi)的至少一些Y線偏壓至該UYL電壓，將多于一個(gè)的子陣列同時(shí)采用成寫入待機(jī)模式。
36.如權(quán)利要求35所述的方法，其中在多個(gè)子陣列中的各個(gè)內(nèi)，至少一個(gè)選定的存儲(chǔ)器單元被同時(shí)編程。
37.如權(quán)利要求29-36中任一個(gè)所述的方法，其中所述偏壓步驟包括把與存儲(chǔ)器平面和該子陣列相關(guān)的至少多數(shù)該X線偏壓至該UXL電壓、且把與存儲(chǔ)器平面和該子陣列相關(guān)的至少多數(shù)該Y線偏壓至該UYL電壓。
38.如權(quán)利要求29-37中任一個(gè)所述的方法，其中各無源元件存儲(chǔ)器單元以自其相關(guān)聯(lián)X線至其相關(guān)聯(lián)Y線的方向來正向偏壓；各X線在此存儲(chǔ)器平面呈現(xiàn)時(shí)、是與在該X線上方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)，且在此存儲(chǔ)器平面呈現(xiàn)時(shí)、與在該X線下方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元進(jìn)一步相關(guān)聯(lián)；及各Y線在此存儲(chǔ)器平面呈現(xiàn)時(shí)、是與在該Y線上方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)，且在此存儲(chǔ)器平面呈現(xiàn)時(shí)、與在該Y線下方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元進(jìn)一步相關(guān)聯(lián)。
39.如權(quán)利要求29-37中任一個(gè)所述的方法，其中在至少第一存儲(chǔ)器平面內(nèi)的各無源元件存儲(chǔ)器單元以自其相關(guān)聯(lián)X線至其相關(guān)聯(lián)Y線的方向來正向偏壓；在相鄰于該第一存儲(chǔ)器平面的至少第二存儲(chǔ)器平面內(nèi)的各無源元件存儲(chǔ)器單元以自其相關(guān)聯(lián)Y線至其相關(guān)聯(lián)X線的方向來正向偏壓；各X線在此存儲(chǔ)器平面呈現(xiàn)時(shí)、是與在該X線上方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)，且在此存儲(chǔ)器平面呈現(xiàn)時(shí)、其與在該X線下方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元進(jìn)一步相關(guān)聯(lián)；及各Y線在此存儲(chǔ)器平面呈現(xiàn)時(shí)、是與在該Y線上方的存儲(chǔ)器平面內(nèi)存儲(chǔ)器單元相關(guān)聯(lián)，且在此存儲(chǔ)器平面呈現(xiàn)時(shí)、其與在該Y線下方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元進(jìn)一步相關(guān)聯(lián)。
40.如權(quán)利要求29-39中任一個(gè)所述的方法，其中所述存儲(chǔ)器單元包括寫一次反熔絲存儲(chǔ)器單元；以及所述存儲(chǔ)器陣列包括具有至少兩個(gè)存儲(chǔ)器單元平面的三維存儲(chǔ)器陣列。
41.如權(quán)利要求29-40中任一個(gè)所述的方法，其中該UYL電壓是在該SXL和SYL電壓之間，且從該SXL電壓偏移第一量；該UXL電壓是在該SXL和SYL電壓之間，且從該SYL電壓偏移第二量；及該第一和第二偏移被選擇，使得通過在給定的子陣列的未選定的存儲(chǔ)器單元的累積泄漏電流小于通過在給定的子陣列的同時(shí)編程的選定的存儲(chǔ)器單元的累積編程電流。
42.如權(quán)利要求41所述的方法，其中該第一和第二偏移各被選擇在約0.5至2.0伏特的范圍內(nèi)。
43.一種集成電路，包含有配置在至少一個(gè)存儲(chǔ)器平面中的至少一個(gè)存儲(chǔ)器子陣列的無源元件存儲(chǔ)器單元，在給定的子陣列內(nèi)的給定存儲(chǔ)器平面的各存儲(chǔ)器單元分別耦合于與該給定存儲(chǔ)器平面和給定子陣列相關(guān)聯(lián)的多條X線中的一個(gè)、和進(jìn)一步耦合到與該給定存儲(chǔ)器平面和給定子陣列相關(guān)聯(lián)的多條Y線中的對(duì)應(yīng)的一個(gè)，各個(gè)存儲(chǔ)器單元具有從其的各個(gè)第一端子到各個(gè)第二端子的方向；在寫入模式操作期間被配置的陣列電路，該陣列電路用來把在選定子陣列的選定的存儲(chǔ)器平面內(nèi)的各選定存儲(chǔ)器單元的各個(gè)第一端子偏壓至第一電壓、以及用來把在選定子陣列的選定存儲(chǔ)器平面內(nèi)的各選定存儲(chǔ)器單元的各個(gè)第二端子偏壓至與該第一電壓不同的第二電壓、用來把在選定的子陣列的選定存儲(chǔ)器平面內(nèi)的至少一組未選定的存儲(chǔ)器單元的各個(gè)第一端子偏壓至具有由該第一和第二電壓界定的范圍內(nèi)的數(shù)值的第三電壓、及用來把在選定的子陣列的選定存儲(chǔ)器平面內(nèi)的至少一組未選定的存儲(chǔ)器單元的各個(gè)第二端子偏壓至具有由該第一和第二電壓界定的范圍內(nèi)的數(shù)值且與該第一和第二電壓大致不同的第四電壓。
44.如權(quán)利要求43所述的集成電路，其中該陣列電路包含在寫入模式操作期間被配置的X線電路，該X線電路用來把各選定X線在此選定X線耦合于選定存儲(chǔ)器單元的該第一端子時(shí)偏壓至該第一電壓、且在此選定X線耦合于選定存儲(chǔ)器單元的該第二端子時(shí)偏壓至該第二電壓，及該X線電路用來把各未選定X線在此未選定X線連接于未選定存儲(chǔ)器單元的該各個(gè)第一端子時(shí)偏壓至該第三電壓、且在此未選定X線連接于未選定存儲(chǔ)器單元的該各個(gè)第二端子時(shí)偏壓至該第四電壓；以及在寫入模式操作期間被配置的Y線電路，該Y線電路用來把各選定Y線在此選定Y線耦合于選定存儲(chǔ)器單元的該第一端子時(shí)偏壓至該第一電壓、且在此選定Y線耦合于選定存儲(chǔ)器單元的該第二端子時(shí)偏壓至該第二電壓，及該Y線電路用來把各未選定Y線在此未選定Y線連接于未選定存儲(chǔ)器單元的該各個(gè)第一端子時(shí)偏壓至該第三電壓、且在此未選定Y線連接于未選定存儲(chǔ)器單元的該各個(gè)第二端子時(shí)偏壓至該第四電壓。
45.如權(quán)利要求43或44所述的集成電路，其中各無源元件存儲(chǔ)器單元以自其相關(guān)聯(lián)X線至其相關(guān)聯(lián)Y線的方向來正向偏壓；各X線在此存儲(chǔ)器平面呈現(xiàn)時(shí)、是與在該X線上方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)，且在此存儲(chǔ)器平面呈現(xiàn)時(shí)、與在該X線下方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元進(jìn)一步相關(guān)聯(lián)；及各Y線在此存儲(chǔ)器平面呈現(xiàn)時(shí)、是與在該Y線上方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)，且在此存儲(chǔ)器平面呈現(xiàn)時(shí)、與在該Y線下方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元進(jìn)一步相關(guān)聯(lián)。
46.如權(quán)利要求43-45中任一個(gè)所述的集成電路，其中在至少第一存儲(chǔ)器平面內(nèi)的各無源元件存儲(chǔ)器單元以自其相關(guān)聯(lián)X線至其相關(guān)聯(lián)Y線的方向來正向偏壓；在相鄰于該第一存儲(chǔ)器平面的至少第二存儲(chǔ)器平面內(nèi)的各無源元件存儲(chǔ)器單元以自其相關(guān)聯(lián)Y線至其相關(guān)聯(lián)X線的方向來正向偏壓；各X線在此存儲(chǔ)器平面呈現(xiàn)時(shí)、是與在該X線上方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元相關(guān)聯(lián)，且在此存儲(chǔ)器平面呈現(xiàn)時(shí)、其與在該X線下方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元進(jìn)一步相關(guān)聯(lián)；及各Y線在此存儲(chǔ)器平面呈現(xiàn)時(shí)、是與在該Y線上方的存儲(chǔ)器平面內(nèi)存儲(chǔ)器單元相關(guān)聯(lián)，且在此存儲(chǔ)器平面呈現(xiàn)時(shí)、其與在該Y線下方的存儲(chǔ)器平面內(nèi)的存儲(chǔ)器單元進(jìn)一步相關(guān)聯(lián)。
47.如權(quán)利要求43-46中任一個(gè)所述的集成電路，其中所述存儲(chǔ)器單元包括寫一次反熔絲存儲(chǔ)器單元；以及所述存儲(chǔ)器陣列包括具有至少兩個(gè)存儲(chǔ)器單元平面的三維存儲(chǔ)器陣列。
48.如權(quán)利要求43-47中的任一個(gè)所述的集成電路，其中該第四電壓是在該第一和第二電壓之間，且從該第一電壓偏移第一量；該第三電壓是在該第一和第二電壓之間，且從該第二電壓偏移第二量；及該第一和第二偏移被選擇，使得通過在給定的子陣列的未選定的存儲(chǔ)器單元的累積泄漏電流小于通過在給定的子陣列的同時(shí)編程的選定的存儲(chǔ)器單元的累積編程電流。
49.如權(quán)利要求48所述的集成電路，其中該第一和第二偏移各被選擇在約0.5至2.0伏特的范圍內(nèi)。
50.一種集成電路，包含有配置在至少一個(gè)存儲(chǔ)器平面中的至少一個(gè)存儲(chǔ)器子陣列的無源元件存儲(chǔ)器單元，在給定的子陣列內(nèi)的給定存儲(chǔ)器平面的各存儲(chǔ)器單元分別耦合于與該給定存儲(chǔ)器平面和給定子陣列相關(guān)聯(lián)的多條X線的中一個(gè)、和進(jìn)一步耦合于與該給定存儲(chǔ)器平面和給定子陣列相關(guān)聯(lián)的多條Y線中的對(duì)應(yīng)的一個(gè)，各個(gè)存儲(chǔ)器單元具有自其的各個(gè)第一端子到各個(gè)第二端子的方向；及在針對(duì)選定的子陣列的選定存儲(chǔ)器平面的寫入模式操作期間被配置的陣列電路，該陣列電路用來把編程電壓以正向偏壓方向來施加跨于在其內(nèi)的選定存儲(chǔ)器單元、用來把第二電壓以反向偏壓方向來施加跨于在其內(nèi)的未選定存儲(chǔ)器單元、用來把第三電壓以正向偏壓方向來施加跨于耦合至在其內(nèi)的選定X線的半選定存儲(chǔ)器單元、及用來把第四電壓以正向偏壓方向來施加跨于耦合至在其內(nèi)的選定Y線的半選定存儲(chǔ)器單元；其中該編程電壓在幅度上大于該第二電壓，且該第二電壓在幅度上大于該第三和第四電壓。
51.如權(quán)利要求50所述的集成電路，其中所述存儲(chǔ)器單元包括寫一次反熔絲存儲(chǔ)器單元；以及所述存儲(chǔ)器陣列包括具有至少兩個(gè)存儲(chǔ)器單元平面的三維存儲(chǔ)器陣列。
全文摘要
本發(fā)明提供一種無源元件存儲(chǔ)器陣列，其優(yōu)選把選定的X線偏壓至由外部接收的V
文檔編號(hào)G11C7/06GK1507631SQ02809659
公開日2004年6月23日 申請(qǐng)日期2002年3月21日 優(yōu)先權(quán)日2001年3月21日
發(fā)明者羅伊E·蕭爾連, 羅伊E 蕭爾連 申請(qǐng)人:矩陣半導(dǎo)體股份有限公司