專利名稱：存儲單元結(jié)構(gòu)測試的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用結(jié)構(gòu)測試技術(shù)加速對存儲器陣列的測試，這是用傳統(tǒng)功能測試所不能做到的。
背景技術(shù)：
隨著在許多電子器件中常用的存儲器陣列日益增大和封裝日益密集，測試的復(fù)雜程度成指數(shù)增加，徹底地測試各個單元以及其它存儲器陣列元件所需的時間亦成指數(shù)增加。結(jié)果，制造測試過程需要更長的時間才能完成，已發(fā)現(xiàn)的故障的調(diào)測工作亦需更長的時間才能完成。
現(xiàn)有技術(shù)的通常做法是利用功能測試，即將各種數(shù)值組合寫入到存儲器陣列的存儲單元中，再從中讀出。但是，由于存儲器陣列中的行和列存儲單元的尺寸不斷增大，充分測試存儲單元所需的寫入和讀出操作的次數(shù)成指數(shù)增加，導(dǎo)致進(jìn)行這種操作所需的時間量相應(yīng)也成指數(shù)增加。這樣就產(chǎn)生了需要在零件的產(chǎn)量和測試覆蓋的徹底性之間權(quán)衡取舍的問題，增加了將有故障的存儲器陣列發(fā)送到用戶手中的可能性。
這種功能測試也不能很好地提供跟蹤故障源所需的信息。實(shí)際上，當(dāng)發(fā)現(xiàn)單元返回的數(shù)值不是最后寫入的數(shù)值時，所述結(jié)果并不能說明這到底是地址解碼器故障、數(shù)據(jù)鎖存器故障、數(shù)據(jù)線故障、存儲單元故障還是驅(qū)動程序故障。因此，需要進(jìn)行進(jìn)一步的測試來分離出存儲器陣列中的故障、以便提高以后的產(chǎn)量，而且隨著存儲器陣列的尺寸不斷增大，進(jìn)行這些附加測試所需的時間就更長。
附圖簡要說明參考以下的詳細(xì)說明，本發(fā)明的目的、特征和優(yōu)點(diǎn)對于本專業(yè)的技術(shù)人員就可一目了然，附圖中

圖1是本發(fā)明一個實(shí)施例的方框圖。
圖2是本發(fā)明另一個實(shí)施例的方框圖。
圖3是本發(fā)明又一個實(shí)施例的方框圖。
圖4是本發(fā)明一個實(shí)施例的流程圖。
圖5是本發(fā)明另一個實(shí)施例的流程圖。
圖6是本發(fā)明又一個實(shí)施例的流程圖。
詳細(xì)說明在以下的說明中，為了說明，提出了許多細(xì)節(jié)以便提供對本發(fā)明的透徹的理解。但對本專業(yè)的技術(shù)人員來說，很明顯，這些具體的細(xì)節(jié)并不是實(shí)現(xiàn)本發(fā)明所必需的。
本發(fā)明涉及存儲器陣列，其中有一個以行和列的形式組織而成的存儲單元陣列，這些單元可被動態(tài)和隨機(jī)地存取，如常用的DRAM和SRAM集成電路(IC)。但本專業(yè)的技術(shù)人員應(yīng)理解，本發(fā)明也適用于其它電路，包括(但不限于)可擦除ROM IC、可編程邏輯器件以及在微處理器中組織成陣列的元件。
圖1是本發(fā)明一個實(shí)施例的方框圖。所示存儲器陣列100包括上半部110和下半部112；通過多條字線(包括字線130和132)連接到上半部110和下半部112的地址解碼器120；比較器電路140；以及鎖存器142。在上半部110和下半部112中分別是存儲單元160和162，它們分別連接到位線170和172。位線170和172連接到比較器140的輸入端，比較器140又連接到鎖存器142。在討論本發(fā)明時為清晰起見，在上半部100僅示出存儲單元160和位線170，在下半部112僅示出存儲單元162和位線172。但本專業(yè)的技術(shù)人員都知道，典型的存儲器陣列會有許多位線，每條位線都有許多存儲單元與之相連。
在存儲器陣列100正常工作時，地址解碼器120將部分存儲器地址解碼并接通連接地址解碼器120與上半部110和下半部112的合適的字線，以便能夠存取上半部110和下半部112中合適的存儲單元。根據(jù)所進(jìn)行的存儲器操作，數(shù)據(jù)通過與上半部110和下半部112中的存儲單元相連接的位線寫入存儲單元或從中讀出。例如，在對與存儲單元160和162相關(guān)聯(lián)的存儲器地址進(jìn)行寫入操作時，地址解碼器120將部分存儲器地址解碼并接通字線130和132，以便能分別通過位線170和172存取存儲單元160和162。
在本發(fā)明的一個實(shí)施例中，對存儲單元160和162進(jìn)行的測試是先分別通過位線170和172向每個存儲單元160和162寫入相同的數(shù)據(jù)。然后將位線170和172預(yù)充電到高電壓狀態(tài)或低電壓狀態(tài)，通常分別稱為Vcc或Vss。地址解碼器120將與存儲單元160和162相關(guān)聯(lián)的部分存儲器地址解碼。然后存儲單元160和162分別通過位線170和172輸出它們的數(shù)據(jù)。比較器電路140是單一比較器，它不斷地比較位線170和172上的電壓，并不斷產(chǎn)生一種信號，表明位線170和172上的電壓是否基本上相同。在一個實(shí)施例中，可以在測試過程中的一個或多個預(yù)定的時間觸發(fā)鎖存器142，以便捕捉此時比較器電路140的輸出的狀態(tài)，例如在示范的波形180和182的進(jìn)行過程中示范的時間t1和t2，分別表示在位線170和172上樣值從高到低的轉(zhuǎn)變。在另一實(shí)施例中，可以以“粘性鎖存器”的形式實(shí)現(xiàn)鎖存器140，它鎖存并存儲任何來自比較器電路140的表明位線170和172上的電壓變?yōu)轱@著不同的信號的出現(xiàn)。
在正常使用存儲器陣列過程中讀出存儲單元時，通常的做法是將位線預(yù)充電到高電壓狀態(tài)。所以，在本發(fā)明的一個實(shí)施例中，對存儲單元的測試在讀出存儲單元時僅在位線充電到高電壓狀態(tài)時進(jìn)行。但是，由于常用的存儲單元的設(shè)計的緣故，僅限于預(yù)充電到高狀態(tài)會導(dǎo)致存儲單元中多達(dá)一半的電路未能測試其過量漏電或其它情況。所以，本發(fā)明的另一實(shí)施例需要在位線預(yù)充電到高和低的兩種狀態(tài)的情況下進(jìn)行測試。
使用比較器電路140來測試存儲單元160和162是基于以下假定即設(shè)計相同的存儲單元若連接到設(shè)計相同的位線，應(yīng)能以基本上相同的速率將它們關(guān)聯(lián)的位線電壓驅(qū)動到高或低。簡言之，在位線170和172上所見的波形(例如示范的波形180和182)看上去應(yīng)基本上相同。使用比較器電路140還基于以下假定即不大可能因過程改變或存儲器陣列100中的其它缺陷而在上半部110和下半部112中產(chǎn)生相同的故障，因此以下情況也是極不可能的即存儲單元160和162以相同的方式有缺陷而在位線170和172上所得的錯誤波形看上去還基本上相同。換句話說，已假設(shè)雜質(zhì)，例如灰塵顆粒，或制造過程錯誤對上半部110和下半部112不會具有相同的影響而導(dǎo)致按照本發(fā)明所進(jìn)行的測試揭示不出上半部110和下半部112之間任何一對存儲單元之間的差異。
按照本專業(yè)技術(shù)人員熟知的常用做法，所示存儲器陣列100分成上半部110和下半部112、使得可以集中設(shè)置緩沖區(qū)和其它關(guān)聯(lián)電路因而可以將位線保持在很短、使位線具有更理想的電特性。本發(fā)明采用這種常用做法，利用所提供的同一中心位置來集中設(shè)置比較器電路，例如比較器140，以便比較鄰近位線的電特性。但是，對本專業(yè)技術(shù)人員來說，很清楚的是將存儲器陣列100分成上半部110和下半部112并不是實(shí)現(xiàn)本發(fā)明所必需的。也可以利用包括存儲器陣列的元件的許多其它布局或安排來實(shí)現(xiàn)本發(fā)明。
圖2是本發(fā)明另一個實(shí)施例的方框圖。存儲器陣列200與圖1的存儲器陣列100基本上相同，圖2中編號為2xx的項(xiàng)目對應(yīng)于圖1中編號為1xx的項(xiàng)目。同樣對應(yīng)于存儲器陣列100，存儲器陣列200包括地址解碼器220，后者通過字線230連接到上半部210中的存儲單元260并通過字線232連接到下半部212中的存儲單元262。
但和存儲單元160和162不同的是，存儲單元160和162各自僅連接到一條位線，而存儲單元260和262各自連接到一對位線(分別為位線270和274以及位線272和276)。在一個實(shí)施例中，各對位線用于各存儲單元，向每個存儲單元寫入數(shù)據(jù)位及其補(bǔ)碼以及從每個存儲單元讀出數(shù)據(jù)位及其補(bǔ)碼。在所述實(shí)施例中，通常的做法是使每對位線通到讀出放大器的不同輸入端上，供讀出數(shù)據(jù)位及其補(bǔ)碼。但在另一實(shí)施例中，兩條(或更多)位線用來提供兩條(或更多)完全獨(dú)立的路由，通過所述路由，可以將數(shù)據(jù)寫入每個存儲單元或從每個存儲單元讀出。在所述實(shí)施例中位線的這種用法常常反映了多端口存儲器元件的常用實(shí)現(xiàn)方法。
不管將一對位線連接到存儲單元260和262中的每一個的目的如何，位線270和272以對應(yīng)于圖1中存儲器陣列100的位線170和172的方式連接到比較器電路240的輸入端，而位線274和276以對應(yīng)于圖1中存儲器陣列100的位線170和172的方式連接到比較器電路244的輸入端。同樣，對應(yīng)于圖1，比較器電路240和244的輸出端連接到鎖存器242和246。
在本發(fā)明的一個實(shí)施例中(其中利用傳輸數(shù)據(jù)及其補(bǔ)碼的位線對向存儲單元寫入和從存儲單元讀出)，采用以下方法對存儲單元260和262進(jìn)行測試先分別通過位線270和274以及位線272和276向每個存儲單元260和262寫入相同的數(shù)據(jù)。然后將位線270到276預(yù)充電到高電壓狀態(tài)或低電壓狀態(tài)。地址解碼器220將與存儲單元260和262相關(guān)聯(lián)的部分存儲器地址解碼。然后存儲單元260和262將它們的數(shù)據(jù)分別輸出到位線270和274以及位線272和276上。比較器電路240是單一比較器，它不斷地比較位線270和272上的電壓并不斷產(chǎn)生信號，表明位線270和272上的電壓是否基本上相同。比較器電路244對位線272和276上的電壓作同樣的工作。在一個實(shí)施例中，可以在測試過程中的一個或多個時間觸發(fā)鎖存器242和246，以便捕捉在這些時候比較器電路240和244的輸出的狀態(tài)。在另一實(shí)施例中，可以以“粘性鎖存器”的形式來實(shí)現(xiàn)鎖存器240和244，它鎖存并存儲任何來自與它們相連的比較器電路的表明它們所關(guān)聯(lián)的位線上的電壓變?yōu)轱@著不同的信號的出現(xiàn)。
此外，在一個實(shí)施例中(其中利用傳輸數(shù)據(jù)及其補(bǔ)碼的位線對向存儲單元寫入和從存儲單元讀出并用讀出放大器從存儲單元中讀出)，所述讀出放大器也可配置成比較器，作為比較器電路來測試存儲單元。通過使用復(fù)用器來根據(jù)需要選擇性地連接或斷開不同的位線，以便使讀出放大器可以完成這兩種功能中的這一個或另一個，就可以做到這一點(diǎn)?；蛘撸诹硪粚?shí)施例中，讀出放大器和比較器仍為單獨(dú)的元件。
在本發(fā)明的又一實(shí)施例中(其中利用連接到每個存儲單元的位線中的任一條向存儲單元獨(dú)立地寫入或從存儲單元獨(dú)立地讀出)，如同多端口存儲器的情況一樣，利用與上述大致相同的方式測試存儲單元。但為了確保寫入存儲單元260和262的功能完美無缺，對各存儲單元260和262的測試要進(jìn)行兩次，先用位線270和272分別向存儲單元260和262寫入相同的數(shù)據(jù)，然后再用位線274和276重復(fù)操作。
圖3是本發(fā)明又一個實(shí)施例的方框圖。存儲器陣列300與圖2的存儲器陣列200基本上相同，圖3中編號為3xx的項(xiàng)目對應(yīng)于圖2中編號為2xx的項(xiàng)目，但比較器電路及其關(guān)聯(lián)的鎖存器除外。以對應(yīng)于存儲器陣列200的方式，存儲器陣列300包括通過字線330連接到上半部310中的存儲單元360并且通過字線332連接到下半部312中的存儲單元362的地址解碼器320。同樣，以對應(yīng)于存儲器陣列200的方式，存儲單元360連接到位線370和374，存儲單元362連接到位線372和376。
和圖2所示的實(shí)施例不同，圖3的比較器電路各自包含一個減法電路和一對比較器。位線370和372連接到減法電路390的輸入端，減法電路390從位線372的電壓電平中減去位線370的電壓電平并輸出代表所述減法所得的差的電壓，它可以是正也可是負(fù)的電壓輸出。所述減法電路390的輸出端又連接到比較器340和341中每一個的兩個輸入端之一。相應(yīng)地，位線374和376連接到減法電路392的輸入端，減法電路392的輸出端連接到比較器344和345中每一個的兩個輸入端之一。比較器340和344中每一個的另一輸入端連接到高電壓電平基準(zhǔn)+vref，相應(yīng)地，比較器341和345中每一個的另一輸入端連接到低電壓基準(zhǔn)-vref。比較器340、341、344和345的輸出端分別連接到鎖存器342、343、346和347的輸入端。
無論存儲器陣列300的存儲單元是用一對位線寫入和讀出，或是連接到每個單元的兩條位線各用來進(jìn)行獨(dú)立的寫入和讀出操作，對存儲器陣列300的存儲單元360和362的測試按上述對圖2的存儲單元260和262的同樣方式進(jìn)行。但是，如圖3所示的各自包括減法電路和一對比較器的比較器電路的配置提供了更大的能力來控制在進(jìn)行比較的各位線對上電壓相互差異的程度。更精確地說，靠調(diào)節(jié)+vref和-vref，就可使比較器340和344偏置，以便在比較器340或344輸出表示故障的信號之前，使位線370和372上的電壓電平相差到可以調(diào)節(jié)的程度。如果位線370和372之間的電壓電平差是這樣的、使得它上升到超過+vref，則比較器340向鎖存器342輸出表示此情況的信號，而如果位線370和372之間的電壓電平差是這樣的、使得它降低到低于-vref，則比較器344向鎖存器346輸出表示此情況的信號。
圖4是本發(fā)明一個實(shí)施例的流程圖。從400開始，在410將相同的數(shù)據(jù)寫入存儲器陣列的一對存儲單元中。在420，兩個存儲單元各自相應(yīng)的位線對連接到比較器電路的輸入端。在每個存儲單元僅連接一條位線的實(shí)施例中，這就是指在420，兩條位線中每一條都連接到單一比較器電路的輸入端?；蛘?，在每個存儲單元連接到兩條位線的另一實(shí)施例中，在420，一個存儲單元的每條位線和另一存儲單元的相應(yīng)位線一起連接到比較器電路。
在430，從這對存儲單元的每個單元中讀出所述相同的數(shù)據(jù)，并比較連接到比較器電路的每對相應(yīng)的位線。如果在相應(yīng)的位線對之間的電壓電平有很大不同，則在460就發(fā)現(xiàn)了故障。但如果在相應(yīng)的位線對之間沒有顯著不同的電壓電平，則在450，對所述一對存儲單元以及它們所連接的位線的測試就可通過。
圖5是本發(fā)明另一實(shí)施例的流程圖。對存儲器陣列中存儲單元的測試從500開始。在510，將相同的數(shù)據(jù)寫入存儲器陣列的一對存儲單元中，在520，連接到存儲單元中各存儲單元的相應(yīng)位線對連接到比較器電路的輸入端。然后，在530，從這對存儲單元中讀出所述相同的數(shù)據(jù)，并比較相應(yīng)位線對的電壓電平。如果，在540，在相應(yīng)的位線對之間的電壓電平中發(fā)現(xiàn)了顯著的差異，則在550將發(fā)現(xiàn)顯著區(qū)別的事實(shí)鎖存。但是，不論在540是否發(fā)現(xiàn)顯著的差異，如果沒有更多的存儲單元要測試，則在560測試結(jié)束。否則，在510對另一對存儲單元重復(fù)進(jìn)行測試。
舉例來說，參考圖1和圖5，在510，利用位線170和172分別將相同的數(shù)據(jù)寫入存儲單元160和162中。在520，位線170和172連接到比較器電路140的輸入端。在530，分別用位線170和172從存儲單元160和162中讀出已寫入存儲單元160和162中的相同數(shù)據(jù)，并用比較器電路140來比較位線170和172上的電壓電平。如果比較器電路140檢測到位線170和172之間的電壓有顯著的區(qū)別，則所述事實(shí)的指示由鎖存器142鎖存。如果在560，有更多的存儲單元要測試，則在510，將另一對相同的數(shù)值寫入另一對存儲單元?；蛘撸瑢Υ鎯卧?60和162重復(fù)進(jìn)行測試，先將位線170和172預(yù)充電到高狀態(tài)，進(jìn)行讀出所述相同數(shù)據(jù)的測試，然后預(yù)充電到低狀態(tài)，進(jìn)行相同數(shù)據(jù)的另一次讀出。
舉另一例來說明，參考圖2和圖5，其中存儲單元260和262是利用位線對來寫入和讀出的，具體地說，位線270和272用來寫入和讀出數(shù)據(jù)，而位線274和276用來寫入和讀出數(shù)據(jù)的補(bǔ)碼。在510，用位線270和272分別將相同的數(shù)據(jù)寫入存儲單元260和262中，而位線274和276則分別用來向存儲單元260和262寫入相同的補(bǔ)碼數(shù)據(jù)。在520，位線270和272連接到比較器電路240的輸入端，位線274和276連接到比較器電路244的輸入端。在530，讀出已寫入存儲單元260和262的相同數(shù)據(jù)和補(bǔ)碼，利用位線270和274從存儲單元260中讀出，而利用位線274和276從存儲單元262中讀出。如果比較器電路240在讀出數(shù)據(jù)時檢測到位線270和272之間的電壓有顯著不同，則所述事實(shí)的指示由鎖存器242鎖存。相應(yīng)的，如果比較器電路244在讀出補(bǔ)碼數(shù)據(jù)時檢測到位線274和276之間的電壓有顯著不同，則所述事實(shí)的指示由鎖存器244鎖存。如果在560，有更多的存儲單元要測試，則在510，將另一對相同的數(shù)值寫入另一對存儲單元。或者，對存儲單元260和262重復(fù)進(jìn)行測試，位線270、272、274和276預(yù)充電到高狀態(tài)作一次測試，然后預(yù)充電到低狀態(tài)作另一次測試。
圖6是本發(fā)明又一實(shí)施例的流程圖。在存儲器陣列中利用位線對讀出和寫入數(shù)據(jù)位及其補(bǔ)碼的存儲單元測試在600開始。在610，將相同的數(shù)據(jù)寫入存儲器陣列的一對存儲單元中，在620，連接到所述一對存儲單元中每一個存儲單元的相應(yīng)數(shù)據(jù)位線和補(bǔ)碼數(shù)據(jù)位線連接到比較器電路的輸入端。然后在630，設(shè)定比較器電路所用的電壓基準(zhǔn)。在640，從存儲單元中讀出所述相同的數(shù)據(jù)，并比較相應(yīng)的數(shù)據(jù)和補(bǔ)碼數(shù)據(jù)位線對上的電壓電平。如果，在650，發(fā)現(xiàn)在相應(yīng)的位線對中的電壓電平有顯著差異，則在660，發(fā)現(xiàn)顯著差異的事實(shí)被鎖存。但是，不論在650是否發(fā)現(xiàn)這種顯著差異，如果沒有更多的存儲單元要測試，則在670測試結(jié)束。否則，在610對另一對存儲單元重復(fù)進(jìn)行測試?；蛘?，如果需要在讀出相同數(shù)據(jù)期間利用高和低預(yù)充電來測試位線，那么，也可以重復(fù)進(jìn)行所述測試。
舉例來說，參考圖3和圖6，其中存儲單元360和362是利用位線對寫入和讀出的，具體地說，位線370和372用來寫入和讀出數(shù)據(jù)，而位線374和376用來寫入和讀出數(shù)據(jù)的補(bǔ)碼。在610，利用位線370和372分別將相同的數(shù)據(jù)寫入存儲單元360和362中，而位線374和376則分別用來向存儲單元360和362寫入相同的補(bǔ)碼數(shù)據(jù)。在620，位線370和372連接到減法電路390的輸入端，所述減法電路390和比較器電路340和341一起也包括比較器電路。相應(yīng)地，位線374和376連接到減法電路392的輸入端，所述減法電路392和比較器電路344和345一起也包括比較器電路。在630，設(shè)定連接到比較器340和341輸入端的電壓基準(zhǔn)+vref和連接到比較器344和345輸入端的電壓基準(zhǔn)-vref。在640，讀出早先已寫入存儲單元360和362的相同數(shù)據(jù)和所述數(shù)據(jù)的補(bǔ)碼，利用位線370和374從存儲單元360中讀出，而利用位線372和376從存儲單元362中讀出。在650，如果發(fā)現(xiàn)在相應(yīng)的位線對370和372，或位線對374和376之間的電壓電平有顯著差異，則在660，此事的發(fā)生由鎖存器342、343、346或347中適當(dāng)?shù)囊粋€鎖存。
更具體地說，減法電路390從位線372上的電壓中減去位線370上的電壓，并向比較器340和341的輸入端輸出代表所得差的電壓。如果在位線370和372之間的電壓電平有差異，則減法電路390的輸出就會是非零的電壓電平，或?yàn)檎驗(yàn)樨?fù)，取決于位線370或372中哪一個具有更高的電壓電平。比較器340比較減法電路390的所述輸出，如果所述輸出的電壓電平高于+vref，則所述事實(shí)的指示由鎖存器342鎖存。同理，比較器341比較減法電路390的輸出，如果所述輸出的電壓電平低于-vref，則所述事實(shí)的指示由鎖存器343鎖存。相應(yīng)地，減法電路392把代表位線374和376的電壓電平之間差異的輸出提供給比較器344和345的輸入端，比較器344和345分別將所述輸出與+vref和-vref進(jìn)行比較，所述輸出的電壓電平升高到超過+vref或下降到低于-vref的指示分別由鎖存器346和347鎖存。
如果在670，還有更多的存儲單元要測試，則在610，將另一對相同的數(shù)據(jù)寫入另一對存儲單元?；蛘?，對存儲單元360和362重復(fù)進(jìn)行測試，位線370、372、374和376預(yù)充電到高狀態(tài)進(jìn)行一次測試，然后預(yù)充電到低狀態(tài)進(jìn)行另一次測試。
以上結(jié)合優(yōu)選實(shí)施例對本發(fā)明作了說明。很明顯對于本專業(yè)的技術(shù)人員而言，根據(jù)上述說明，許多替換、修改、變化和用途是顯而易見的。對于本專業(yè)的技術(shù)人員來說，顯然，也可以在支持電子器件的其它功能中實(shí)現(xiàn)本發(fā)明。
以上在部分地可通過位線存取的存儲單元陣列的范圍內(nèi)描述了本發(fā)明的示范實(shí)施例。但本發(fā)明適用于各種電子、微電子和微機(jī)械裝置。
權(quán)利要求
1.一種裝置，它包括連接到第一位線的第一存儲單元；連接到第二位線的第二存儲單元；地址解碼器，它連接到所述第一和第二存儲單元以便能存取所述第一和第二存儲單元；以及比較器電路，它連接到所述第一和第二位線以便當(dāng)通過所述第一位線從所述第一存儲單元輸出數(shù)據(jù)并且通過所述第二位線從所述第二存儲單元輸出數(shù)據(jù)時將所述第一位線上的電壓電平與所述第二位線上的電壓電平進(jìn)行比較。
2.如權(quán)利要求1所述的裝置，其特征在于所述地址解碼器將部分存儲器地址解碼。
3.如權(quán)利要求1所述的裝置，其特征在于所述第一和第二存儲單元是動態(tài)RAM存儲單元。
4.如權(quán)利要求1所述的裝置，其特征在于所述第一和第二存儲單元是靜態(tài)RAM存儲單元。
5.如權(quán)利要求1所述的裝置，其特征在于所述比較器電路包括單一比較器，所述比較器的第一輸入端連接到所述第一位線，而所述比較器的第二輸入端連接到所述第二位線。
6.如權(quán)利要求5所述的裝置，其特征在于所述比較器的輸出端連接到鎖存器，以便存儲表明所述第一位線上的所述電壓電平與所述第二位線上的所述電壓電平顯著不同的指示。
7.如權(quán)利要求6所述的裝置，其特征在于所述鎖存器的觸發(fā)時間是可調(diào)的。
8.如權(quán)利要求6所述的裝置，其特征在于所述鎖存器是粘性鎖存器，任何時候當(dāng)發(fā)生表明所述第一位線上的所述電壓電平與所述第二位線上的所述電壓電平顯著不同的指示時，所述鎖存器鎖存這種指示。
9.如權(quán)利要求1所述的裝置，其特征在于所述比較器電路包括減法電路，所述減法電路的第一輸入端連接到所述第一位線，而所述減法電路的第二輸入端連接到所述第二位線；連接到所述減法電路的輸出端的第一比較器；以及連接到所述減法電路的輸出端的第二比較器。
10.如權(quán)利要求9所述的裝置，其特征在于所述第一比較器的所述輸出端連接到第一鎖存器，以便存儲表明所述第一位線和所述第二位線之間的電壓電平差升高到超過第一基準(zhǔn)電壓的指示；以及所述第二比較器的所述輸出端連接到第二鎖存器，以便存儲表明所述第一位線和所述第二位線之間的電壓電平差下降到低于第二基準(zhǔn)電壓的指示。
11.如權(quán)利要求10所述的裝置，其特征在于所述第一和第二基準(zhǔn)電壓是可調(diào)的。
12.如權(quán)利要求10所述的裝置，其特征在于所述第一和第二鎖存器的觸發(fā)時間是可調(diào)的。
13.如權(quán)利要求10所述的裝置，其特征在于所述第一和第二鎖存器是粘性鎖存器，使得所述第一鎖存器鎖存表明所述第一位線和所述第二位線之間的所述電壓電平差已經(jīng)升高到超過所述第一基準(zhǔn)電壓的任何指示、而所述第二鎖存器鎖存表明所述第一位線和所述第二位線之間的所述電壓電平差已經(jīng)下降到低于所述第二基準(zhǔn)電壓的任何指示。
14.一種方法，它包括向第一和第二存儲單元寫入相同的數(shù)據(jù)；將所述第一存儲單元連接到第一位線；將所述第二存儲單元連接到第二位線；將所述第一和第二位線連接到比較器電路的輸入端；通過所述第一位線從所述第一存儲單元并且通過所述第二位線從所述第二存儲單元讀出所述相同的數(shù)值；比較所述第一和第二位線上的電壓電平。
15.如權(quán)利要求14所述的方法，其特征在于還包括鎖存來自所述比較器的表明所述第一位線上的電壓電平與所述第二位線上的電壓電平顯著不同的指示。
16.如權(quán)利要求14所述的方法，其特征在于還包括設(shè)定所述第一位線和所述第二位線之間電壓電平顯著差異的程度。
17.一種存儲器陣列中的比較器電路，它包括第一輸入端，它連接到與所述存儲器陣列中第一存儲單元相連接的第一位線；第二輸入端，它連接到與所述存儲器陣列中第二存儲單元相連接的第二位線；以及輸出端，它連接到粘性鎖存器。
18.如權(quán)利要求17所述的比較器電路，其特征在于所述比較器電路連接到復(fù)用器，用以斷開所述第二位線而連接與所述存儲器陣列的所述第一存儲單元相連接的第三位線。
全文摘要
一種用于測試存儲單元的裝置和方法，所述方法包括將第一和第二存儲單元分別連接到第一和第二位線；通過第一和第二位線從第一和第二存儲單元中讀出數(shù)據(jù)；以及比較第一和第二位線的電壓電平。
文檔編號G11C29/50GK1537312SQ02810647
公開日2004年10月13日 申請日期2002年3月8日 優(yōu)先權(quán)日2001年3月30日
發(fā)明者M·特里普, T·馬克, M·斯皮卡, M 特里普, た 申請人:英特爾公司