專(zhuān)利名稱(chēng)：用于存儲(chǔ)器貯存單元泄漏抵消方案的設(shè)備和方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及半導(dǎo)體存儲(chǔ)器技術(shù)；更具體地，涉及用于存儲(chǔ)器貯存單元泄漏消除方案的設(shè)備和方法。
背景

圖1顯示現(xiàn)有技術(shù)隨機(jī)存取存儲(chǔ)器(RAM)單元100。圖1的現(xiàn)有技術(shù)RAM單元100包括多個(gè)“N”貯存單元S1到SN(每個(gè)相應(yīng)于靜態(tài)RAM(SRAM)單元)。貯存單元S1到SN的每個(gè)貯存單元存儲(chǔ)一比特?cái)?shù)據(jù)。數(shù)據(jù)是通過(guò)驅(qū)動(dòng)它的相應(yīng)的字線(xiàn)(WL)(例如，用于貯存單元S1的WL1，用于貯存單元S2的WL2，等等)而從特定的貯存單元被讀出的。在典型的貯存單元讀運(yùn)行期間，位線(xiàn)101，102被預(yù)先充電到“高”電壓。
要被讀出的貯存單元的字線(xiàn)(例如，用于貯存單元S1的字線(xiàn)WL1)被驅(qū)動(dòng)(例如，用“高”電壓)，而用于其余的“不讀出的”貯存單元的字線(xiàn)(例如，分布用于貯存單元S1到SN的字線(xiàn)WL1到WLN)被關(guān)斷(例如，用“低”電壓)。在驅(qū)動(dòng)要被讀出的貯存單元的字線(xiàn)(例如，用于貯存單元S1的字線(xiàn)WL1)后，要被讀出的貯存單元把一條位線(xiàn)驅(qū)動(dòng)到“低”電壓。
例如，如果在貯存單元S1中存儲(chǔ)的數(shù)據(jù)相應(yīng)于“1”，則貯存單元S1把位線(xiàn)102驅(qū)動(dòng)到“低”電壓，而位線(xiàn)101保持在預(yù)先充電的“高”電壓。相反，如果在貯存單元S1中存儲(chǔ)的數(shù)據(jù)相應(yīng)于“0”，則貯存單元S1把位線(xiàn)101驅(qū)動(dòng)到“低”電壓，而位線(xiàn)102保持在預(yù)先充電的“高”電壓。圖1顯示后一種情形的例子(即，貯存單元S1存儲(chǔ)一個(gè)“0”)，因?yàn)轵?qū)動(dòng)電流Isc被觀(guān)察到為由貯存單元S1從位線(xiàn)101被驅(qū)動(dòng)的。
因?yàn)樵谫A存單元讀出期間在位線(xiàn)101、102上的電壓是不同的(即，一個(gè)電壓是高的，另一個(gè)電壓是低的)，可以說(shuō)，在位線(xiàn)101、102上存在差分電壓。在位線(xiàn)101、102上提供的差分電壓可被表示為信號(hào)＝V1-V2(1)其中V1是在位線(xiàn)101上的電壓，V2是在位線(xiàn)102上的電壓。應(yīng)當(dāng)指出，在位線(xiàn)上的實(shí)際的高的和低的電壓可以隨不同的實(shí)施例而變化。而且，應(yīng)當(dāng)指出，V1與V2之間的差值越大，則在位線(xiàn)101、102上觀(guān)察到的差分電壓越大。
貯存單元泄漏可引起在比特單元讀出期間在位線(xiàn)101、102上產(chǎn)生差分電壓所花費(fèi)的時(shí)間量增加。這樣，RAM單元100的運(yùn)行速度會(huì)受到貯存單元泄漏的有害的影響。在沒(méi)有貯存單元泄漏的情形下，在貯存單元讀出過(guò)程期間建立差分電壓的速率可被表示為Dv/Dt＝Isc/(Cb+2Cc)(2)其中(1)Cb是正在被下拉的位線(xiàn)的電容；(2)Cc是位線(xiàn)101、102之間的電容；以及(3)Isc是由正在被讀出的貯存單元拉出的驅(qū)動(dòng)電流量。
從公式(2)，可以看到，隨著Isc增加，差分電壓被建立的速率增加。貯存單元泄漏具有減小公式(2)中的Isc項(xiàng)的作用，這樣，減小差分電壓被建立的速率。貯存單元泄漏是沒(méi)有被讀出的貯存單元從位線(xiàn)拉出電流的趨勢(shì)。當(dāng)“未讀出的”單元的數(shù)目增加時(shí)，對(duì)于差分電壓建立的速率的影響變得更壞。
圖1上示例地顯示更壞的情形條件。具體地，在從低的位線(xiàn)101拉出電流Isc的貯存單元S1讀出期間，每個(gè)其余的N-1貯存單元(即貯存單元S2到SN)從高的位線(xiàn)102拉出電流IL。來(lái)自高的位線(xiàn)102的每個(gè)泄漏電流IL將引起在高的位線(xiàn)102上的電壓降。這樣，來(lái)自高的位線(xiàn)102的N-1個(gè)泄漏電流IL(正如在圖1上看到的)相應(yīng)于在高的位線(xiàn)102上最壞的情形的電壓降。
從在一對(duì)位線(xiàn)101和102之間建立的差分電壓看來(lái)，當(dāng)高的位線(xiàn)102電壓由于N-1個(gè)泄漏電流IL而下降時(shí)，通過(guò)驅(qū)動(dòng)電流Isc降低低的位線(xiàn)101的作用減小。這相應(yīng)于差分信號(hào)電壓的減小，它相應(yīng)于建立差分信號(hào)電壓的速率的減小。
也就是，對(duì)于圖1所示的最壞的情形，在有貯存單元泄漏時(shí)，在貯存單元讀出過(guò)程期間建立差分電壓的速率可被表示為Dv/Dt＝(Isc-(N-1)IL)/(Cb+2Cc)(3)其中(1)Cb是正在被下拉的位線(xiàn)的電容；(2)Cc是位線(xiàn)101、102之間的電容；(3)Isc是由正在被讀出的貯存單元拉出的驅(qū)動(dòng)電流量；以及(4)(N-1)IL是正在從高的位線(xiàn)102被拉出的泄漏電流的總量。正如從公式(3)可以看到的，泄漏電流項(xiàng)(N-1)IL從驅(qū)動(dòng)電流項(xiàng)Isc中被減去。這相應(yīng)于差分電壓被建立的速率的下降。正如討論的，這相應(yīng)于RAM單元100的速度的下降。
附圖簡(jiǎn)述本發(fā)明是通過(guò)在附圖的圖上的例子(但不是限制)進(jìn)行說(shuō)明的，圖上相同的標(biāo)號(hào)表示相同的單元，其中圖1顯示現(xiàn)有技術(shù)RAM單元。
圖2顯示改進(jìn)的RAM單元的實(shí)施例。
圖3顯示在圖2的改進(jìn)的RAM單元內(nèi)可被使用來(lái)從貯存單元讀出數(shù)據(jù)的控制線(xiàn)信令的實(shí)施例。
圖4顯示改進(jìn)的RAM單元的另一個(gè)實(shí)施例。
詳細(xì)描述在位線(xiàn)上提供消除電流，有效地消除以上在背景一節(jié)中描述的、減小的差分信號(hào)質(zhì)量。圖2顯示有效地抵消泄漏電流的、改進(jìn)的RAM單元的實(shí)施例200。圖3顯示在圖2的改進(jìn)的RAM單元內(nèi)可被使用來(lái)從貯存單元讀出數(shù)據(jù)的控制線(xiàn)信令的實(shí)施例。
參照?qǐng)D2和3，貯存單元的讀出運(yùn)行可被看作為按階段發(fā)生的。第一階段(例如，在圖3的時(shí)間T0與T1之間)均衡和預(yù)先充電位線(xiàn)201、202。第二階段(例如，在圖3的時(shí)間T1與T2之間)通過(guò)在每個(gè)位線(xiàn)201、202上單獨(dú)地提供泄漏補(bǔ)充電流IL1、IL2，而近似抵消在位線(xiàn)201、202上可能存在的任何泄漏電流的影響。第三階段(例如，在圖3的時(shí)間T2與T3之間)保持泄漏補(bǔ)充電流IL1、IL2，而同時(shí)位線(xiàn)201、202再次被均衡。第四階段(例如，在圖3的時(shí)間T3與T4之間)從貯存單元讀出數(shù)據(jù)。
第一階段(例如，在圖3的時(shí)間T0與T1之間)均衡和預(yù)先充電位線(xiàn)201、202。位線(xiàn)201、202是通過(guò)晶體管Q5導(dǎo)通而被均衡的。晶體管Q5是通過(guò)把均衡線(xiàn)203、303驅(qū)動(dòng)成低電位而被導(dǎo)通的。晶體管Q5導(dǎo)通有效地造成位線(xiàn)201、202之間的短路，使得位線(xiàn)201、202具有近似相等的電壓。這個(gè)行動(dòng)可被稱(chēng)為均衡位線(xiàn)201、202。
均衡位線(xiàn)201、202有助于有效地對(duì)以前貯存單元讀出的RAM單元200“清零”。例如，如果貯存單元在圖3上從以前到時(shí)間T0被讀出，則位線(xiàn)201，202可保持在讀出時(shí)的差分電壓。也就是，一個(gè)位線(xiàn)可以是處在低電壓，而另一個(gè)位線(xiàn)可以是處在高電壓。驅(qū)動(dòng)均衡線(xiàn)203到低電位，使位線(xiàn)201、202達(dá)到共同的電壓。
當(dāng)傳感線(xiàn)204、304被驅(qū)動(dòng)到低電位時(shí)，位線(xiàn)201、202也被預(yù)先充電。在圖2的實(shí)施例中，預(yù)先充電位線(xiàn)201、202相當(dāng)于把位線(xiàn)201、202變?yōu)楦唠妷?。在隨后的、從貯存單元讀出期間(例如在圖4的時(shí)間T3與T4之間)，從其中進(jìn)行讀出的貯存單元把預(yù)先充電的一條位線(xiàn)拉到低電壓。
在圖2的實(shí)施例中，位線(xiàn)201、202是通過(guò)晶體管Q1和Q2導(dǎo)通而被預(yù)先充電的。晶體管Q1和Q2，在圖2的實(shí)施例中，是通過(guò)把傳感線(xiàn)203、304驅(qū)動(dòng)到低電位而被導(dǎo)通的。應(yīng)當(dāng)指出，在圖2的實(shí)施例中，每個(gè)晶體管Q1和Q2的柵極和漏極可以被晶體管“短路”。也就是，晶體管Q3短路晶體管Q1的柵極和漏極以及晶體管Q4短路晶體管Q2的柵極和漏極。將每個(gè)晶體管Q1和Q2的柵極和漏極短路，使這些晶體管Q1、Q2成為有效(active)負(fù)載。
也就是，把傳感線(xiàn)204、304驅(qū)動(dòng)到低電位，使得晶體管Q3和Q4導(dǎo)通，它們又分別使得晶體管Q1和Q2成為有效負(fù)載。有效負(fù)載的源極到漏極電壓VSD可被近似為VSD＝VSG＝VT+(ISD/B)0.5(4)其中(1)VSG是源極到柵極電壓；(2)VT是門(mén)限電壓；(3)ISD是源極到漏極電流；以及(4)B是跨導(dǎo)。對(duì)于小的源極到漏極電流ISD，應(yīng)當(dāng)注意，源極到漏極電壓VSD接近于VT。這樣，在圖2的實(shí)施例中，在位線(xiàn)201、202上的預(yù)先充電的電壓可以典型地相應(yīng)于接近VCC-VT的電壓。圖3顯示對(duì)于圖2的位線(xiàn)201上的電壓301的、示例的預(yù)先充電的位線(xiàn)電平。
在替換的實(shí)施例中(為了加速位線(xiàn)被預(yù)先充電的速率)，在時(shí)間T0與T1之間的第一階段期間，Q1和Q2的柵極電壓可被強(qiáng)制地驅(qū)動(dòng)到低電位，而晶體管Q3和Q4保持關(guān)斷。例如，在時(shí)間T0與T1之間，傳感電壓可被設(shè)置在高電壓(它關(guān)斷晶體管Q3和Q4)，以及晶體管Q1和Q2的柵極電壓可被接地。
這把晶體管Q1和Q2設(shè)置在“高電流”輸出狀態(tài)，這允許它們驅(qū)動(dòng)與位線(xiàn)201、202有關(guān)的電容。這允許位線(xiàn)201、202的電壓比起純運(yùn)行負(fù)載更快速地達(dá)到它們的預(yù)先充電的電壓。這樣，參照?qǐng)D3，傳感線(xiàn)204的電壓304在一個(gè)實(shí)施例中可以是(1)在時(shí)間T0與T1之間處在高邏輯電平；和(2)在時(shí)間T1被切換到低邏輯電平。
在時(shí)間T0和T1之間的均衡也可被消除，因?yàn)樵跁r(shí)間T0與T1之間不必建立在位線(xiàn)201、202上相等的預(yù)先充電的電壓。也就是，預(yù)先充電位線(xiàn)201、202的行動(dòng)有效地“清除”它們，把它們最新的貯存單元讀信息清除掉。在另一個(gè)替換的實(shí)施例中，晶體管Q3和Q4可以用傳輸門(mén)代替，以保護(hù)低的位線(xiàn)201、202電壓。傳輸門(mén)是NMOS晶體管和PMOS晶體管的并行耦合，這樣，當(dāng)一個(gè)“接通”時(shí)，兩個(gè)都是“接通”的，以及當(dāng)一個(gè)是“關(guān)斷”時(shí)，兩個(gè)都是“關(guān)斷的”。
在第二階段(例如，在圖3的時(shí)間T1和T2之間)期間，在位線(xiàn)201、202上可能存在的任何泄漏電流的影響通過(guò)在每個(gè)位線(xiàn)201、202上單獨(dú)地提供泄漏補(bǔ)充電流IL1、IL2而近似被抵消。這是通過(guò)撤消在位線(xiàn)201、202之間的均衡而完成的。在圖2的實(shí)施例中，撤消在位線(xiàn)201、202之間的均衡是通過(guò)關(guān)斷晶體管Q5而完成的，關(guān)斷晶體管Q5又是通過(guò)把均衡線(xiàn)203、303驅(qū)動(dòng)到高電平而完成的。
通過(guò)撤消均衡，位線(xiàn)201、202被互相隔離開(kāi)。這樣，晶體管Q1和Q2單獨(dú)地補(bǔ)充在它們各自的位線(xiàn)201、202上可能存在的泄漏電流。也就是，晶體管Q1提供電流IL1它補(bǔ)充從位線(xiàn)201流出的任何泄漏電流IL1(諸如泄漏電流ILa)。晶體管Q2提供電流IL2，它補(bǔ)充從位線(xiàn)202流出的任何泄漏電流IL2(諸如泄漏電流ILb)。
如果在RAM單元200中的X個(gè)貯存單元從位線(xiàn)201泄漏，且在RAM單元200中的Y個(gè)貯存單元從位線(xiàn)202泄漏，則(為了簡(jiǎn)單起見(jiàn)，假設(shè)對(duì)于貯存單元的每個(gè)泄漏相應(yīng)于相同量的泄漏電流IL)IL1＝XIL和IL2＝Y(jié)IL。正如下面更詳細(xì)地討論的，在每個(gè)位線(xiàn)201、202上單獨(dú)地補(bǔ)充泄漏電流，近似地抵消它們對(duì)于在貯存單元讀出期間在位線(xiàn)201，202之間建立的差分信號(hào)的影響。
應(yīng)當(dāng)注意，從公式4來(lái)看，如果IL1不等于IL2，晶體管Q1和Q2的源極到柵極電壓就是不同的。假定如果IL1不等于IL2，晶體管Q1和Q2的源極到柵極電壓可能是不同的，應(yīng)當(dāng)注意，(再次從公式4看來(lái))結(jié)果，位線(xiàn)201、202上的電壓可以是不同的。也就是，當(dāng)有效負(fù)載被做成為具有VSG＝VSD時(shí)，源極到柵極電壓的差值相應(yīng)于源極到漏極電壓的差值。這將導(dǎo)致在一對(duì)位線(xiàn)201、202之間的不同的電壓。
在第三階段(例如，在圖3的時(shí)間T2和T3之間)期間，位線(xiàn)201、202被均衡，而泄漏補(bǔ)充電流IL1、IL2被保持。對(duì)于RAM單元200的均衡(在圖2和3的實(shí)施例中它是通過(guò)把均衡線(xiàn)203、303上的電壓降低到低電壓而完成的)“固定”一對(duì)位線(xiàn)201、202之間的電壓的差值，這個(gè)電壓差值是由于單獨(dú)地補(bǔ)充它們的相應(yīng)的泄漏電流而產(chǎn)生的(正如以上剛描述的)。
這樣，如果電壓差值在位線(xiàn)201、202上產(chǎn)生，則均衡將迫使位線(xiàn)201、202電壓近似為相等的。泄漏補(bǔ)充電流IL1、IL2也通過(guò)關(guān)斷晶體管Q3和Q4(在圖2和3的實(shí)施例中這是通過(guò)把傳感線(xiàn)204、304提升到高電壓而完成的)而被保持。關(guān)斷晶體管Q3和Q4去除在晶體管Q1和Q2的柵極與源極之間存在的短路。
然而，由于存在電容器C1和C2，泄漏補(bǔ)充電流IL1、IL2(它們分別流過(guò)晶體管Q1和Q2)基本上保持不變。這樣，泄漏補(bǔ)充電流可被稱(chēng)為“被保持的”?；叵胍幌?，位線(xiàn)201、202電壓的差值是由于對(duì)于每個(gè)位線(xiàn)單獨(dú)地補(bǔ)充泄漏電流(如圖3所示，在T1和T2之間)而產(chǎn)生的。正如討論的，結(jié)果，Q1和Q2的柵極電壓可以是不同的。
在生成泄漏補(bǔ)充電流IL1、IL2(如圖3所示，在T1和T2之間)期間，在電容C1、C2上的電壓將分別“斜坡上升”到在它們各自的位線(xiàn)上的電壓(因?yàn)橛删w管Q3和Q4建立的短路)。也就是，電容C1斜坡上升到在位線(xiàn)201上保持的電壓且電容C2斜坡上升到在位線(xiàn)202上保持的電壓。還有，當(dāng)晶體管Q3和Q4被接通時(shí)，這是與對(duì)于每個(gè)晶體管Q1和Q2的VSD＝VSG一致的。
當(dāng)晶體管Q3和Q4被關(guān)斷時(shí)(如圖3所示，在時(shí)間T2和T3之間)，電容C1、C2“保持”它們的電壓。這樣，泄漏補(bǔ)充電流IL1、IL2繼續(xù)分別從晶體管Q1和Q2被生成。這相應(yīng)于泄漏補(bǔ)充電流IL1、IL2如上面討論的那樣“被保持”。當(dāng)晶體管Q5被接通時(shí)(如圖3所示，在時(shí)間T2和T3之間)，位線(xiàn)201、202開(kāi)始被均衡。在達(dá)到穩(wěn)態(tài)后，位線(xiàn)201、202具有近似相等的電壓，且泄漏補(bǔ)充電流IL1、IL2繼續(xù)分別從晶體管Q1和Q2被生成。
在第四階段(例如，如圖3所示的，在時(shí)間T3和T4之間)，從特定的貯存單元讀出數(shù)據(jù)。這樣，為了從貯存單元讀出數(shù)據(jù)，位線(xiàn)201、202的均衡被終結(jié)，以使得允許在位線(xiàn)上產(chǎn)生差分電壓。所以，應(yīng)當(dāng)指出，圖3表示，在均衡線(xiàn)203上的電壓303被引起，以使得晶體管Q5被關(guān)斷。
在圖2的示例性實(shí)施例中，貯存單元S1正在被讀出(例如，通過(guò)驅(qū)動(dòng)308它的相應(yīng)的字線(xiàn)WL1)，以及它包含相應(yīng)于“0”的數(shù)字信息。這樣，貯存單元S1從位線(xiàn)201拉出驅(qū)動(dòng)電流，這拉下位線(xiàn)201上的電壓301。當(dāng)每個(gè)泄漏電流通過(guò)由晶體管Q1和Q2提供的泄漏補(bǔ)充電流IL1，IL2被計(jì)算出時(shí)，在位線(xiàn)上的差分電壓以與原先由公式2提供的“完全速率”一樣快速地產(chǎn)生。
圖4顯示替換的實(shí)施例，它提高位線(xiàn)401，402被預(yù)先充電的速度。圖4的實(shí)施例400把晶體管Q6和Q7加到圖2的實(shí)施例200。晶體管Q6和Q7進(jìn)一步加速，可被使用來(lái)進(jìn)一步加速在圖3的時(shí)間T0與T1之間(和/或在圖3的時(shí)間T2與T3之間)發(fā)生的位線(xiàn)預(yù)先充電活動(dòng)。無(wú)論何時(shí)均衡線(xiàn)403上電壓303降低到低電壓時(shí)，晶體管Q6和Q7是“接通的”，這有效地驅(qū)動(dòng)位線(xiàn)401、402的電容量，導(dǎo)致位線(xiàn)401、402的電壓的快速增加。
上述的設(shè)計(jì)和方法可以在存儲(chǔ)器器件，諸如半導(dǎo)體存儲(chǔ)器芯片內(nèi)被利用。半導(dǎo)體芯片然后可以在諸如計(jì)算系統(tǒng)或網(wǎng)絡(luò)系統(tǒng)那樣的系統(tǒng)中被實(shí)施。例如，存儲(chǔ)器器件可被耦合到(1)通用處理器；或(2)數(shù)字信號(hào)處理器或傳統(tǒng)的邏輯電路(例如，專(zhuān)用集成電路(ASIC))；或(3)總線(xiàn)結(jié)構(gòu)(例如，PCI總線(xiàn))。在其他應(yīng)用中，以上討論的設(shè)計(jì)和方法可被使用于嵌入的存儲(chǔ)器應(yīng)用。在嵌入的存儲(chǔ)器應(yīng)用中，存儲(chǔ)器的區(qū)域被構(gòu)建在較大的半導(dǎo)體芯片內(nèi)(例如，作為“在電路板上的”超高速存儲(chǔ)器或作為在芯片上的系統(tǒng)內(nèi)的存儲(chǔ)器資源(SoC))。
還應(yīng)當(dāng)指出，本說(shuō)明的實(shí)施例不單可在半導(dǎo)體芯片內(nèi)被實(shí)施，還可在機(jī)器可讀的媒體內(nèi)被實(shí)施。例如，以上討論的設(shè)計(jì)可被存儲(chǔ)在和或被嵌入在與被使用于設(shè)計(jì)半導(dǎo)體器件的設(shè)計(jì)工具有關(guān)的機(jī)器可讀的媒體。例子包括用VHSIC硬件描述語(yǔ)言(VHDL)，Verilog語(yǔ)言或SPICE語(yǔ)言格式化的網(wǎng)絡(luò)表(netlist)。某些網(wǎng)絡(luò)表的例子包括性能級(jí)別網(wǎng)絡(luò)表，寄存器傳送級(jí)別(RTL)網(wǎng)絡(luò)表，門(mén)級(jí)別網(wǎng)絡(luò)表和晶體管級(jí)別網(wǎng)絡(luò)表。機(jī)器可讀的媒體也包括具有布局信息的媒體，諸如GDS-II文件。而且，用于半導(dǎo)體芯片設(shè)計(jì)的網(wǎng)絡(luò)表文件或其他機(jī)器可讀的媒體可以在模擬環(huán)境下被使用來(lái)執(zhí)行上述的教導(dǎo)的方法。
因此，還應(yīng)當(dāng)理解，本發(fā)明的實(shí)施例可被用作為或支持在某些形式的處理核心(諸如計(jì)算機(jī)的CPU)上執(zhí)行的軟件程序，或否則在機(jī)器可讀的媒體上或內(nèi)被實(shí)施或被實(shí)現(xiàn)。機(jī)器可讀的媒體包括用于以機(jī)器(例如，計(jì)算機(jī))可讀的形式存儲(chǔ)或傳輸信息的任何機(jī)制。例如，機(jī)器可讀的媒體包括只讀存儲(chǔ)器(ROM)；隨機(jī)存取存儲(chǔ)器(RAM)；磁盤(pán)貯存媒體；光貯存媒體；快閃存儲(chǔ)器器件；傳播的信號(hào)的電的，光的，聲音的或其他的形式(例如，載波、紅外信號(hào)、數(shù)字信號(hào)等等)；等等。
在以上的技術(shù)說(shuō)明中，本發(fā)明是參照特定的示例性實(shí)施例描述的。然而，將會(huì)看到，在不背離所附權(quán)利要求中闡述的、本發(fā)明的更廣泛的精神和范圍的前提下，可以作出各種修正和改變。因此，說(shuō)明書(shū)和附圖被看作為說(shuō)明性的，而不是限制性的。
權(quán)利要求
1.一種設(shè)備，包括(a)多個(gè)貯存單元，被耦合在第一位線(xiàn)與第二位線(xiàn)之間；(b)第一晶體管，預(yù)先充電所述第一位線(xiàn)以及為由任何的所述多個(gè)貯存單元從第一位線(xiàn)抽取的一個(gè)或多個(gè)泄漏電流提供第一補(bǔ)充電流；以及(c)第二晶體管，預(yù)先充電所述第二位線(xiàn)以及為由任何的所述多個(gè)貯存單元從第二位線(xiàn)抽取的一個(gè)或多個(gè)泄漏電流提供第二補(bǔ)充電流。
2.權(quán)利要求1的設(shè)備，還包括被耦合到所述第一和第二位線(xiàn)的均衡線(xiàn)，其中在所述均衡線(xiàn)上的第一電壓使得所述第一和第二位線(xiàn)達(dá)到相同的電壓，以及在所述均衡線(xiàn)上的第二電壓使所述第一和第二位線(xiàn)保持不同的電壓。
3.權(quán)利要求2的設(shè)備，其中所述均衡線(xiàn)通過(guò)第三晶體管被耦合到所述第一和第二位線(xiàn)，所述第三晶體管具有被耦合到一條所述位線(xiàn)的漏極，被耦合到另一條所述位線(xiàn)的源極，被耦合到所述均衡線(xiàn)的柵極。
4.權(quán)利要求3的設(shè)備，還包括第四晶體管，為所述第一位線(xiàn)的所述預(yù)先充電提供電流，所述第四晶體管被耦合到所述第一位線(xiàn)和所述均衡線(xiàn)，所述設(shè)備還包括第五晶體管，為所述第二位線(xiàn)的所述預(yù)先充電提供電流，所述第五晶體管被耦合到所述第二位線(xiàn)和所述均衡線(xiàn)。
5.權(quán)利要求1的設(shè)備，其中所述設(shè)備相應(yīng)于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元。
6.權(quán)利要求1的設(shè)備，還包括傳感線(xiàn)，所述傳感線(xiàn)被耦合到所述第一和第二晶體管，其中在所述傳感線(xiàn)上的第一電壓造成所述第一和第二位線(xiàn)的所述預(yù)先充電，以及在所述傳感線(xiàn)上的第二電壓使得所述第一和第二補(bǔ)充電流在所述貯存單元被讀出時(shí)被保持。
7.權(quán)利要求6的設(shè)備，其中所述傳感線(xiàn)通過(guò)第三晶體管被耦合到所述第一晶體管，以及通過(guò)第四晶體管被耦合到所述第二晶體管，所述第三晶體管具有被耦合到所述第一位線(xiàn)的第一節(jié)點(diǎn)和被耦合到所述第一晶體管的柵極的第二節(jié)點(diǎn)，所述第三晶體管具有被耦合到所述傳感線(xiàn)的柵極，所述第四晶體管具有被耦合到所述第二位線(xiàn)的第一節(jié)點(diǎn)和被耦合到所述第二晶體管的柵極的第二節(jié)點(diǎn)，所述第四晶體管具有被耦合到所述傳感線(xiàn)的柵極。
8.權(quán)利要求1的設(shè)備，還包括第一電容器，保持用于所述第一晶體管的柵極電壓，以使得所述第一補(bǔ)充電流在所述貯存單元讀出時(shí)被保持。
9.權(quán)利要求8的設(shè)備，還包括第二電容器，保持用于所述第二晶體管的柵極電壓，以使得所述第二補(bǔ)充電流在所述貯存單元讀出時(shí)被保持。
10.一種方法，包括(a)用由第一晶體管提供的電流預(yù)先充電第一位線(xiàn)；(b)用由第二晶體管提供的電流預(yù)先充電第二位線(xiàn)；(c)從所述第一晶體管抽取第一泄漏補(bǔ)充電流，以補(bǔ)充由被耦合到所述第一位線(xiàn)的一個(gè)或多個(gè)貯存單元從所述第一位線(xiàn)抽取的一個(gè)或多個(gè)泄漏電流；(d)從所述第二晶體管抽取第二泄漏補(bǔ)充電流，以補(bǔ)充由被耦合到所述第二位線(xiàn)的一個(gè)或多個(gè)貯存單元從所述第二位線(xiàn)抽取的一個(gè)或多個(gè)泄漏電流；以及(e)在所述貯存單元讀出期間，保持所述第一和第二泄漏補(bǔ)充電流。
11.權(quán)利要求10的方法，其中所述預(yù)先充電第一位線(xiàn)和所述預(yù)先充電第二位線(xiàn)同時(shí)發(fā)生。
12.權(quán)利要求10的方法，其中所述抽取第一泄漏補(bǔ)充電流和所述抽取第二泄漏補(bǔ)充電流同時(shí)發(fā)生。
13.權(quán)利要求12的方法，其中所述預(yù)先充電第一位線(xiàn)和所述預(yù)先充電第二位線(xiàn)同時(shí)發(fā)生。
14.權(quán)利要求10的方法，還包括在所述預(yù)先充電所述第一和第二位線(xiàn)后均衡所述第一和第二位線(xiàn)，所述均衡在所述讀出之前發(fā)生。
15.權(quán)利要求10的方法，其中所述保持還包括用第一電容器保持在所述第一晶體管上的第一柵極電壓，以及用第二電容器保持在所述第二晶體管上的第二柵極電壓。
16.一種設(shè)備，包括被耦合到處理器的存儲(chǔ)器，所述存儲(chǔ)器還包括(a)多個(gè)貯存單元，被耦合在第一位線(xiàn)與第二位線(xiàn)之間；(b)第一晶體管，預(yù)先充電所述第一位線(xiàn)以及為由任何的所述多個(gè)貯存單元從第一位線(xiàn)抽取的一個(gè)或多個(gè)泄漏電流提供第一補(bǔ)充電流；以及(c)第二晶體管，預(yù)先充電所述第二位線(xiàn)以及為由任何的所述多個(gè)貯存單元從第二位線(xiàn)抽取的一個(gè)或多個(gè)泄漏電流提供第二補(bǔ)充電流。
17.權(quán)利要求16的設(shè)備，其中所述處理器是通用處理器。
18.權(quán)利要求16的設(shè)備，其中所述處理器是數(shù)字信號(hào)處理器。
19.權(quán)利要求16的設(shè)備，還包括被耦合到所述存儲(chǔ)器的總線(xiàn)。
全文摘要
描述了一種具有被耦合在第一位線(xiàn)與第二位線(xiàn)之間的多個(gè)貯存單元的設(shè)備。設(shè)備還具有第一晶體管，它預(yù)先充電第一位線(xiàn)以及為由任何的多個(gè)貯存單元從第一位線(xiàn)抽取的一個(gè)或多個(gè)泄漏電流提供第一補(bǔ)充電流。設(shè)備還具有第二晶體管，它預(yù)先充電第二位線(xiàn)以及為由任何的多個(gè)貯存單元從第二位線(xiàn)抽取的一個(gè)或多個(gè)泄漏電流提供第二補(bǔ)充電流。
文檔編號(hào)G11C7/00GK1555558SQ02810705
公開(kāi)日2004年12月15日 申請(qǐng)日期2002年2月11日 優(yōu)先權(quán)日2001年3月30日
發(fā)明者Y·葉, D·索馬塞克哈, V·德, F·哈姆昭格盧, Y 葉, 氛迅衤, 砣 斯 申請(qǐng)人:英特爾公司