專利名稱：用于具有鄰近位預先充電的閃速eprom陣列的虛擬接地讀取的源極側(cè)感測結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大致系有關(guān)于內(nèi)存系統(tǒng)，且尤甚者系有關(guān)于虛擬接地閃速EPROM內(nèi)存陣列系統(tǒng)和方法，本發(fā)明可以消除存儲單元(cell)在電流讀取操作期間共享充電電流會泄漏至鄰近位的效應及其瞬時感測電流的損失，因此可明顯改善其信號幅度。
背景技術(shù)：
閃速及其它形式的電子內(nèi)存裝置是由數(shù)以千計或數(shù)以百萬計的存儲單元所構(gòu)成的，其適用于提供資料的儲存和擷取。典型簡稱為位的存儲單元可儲存訊息的單一個二進制部分，其通常為具有兩種可能狀態(tài)的其中一種。通常將存儲單元群組成多存儲單元單元，如包含有8個存儲單元的字節(jié)，而字則具有16個或更多個存儲單元，其通常是8的倍數(shù)。在此種內(nèi)存裝置結(jié)構(gòu)內(nèi)數(shù)據(jù)的儲存是藉由將數(shù)據(jù)寫入存儲單元的特殊集合內(nèi)而執(zhí)行，此通常稱為規(guī)劃(programming)此存儲單元。從存儲單元取得數(shù)據(jù)則是以讀取操作完成的。除了規(guī)劃和讀取操作，可刪除在內(nèi)存裝置內(nèi)的一群存儲單元，其中此群組內(nèi)各存儲單元均已規(guī)劃成已知的狀態(tài)。
將各存儲單元分別組織成如字節(jié)或字等的可尋址單元或群組，可藉由地址譯碼電路而存取的以便進行讀取、規(guī)劃、或刪除操作，因此可對在特定字節(jié)或字內(nèi)的單元進行這些操作。各存儲單元通常是由適用于儲存少量數(shù)據(jù)的半導體結(jié)構(gòu)組成。舉例而言，許多傳統(tǒng)的存儲單元包含有金屬氧化物半導體(MOS)裝置，如晶體管，在此可保存訊息的一個二進制部分。內(nèi)存裝置包含有適當?shù)淖g碼和群組選擇電路以便為這些字節(jié)或字尋址，以及一些電路以便提供電壓給需要操作的存儲單元以便達到所需操作。
刪除、規(guī)劃和讀取操作通常是藉由提供適當?shù)碾妷航o存儲單元MOS裝置的特定端頭而執(zhí)行。在刪除或規(guī)劃操作中所提供的電壓系用于導致電荷儲存在存儲單元中。在讀取操作中，系提供適當?shù)碾妷阂员銓е码娏髟诖鎯卧獌?nèi)流動，在此電流量系用于顯示存儲單元內(nèi)所儲存數(shù)據(jù)的值。內(nèi)存裝置包含有適當?shù)碾娐芬员愀袦y所產(chǎn)生的存儲單元電流故可決定儲存于其中的數(shù)據(jù)，然后將其提供給裝置的數(shù)據(jù)總線端子使得在使用此記體裝置的系統(tǒng)內(nèi)的其它裝置可予存取。
閃存為電子內(nèi)存媒體的其中一種型式，其不需要電源即可重復寫入和保存其內(nèi)容。閃存裝置通常具有從100K至1MEG寫入周次的壽命。不像動態(tài)隨機存取內(nèi)存(DRAM)和靜態(tài)隨機存取內(nèi)存(SRAM)的內(nèi)存芯片，其可刪除單一個字節(jié)，閃存通常是以固定的多位區(qū)塊或扇區(qū)為單位進行刪除和寫入。傳統(tǒng)的閃存是以存儲單元結(jié)構(gòu)建構(gòu)，其中訊息的單一位系儲存在一個閃速存儲單元內(nèi)。在此種單一位內(nèi)存結(jié)構(gòu)中，每一個存儲單元包含有一個MOS晶體管結(jié)構(gòu)，此晶體管具有源極、漏極和在基體或P-井內(nèi)的信道，以及覆蓋在此信道上的疊層柵極結(jié)構(gòu)。此疊層柵極更包含有形成于P-井表面上的薄柵極電介質(zhì)層(有時候稱為隧道氧化層)。疊層柵極也包括覆蓋在隧道氧化層上的多晶硅浮動柵極，和覆蓋在浮動柵極上的層間電介質(zhì)層。層間電介質(zhì)層通常為具有以兩個氧化物層中間夾有一個氮化物層的氧化物-氮化物-氧化物(ONO)層的多層絕緣體。最后，在層間電介質(zhì)層上覆蓋一層的多晶硅控制柵極。
第1圖系顯示典型的或非門(NOR)結(jié)構(gòu)100，其中控制柵極110是連接至關(guān)聯(lián)于一列此等存儲單元120的字線(例如WL0至WL3)以形成此等存儲單元的各扇區(qū)。除此之外，存儲單元的漏極區(qū)130是藉由將具導電性的位((例如，BL0至BL3)連接在一起而形成。存儲單元的信道依據(jù)在信道的疊層柵極結(jié)構(gòu)中所形成的電場而在源極140和漏極130間傳導電流。在NOR結(jié)構(gòu)中，同一行中的晶體管120的各漏極接頭130均連接至相同的位線。除此之外，使與所給定位線相關(guān)的各閃速存儲單元120的疊層柵極端頭110耦接至不同的字線(例如，WL1至WL4)，同時使陣列中所有閃速存儲單元的源極接頭140耦接至共同的源極接頭(CS)。在操作時，各閃速存儲單元120系經(jīng)由個別的位線和字線而利用周邊的譯碼器和控制電路進行規(guī)劃(寫入)、讀取或刪除操作的尋址。
此種單位元疊層柵極閃速存儲單元的規(guī)劃，舉例而言是利用提供相當高的電壓給控制柵極且將源極接地和使漏極位于較源極高的特定電平(level)而執(zhí)行?？缬谒淼姥趸锂a(chǎn)生的高電場會導致所謂的FowlerNordheim穿隧現(xiàn)象。在進行此種處理期間，在核心存儲單元的信道區(qū)域內(nèi)的電子會穿透柵極氧化物進入浮動柵極且在浮動柵極內(nèi)因為浮動柵極是由層間電介質(zhì)和隧道氧化物所圍繞而被捕獲。因為這些捕獲電子，所以存儲單元的門限電壓增加。存儲單元門限電壓會因為捕獲電子產(chǎn)生變動(且因此會影響信道導電性)而導致存儲單元進行規(guī)劃。
為了刪除典型的單位元疊層柵極閃速存儲單元，故需要提供相當高的電壓給源極，且需將控制柵極固定在負電位，同時允許漏極浮動。在這些條件下，會在位于浮動柵極和源極間的隧道氧化物上形成非常高的電場。浮動柵極中所捕獲的電子會流向且聚集在浮動柵極與源極重疊的部分且從浮動柵極流出而經(jīng)由通過隧道氧化物的FowlerNordheim穿隧進入源極區(qū)。一旦從浮動柵極將電子移出，則可刪除此存儲單元。
有關(guān)讀取操作，則在存儲單元晶體管的漏極和源極間提供特定的偏壓。存儲單元的漏極為位線，其連接至在同一字節(jié)或字群組內(nèi)的其它存儲單元的漏極。在傳統(tǒng)疊層柵極存儲單元的漏極上于讀取操作時所提供的電壓一般是在1.0至1.5伏特。然后提供電壓給存儲單元的晶體管柵極(例如，字線)以便導致電流從漏極流到源極。讀取操作時所提供的柵極電壓通常是在已規(guī)劃門限電壓(VT)和未規(guī)劃門限電壓之間電平。藉由量測所產(chǎn)生的電流可決定儲存在存儲單元內(nèi)的數(shù)據(jù)值。
除了NOR結(jié)構(gòu)外，一些先前技藝的閃存也使用如第2圖所顯示的″虛擬接地″結(jié)構(gòu)。典型的虛擬接地結(jié)構(gòu)200包含有閃速存儲單元210的列240和閃速存儲單元對(210&230)的行(260、270、280、290)，其中列的疊層柵極端頭215耦接至相關(guān)的字線(例如，WL0至WLn)240，而一個晶體管230的漏極235則耦接至相關(guān)的位線(例如，BL0至BLm)且將鄰近晶體管210的源極220耦接至相同的的位線270。除此之外，與字線240相關(guān)的閃速存儲單元(例如，210&230)的每一列是藉由將存儲單元210的源極220耦接至鄰近存儲單元230的漏極235而串聯(lián)連接，其中在同一行內(nèi)的各晶體管的漏極端是連接到相同的位線。
經(jīng)由字線和束縛該相關(guān)存儲單元的一對位線可選擇個別的閃速存儲單元。舉例而言，在讀取閃速存儲單元210時，當提供正電壓給耦接至閃速存儲單元210的漏極的位線(BL0)260時可建立傳導路徑，而耦接至位線(BL1)270的源極則可選擇性耦接至接地端(Vss)。因此，虛擬接地的形成是藉由將與需要規(guī)劃或讀取的閃速存儲單元的源極端相關(guān)的位線選擇性切換至接地而達成。
第3圖系顯示NOR結(jié)構(gòu)，在此典型的先前技藝中，其虛擬接地的閃存陣列扇區(qū)300包含有用于選擇一個或多個字線325的列譯碼邏輯電路320，和用于選擇一個或多個位線335的行譯碼邏輯電路330。舉例而言，閃速存儲單元310的陣列扇區(qū)包含有512列和64行的存儲單元，其分別與512條字線和64條位線相關(guān)。
如第4圖中所顯示，傳統(tǒng)先前技藝中的全陣列350可能包含有16個此種扇區(qū)(360和370)，其具有相關(guān)的字線和位線譯碼邏輯。
典型的先前技藝閃存電路結(jié)構(gòu)系顯示在第5圖中。先前技藝的虛擬接地閃存電路400，包含有用于選擇一個或多個字線435的列譯碼邏輯電路420，和用于選擇一個或多個位線445的行譯碼邏輯電路450。閃速存儲單元440的陣列也包含有一個或多個扇區(qū)(例如，512列和64行)的存儲單元，其與等數(shù)目的字線和位線相關(guān)。另一方面，在行譯碼邏輯電路的某些虛擬接地結(jié)構(gòu)應用中的位線是成對地譯碼以便同時選擇兩個或多個位線(例如，圍住將讀取存儲單元的位線)。
除此之外，可使用各種用于感測存儲單元的邏輯狀態(tài)的方法。在此將討論其中兩種方法，分別是漏極側(cè)感測結(jié)構(gòu)，和源極側(cè)感測結(jié)構(gòu)。簡單的說，這兩種感測結(jié)構(gòu)的不同在于其相關(guān)位線感測電路所在位置是在存儲單元的那一側(cè)。舉例而言，在漏極側(cè)感測結(jié)構(gòu)中，感測電路是耦接至與將感測存儲單元的漏極端頭相關(guān)的位線，而在源極側(cè)感測結(jié)構(gòu)中，感測電路是耦接至與將感測存儲單元的源極端頭相關(guān)的位線。舉例而言，不管是漏極側(cè)感測結(jié)構(gòu)或源極側(cè)感測結(jié)構(gòu)均在相關(guān)位線上使用串聯(lián)電流、電流映像、或任何其它型式的感測結(jié)構(gòu)。將先討論漏極側(cè)的感測。
第5圖，舉例而言，包含有漏極側(cè)感測電路以便讀取先前技藝的虛擬接地電路400的閃速存儲單元，其具有將陣列的一個或多個扇區(qū)的所有位線預先充電至具有相同正電壓VD(例如，大約1.2伏特)445的總體預先充電電路460，電路400可用于感測經(jīng)由級聯(lián)的電流至電壓前置放大器電路470的閃速存儲單元電流。級聯(lián)的前置放大器電路470提供由VCC415所產(chǎn)生的正電壓VD給在陣列440內(nèi)所選擇閃速存儲單元的漏極側(cè)的位線，而所選擇存儲單元的源極側(cè)則經(jīng)由虛擬接地切換電路490透過另一個位線耦接至接地端480以便產(chǎn)生核心存儲單元感測電流ICORE475。級聯(lián)的前置放大器470將核心存儲單元感測電流ICORE475轉(zhuǎn)換至用于感測放大器476的核心存儲單元感測電壓VCORE477。級聯(lián)的前置放大器470也產(chǎn)生參考電流IREF且將其轉(zhuǎn)換成參考電壓VREF478，其在感測大器476中與VCORE477相比較。
在讀取期間，與閃速存儲單元感測電流ICORE475相關(guān)的感測電壓VCORE477將在感測放大器476中與參考電壓VREF478相比較以便產(chǎn)生核心存儲單元確認指示479，其顯示正確的閃速存儲單元邏輯狀態(tài)是儲存在預期位置。
第6圖系顯示方法500和用于讀取在第5圖所顯示先前技藝虛擬接地電路中的傳統(tǒng)選擇的閃速存儲單元的四個基本步驟(510、520、530、540)。首先，在從時間t0開始的步驟510中，如同用于感測閃速存儲單元電流，其事先將所有位線(BL0至BLM)預先充電至相同的正電壓VD(例如，大約1.2伏特)。假設在時間t1的步驟520時所有位線均已預先充電至正電壓VD。然后在時間t1的步驟520時將總體預充電電路與電壓VD所有位線斷開，且允許這些位線浮動而不需提供任何電壓。在時間t2的步驟530，藉由在存儲單元漏極側(cè)的位線BLX536和在存儲單元源極側(cè)的鄰近位線BLX+1545，以及耦接至將感測存儲單元535的柵極的字線WLx，在使所有其它位線持續(xù)浮動的同時選擇核心存儲單元535。在此步驟期間位線BLX+1545也選擇性耦接至接地547作為虛擬接地。在時間t3的步驟540，閃速存儲單元535感測操作548開始在WLx提供字線電壓、在BLX536提供位線電壓VD給所選擇閃速存儲單元535的漏極，和提供接地547給所選擇核心存儲單元535的源極545。
因此，可藉由字線和一對圍繞相關(guān)存儲單元的位線而選擇各閃速存儲單元。舉例而言，在讀取第6圖的扇區(qū)的閃速存儲單元時，當將正電壓VD提供給耦接至閃速存儲單元的漏極位線(例如，BLX)536的其中的一、提供所耦接至選擇性耦接至接地(Vss)547的鄰近位線(例如，BLX+1)545的閃速存儲單元的源極和提供適當?shù)淖志€(例如，WLx)電壓給所選擇存儲單元的柵極時可建立傳導路徑。
藉由在所選擇核心存儲單元中形成的電流，在級聯(lián)的電流至電壓前置放大器電路內(nèi)將核心存儲單元感測電流548和傳送到感測放大器(例如，第5圖的476)的參考存儲單元電壓VREF轉(zhuǎn)換成核心感測電壓VCORE以便產(chǎn)生正確閃速核心存儲單元邏輯狀態(tài)的核心存儲單元確認指示(例如，第5圖的479)。
從第7圖中先前技藝的整體位線電壓與時間關(guān)系圖550和第8圖中先前技藝的核心存儲單元感測電流與時間關(guān)系圖570可看出傳統(tǒng)方法的缺點。當所有位線的整體預先充電于第7圖所示的時間t0555時開始，所有位線上的電壓會沿著線段560快速充電至所提供的正電壓VD(例如，大約1.2伏特)562。將所有位線上的電壓短暫地固定在VD直到時間t1557，在此時間點使VD與所有位線斷接。在預先充電時間t0555之后，和在核心存儲單元選擇時間t2557之前，允許一個或多個扇區(qū)的整體施加到所有位線的電壓VD浮動，且因此會因為耦接至所選擇字線的存儲單元的漏電流而沿著列舉曲線扇區(qū)563放電至低電壓。在VD斷接之后在位線上能夠維持正電壓VD的時間量為在字線上所有存儲單元的組合分布電容和沿著各位線的所有個別存儲單元的總漏電流的RC函數(shù)。此存儲單元漏電流的來源為所有相關(guān)存儲單元間共享分享電荷(簡稱為電荷分享)和半導體結(jié)構(gòu)的材料特性的結(jié)果。
同時，因為所有與字線相關(guān)的存儲單元均令其漏極和源極串聯(lián)耦接，所以這些存儲單元均具有經(jīng)過所感測存儲單元的漏極側(cè)的共享漏電流路徑。假如選擇一個存儲單元，舉例而言，在字線尾端的存儲單元，則在將感測其電流的存儲單元的漏極側(cè)可以看到64個存儲單元共享漏電流。
在時間t2557，選擇圍繞所感測存儲單元的位線及其相關(guān)的字線。一但選擇，則利用級聯(lián)電路感測閃速核心存儲單元電流ICORE且顯示第8圖的存儲單元在線段580的感測電流與時間關(guān)系圖。可是，也將核心單元電流加至由所有耦接在已選擇字線的存儲單元上所展現(xiàn)的總漏電流。在范例570中，總感測電流ILEAKAGE+ICORE(580)應該大于低核心存儲單元電流ICORE，此應該讀做邏輯″1″。藉由將一般的存儲單元感測電流，舉例而言設定為大約100uA(590)，以便感測邏輯″0″狀態(tài)，則傳統(tǒng)的級聯(lián)和感測放大電路會因為混合核心存儲單元電流和漏電流的結(jié)果所以在步驟585的時間t3558代以錯誤地顯示邏輯″0″狀態(tài)。
再次參考第7圖，位線電壓持續(xù)放電且沿著線段563下降直到在時間t3558時感測到所選擇存儲單元的感測電流。在與此存儲單元的感測電流590相關(guān)的感測電壓568，和在線段563的點565，會在所感測存儲單元的漏極和與該鄰近漏極側(cè)的存儲單元的漏極間形成電壓降。在存儲單元間所感測的電壓降會增加這些存儲單元中的漏電流，并增加感測電流讀取的結(jié)果錯誤(讀取信號的幅度)。
除此之外，在存儲單元間因為釋放整體提供給位線的電壓而感測的電壓降具有如曲線550和570所顯示的動態(tài)或可變特性。漏電流的此種動態(tài)特性使得存儲單元感測電流讀取操作不一致，且降低讀取信號的幅度。此種感測電流的變動降低其在讀取模式電路上分辨存儲單元是否已正確規(guī)劃的能力。
雖然在此已經(jīng)討論漏極側(cè)感測結(jié)構(gòu)，但應該可了解源極側(cè)感測結(jié)構(gòu)也受限于泄漏至鄰近存儲單元的漏電流，且因此在讀取操作時在許多方面會發(fā)生相同錯誤。漏極側(cè)感測具有直接提供給與所感測存儲單元鄰近的存儲單元的預先充電電壓，其會變成浮動或放電成另一個電平，因而導致不同的電壓和現(xiàn)成的漏電流路徑。源極側(cè)感測也具有存儲單元，其與在某些電壓下會浮動的感測存儲單元鄰近，這些電壓系因為其前一次所執(zhí)行的存儲體操作(例如，讀取、刪除、規(guī)劃)而保留在此存儲單元上。因此，不管是任何一種感測方式，跨經(jīng)在讀取存儲單元的感測側(cè)和鄰近存儲單元上的電壓降意味著有一用于漏電流的路徑和讀取感測錯誤。
因此，有必要具有一穩(wěn)定的裝置可以在存儲單元電流讀取操作期間，消除泄漏至鄰近位的充電共享漏電流效應和在瞬時感測電流上的損失，因此可以明顯改善在虛擬接地閃速EPROM內(nèi)存陣列系統(tǒng)中的信號幅度。

發(fā)明內(nèi)容
下文中將描述本發(fā)明的簡要摘要以便提出本發(fā)明某些概念的基本了解。此摘要并不是本發(fā)明的廣泛概論。所以并不期望可以確認本發(fā)明的主要或關(guān)鍵組件，也不希望能夠描述本發(fā)明的范圍。其主要目的為能夠以簡單的形式描述本發(fā)明的某些概念以作為稍后將提出的更詳細說明的序文。
本發(fā)明系有關(guān)于一個系統(tǒng)和方法，其可以在存儲單元電流讀取操作期間消除泄漏至鄰近閃速存儲單元的充電共享漏電流效應和在感測電流上的損失，因此可以明顯降低在虛擬接地閃存陣列系統(tǒng)中的讀取錯誤。
本發(fā)明提供位線預先充電和保持電路，以及選擇位線譯碼電路和方法論的組合，藉此在內(nèi)存讀取操作期間可將預先充電電壓提供給與感測存儲單元鄰近的特定位線，其中提供預先充電電壓Vss(例如，大約0伏特或接地)給位于與所感測存儲單元源極測鄰近的存儲單元源極端(源極側(cè)位線)的位線會降低或抵消傳統(tǒng)上與鄰近存儲單元相關(guān)的漏電流。
在存儲單元內(nèi)的漏電流得變動通常會反映在存儲單元感測放大器電路感測電流輸出的讀取，該電路會導致存儲單元邏輯狀態(tài)的錯誤顯示。這些讀取錯誤系簡稱為″讀取幅度″。藉由提供與提供給所感測存儲單元源極位線的電壓實質(zhì)相同的電壓給鄰近存儲單元的源極位線，可明顯免除跨經(jīng)鄰近存儲單元間的電壓降且因此可避免在讀取感測電流輸出時的變動。此電流輸出系提供給源極側(cè)電路，該源極側(cè)感測電路產(chǎn)生通過感測放大器感測以便產(chǎn)生存儲單元邏輯狀態(tài)指示的相關(guān)讀取感測電壓。因為由鄰近存儲單元的漏電流所引起的電流變動已消除，所以可確保更一致性的存儲單元讀取。這些特性是由本發(fā)明的源極側(cè)感測結(jié)構(gòu)而提供的。
本發(fā)明的感測結(jié)構(gòu)的特征為有較少的位線需要預先充電(例如，僅兩條位線需要預先充電)，此乃不同于藉由傳統(tǒng)感測結(jié)構(gòu)扇區(qū)的所有位線或整個陣列的所有位線均需要充電。
本發(fā)明的感測結(jié)構(gòu)的另一個特征為可獲得比傳統(tǒng)結(jié)構(gòu)更穩(wěn)定的輸出顯示，其是藉由消除因為在鄰近存儲單元間的漏電流和在所產(chǎn)生存儲單元感測電流中的變動而引起的動態(tài)特性，所以可改善讀取信號的幅度。這特性在多位內(nèi)存裝置中是特別有用的，在此需要較高的信號幅度以便區(qū)別各位間的門限分布區(qū)。
本發(fā)明的感測結(jié)構(gòu)的再一個特征為因為消除鄰近存儲單元的漏電流，所以可以減少制造時須將加以考量的漏電流。
與傳統(tǒng)感測結(jié)構(gòu)相比，本發(fā)明的優(yōu)點為免除位線和陣列存儲單元的動態(tài)充電特性。除此之外，本發(fā)明也消除存儲單元電流讀取因為在存儲單元感測或預先充電電壓斷接之后由于讀取時序所引起的變動。因此，讀取時序?qū)⒉粫绊懻嬲淖x取。
因此，提出用于為虛擬接地閃存操作產(chǎn)生閃速存儲單元邏輯狀態(tài)顯示的內(nèi)存系統(tǒng)，其很明顯地不受鄰近存儲單元的充電共同漏電流影響。
本發(fā)明的概念可應用在包含有虛擬接地存儲單元結(jié)構(gòu)的裝置中，在此內(nèi)存漏電流可能非常高，且此多位內(nèi)存相關(guān)裝置系使用較高的信號幅度。
為了達到前述的及相關(guān)的目的，本發(fā)明包含有下文中詳細說明及在申請專利范圍中特別指出的各特征。下列說明及所附加的圖式詳細提出本發(fā)明的某些特定實施例?？墒?，這些實施例僅是用于說明可應用本發(fā)明原則的一些方法。本發(fā)明的其它的目的、優(yōu)點和新穎特征將因為下列參考伴隨圖式而對本發(fā)明進行的詳細說明而變得更加顯而易見。


第1圖系顯示傳統(tǒng)NOR閃存結(jié)構(gòu)的概略圖；第2圖系顯示傳統(tǒng)虛擬接地閃速EPROM內(nèi)存陣列的概略圖；第3圖系顯示先前技藝中具有字線和位線譯碼電路的存儲單元的虛擬接地陣列的簡化概略圖；第4圖系顯示形成較大內(nèi)存陣列的數(shù)個內(nèi)存扇區(qū)的結(jié)構(gòu)方塊圖；第5圖系顯示用于指示在虛擬接地陣列內(nèi)存儲單元的狀態(tài)的傳統(tǒng)結(jié)構(gòu)的系統(tǒng)電平功能區(qū)塊圖；第6圖系顯示傳統(tǒng)結(jié)構(gòu)用于在虛擬接地陣列中讀取存儲單元狀態(tài)的四個范例步驟；第7圖系顯示整體位線電壓對時間的波形圖，其顯示在傳統(tǒng)存儲單元感測結(jié)構(gòu)的四個范圍步驟中其位線電壓的變化；第8圖系顯示存儲單元感測電流強度對時間的波形圖，其顯示傳統(tǒng)存儲單元感測結(jié)構(gòu)的四個范圍步驟中其存儲單元感測電流和漏電流的變化；第9圖系顯示用于具有鄰近位預先充電的源極側(cè)感測結(jié)構(gòu)的范圍系統(tǒng)的系統(tǒng)電平功能區(qū)塊圖，其可用于實現(xiàn)本發(fā)明的各種概念；第10圖系顯示依據(jù)本發(fā)明概念的第9圖的源極側(cè)感測電路范例的簡化概略圖；第11圖系顯示依據(jù)本發(fā)明概念的范例虛擬陣列部分，其具有感測存儲單元和鄰近存儲單元、位線預先充電和保持電路、級聯(lián)前置放大器、虛擬接地選擇電路、和源極側(cè)感測電路的簡化概略圖；和第12圖系顯示依據(jù)本發(fā)明概念用于感測虛擬接地閃速EPROM存儲單元狀態(tài)的范例方法的流程圖。
具體實施例方式
現(xiàn)將參考圖式說明本發(fā)明，其中相同的參考數(shù)字在全文中系標示相同的組件。本發(fā)明系有關(guān)于虛擬接地閃速EPROM陣列電路和用于為虛擬接地閃存操作產(chǎn)生閃速存儲單元的邏輯狀態(tài)顯示的方法。此系統(tǒng)包含有位線預先充電和保持電路，其可供應預先充電電壓Vss(例如，大約0伏特或接地)給鄰近感測存儲單元的存儲單元的源極位線，其中所提供的電壓很明顯地與提供給感測存儲單元的源極位線的電壓相同(例如，大約0伏特或接地)。此系統(tǒng)更包含有選擇位線譯碼電路，其在內(nèi)存讀取操作期間可選擇將感測的存儲單元的位線和鄰近存儲單元的位線，其中提供實質(zhì)相同電壓給鄰近感測存儲單元的存儲單元的位線，該位線譯碼電路會降地或抵銷習知的與鄰近存儲單元相關(guān)的漏電流。此系統(tǒng)也包含有核心存儲單元感測電路，其可產(chǎn)生來自存儲單元的核心存儲單元感測電流，和產(chǎn)生閃速存儲單元邏輯狀態(tài)的指示，其很明顯地與鄰近存儲單元的充電共享漏電流無關(guān)。
再次參考上列圖標，第9圖系顯示用于具有鄰近位預先充電的源極側(cè)感測結(jié)構(gòu)的范例系統(tǒng)600的系統(tǒng)電平功能區(qū)塊圖，其可實現(xiàn)本發(fā)明的各種概念。
范例閃存感測電路結(jié)構(gòu)600包含有用于選擇一個或多個字線635的列譯碼邏輯電路620，耦接至在陣列640內(nèi)的存儲單元漏極端的用于選擇一個或多個位線645的漏極行譯碼邏輯電路650，和耦接至在陣列640內(nèi)的存儲單元源極端的用于選擇一個或多個位線647的可選擇源極行譯碼邏輯電路652。閃速存儲單元640的陣列也包含有存儲單元的一個或多個扇區(qū)(例如，512列和64行)，其與字線和位線的相等數(shù)目有關(guān)。
用于讀取虛擬接地電路600的閃速存儲單元的電路包含有預先充電和保持電路660，其僅以預先充電電壓Vss(例如，大約0伏特或接地)680預先充電陣列的一個或多個扇區(qū)已選擇位線，此電壓Vss680與經(jīng)由虛擬接地電路690所提供的電壓實際上相同。級聯(lián)前置放大器電路670經(jīng)由漏極行譯碼電路650提供由VCC615產(chǎn)生的正電壓VD(例如，大約1.2伏特)645給在陣列640內(nèi)已選擇閃速存儲單元漏極側(cè)的位線。已選擇存儲單元的源極側(cè)是經(jīng)由選擇用源極行譯碼電路652透過鄰近的源極側(cè)位線而耦接至接地680以便經(jīng)由虛擬接地切換電路690產(chǎn)生核心存儲單元感測電流ICORE675。源極側(cè)感測電路695感測閃速存儲單元電流以便產(chǎn)生正確閃速存儲單元邏輯狀態(tài)的相關(guān)核心存儲單元感測指示679。
第10圖系顯示與本發(fā)明概念有關(guān)的范例源極側(cè)感測電路(例如，第9圖的695)的簡單概略圖700。源極側(cè)感測電路700感測閃速存儲單元電流，且利用電流至電壓轉(zhuǎn)換器730將此核心存儲單元感測電流ICORE710轉(zhuǎn)換成核心存儲單元感測電壓VCORE750。在源極側(cè)感測電路700內(nèi)的另一個電流至電壓轉(zhuǎn)換器740也產(chǎn)生參考電流IREF720且將其轉(zhuǎn)換成參考電壓VREF760，其在感測放大器770中將其與VCORE750相比較。同時在源極側(cè)感測電路700內(nèi)的級聯(lián)前置放大器電路705中將此二個電流至電壓轉(zhuǎn)換器730和740組合在一起。
于讀取期間，在感測放大器770中將與閃速存儲單元感測電流ICORE710相關(guān)的感測電壓VCORE750和參考電壓VREF760相比較，以便產(chǎn)生正確閃速存儲單元邏輯狀態(tài)的核心存儲單元指示780。
為了可以對本發(fā)明的操作進行更佳的分析，在第11圖中提出具有依據(jù)本發(fā)明概念的感測存儲單元866和鄰近存儲單元856、位線預先充電和保持電路855、源極側(cè)感測電路890、級聯(lián)前置放大器875、虛擬接地選擇電路865、和接地869的范例虛擬接地陣列部分800的簡化概略圖?？山逵陕O或源極行譯碼電路(未顯示)選擇范例位線組件BL1850至BL4880和范例字線組件WLn810，以便選擇一個或多個存儲單元846、856、866、876。
在此電路800中，依據(jù)本發(fā)明，首先藉由選擇圍繞此存儲單元的漏極和源極端的兩條位線和耦接至此存儲單元柵極端的字線而選擇將感測存儲單元866。詳言的，存儲單元866是藉由源極位線BL2860和漏極字線BL3870以及耦接至其柵極端的字線WLn810而選擇。鄰近感測存儲單元866的源極端(源極側(cè))的鄰近位存儲單元856也具有源極側(cè)位線BL1850，而該源極側(cè)位線BL2850伴隨著源極側(cè)位線BL2860，可藉由選擇性將預先充電電壓Vss(例如，大約0伏特或接地)耦接至位線850和860而將其預先充電至實質(zhì)的相同電壓。
級聯(lián)前置放大器875接收所提供的VCC電源供應電壓(例如，大約2.6至3.6伏特)，且依據(jù)本發(fā)明的基本概念將此電壓轉(zhuǎn)換成提供給位線870的VCC的模擬導出電壓作為VD(例如，大約1.2伏特)。
虛擬接地是利用虛擬接地選擇電路865和接地869而提供給所選擇存儲單元866。行選擇CS晶體管852、862和872，以及選擇線SEL晶體管853、863和873系用于為存儲單元分別選擇所希望漏極側(cè)和源極側(cè)位線。字節(jié)選擇預先充電BSP晶體管851選擇預先充電和保持電路855的應用，而字節(jié)選擇漏極BSD晶體管871則選擇級聯(lián)前置放大器875的應用，且位選擇接地BSG晶體管861為用于感測存儲單元的源極側(cè)的虛擬接地選擇電路的一部分。
在為將感測存儲單元866選擇漏極側(cè)和源極側(cè)虛擬接地位元線之后，選擇鄰近位存儲單元的源極側(cè)位線，且選擇感測存儲單元的字線。除此之外，藉由BSP851選擇預先充電和保持電路855，藉由BSD 871選擇級聯(lián)放大器電路875，且利用虛擬接地電路865選擇接地869，將感測電壓VD提供給位線870。在上述方法中，僅預先充電選擇的位線(耦接至已選擇感測存儲單元866的源極的位線和耦接至鄰近存儲單元856的源極的位線)。
藉由經(jīng)由所感測存儲單元866而提供感測電壓VD給漏極位線870的級聯(lián)前置放大器建立到源極側(cè)位線860和到接地869的電流路徑ICORE。利用源極側(cè)感測電路890偵測此存儲單元感測電流ICORE且將其轉(zhuǎn)換成感測電壓VCORE，此電壓系用于在感測放大器(參考第10圖的770)中做為存儲單元感應指示。
除了由源極側(cè)感測電路890所感測的需要的ICORE電流路徑外，在虛擬接地結(jié)構(gòu)800中存在另一個充電共享電流路徑ILEAKAGE，其從源極側(cè)位線850流向所示的在鄰近位存儲單元856的源極側(cè)上與所選擇字線810相關(guān)的其它相接續(xù)的存儲單元(例如，存儲單元846)。當所有朝向鄰近位存儲單元856的源極側(cè)的存儲單元均沒有提供電壓給其位線且是浮動時，跨接在這些存儲單元上的電壓降會產(chǎn)生通過這些存儲單元的漏電流路徑?？墒?，本發(fā)明藉由提供實質(zhì)相同Vss電壓給鄰近存儲單元和受感測存儲單元的源極側(cè)位線而刪除流經(jīng)鄰近存儲單元的漏電流。
藉由提供實際相同電壓Vss(例如，大約0伏特或接地)給感測存儲單元866的源極側(cè)位線860和鄰近存儲單元856的源極側(cè)位線850，或為所感測存儲單元和鄰近存儲單元維持此相同的電壓，則任何可能從鄰近位存儲單元856流向沿著字線上任何其它源極側(cè)存儲單元的漏電流將不會對核心存儲單元的感測電流ICORE發(fā)生影響。換句話說，假如有鄰近存儲單元漏電流，則本發(fā)明的方法會產(chǎn)生有關(guān)此存儲單元感測電流不受影響的情況。
相反地，在傳統(tǒng)的感測結(jié)構(gòu)中，預先充電電壓起先是提供給所有的位線，然后使其與鄰近位源極側(cè)的位線斷接，所以不期望的充電共享電流ILEAKAGE會從級聯(lián)前置放大器875經(jīng)由源極側(cè)位線860而沿路徑流向鄰近位存儲單元856，且流至在感測存儲單元866的源極側(cè)上與所選擇字線810相關(guān)的所有其它存儲單元。因此，在傳統(tǒng)配置中從級聯(lián)前置放大器875流出的總感測電流將為ITOTAL＝ICORE+ILEAKAGE，且可能導致存儲單元的邏輯狀態(tài)的讀取感測指示錯誤或具有增大的信號幅度。
從另一個概念，且依據(jù)本發(fā)明的基本概念，藉由提供幾乎相等的電壓給鄰近位存儲單元的兩側(cè)，所以在鄰近位上不會有電壓降，且因此沒有可能影響感測電流的電流流經(jīng)鄰近位。
本發(fā)明的另一個顯著特征系有關(guān)于選擇用源極行譯碼電路(第9圖的652)，其在讀取操作模式下，可選擇感測存儲單元的特定源極側(cè)位線且將其耦接至源極側(cè)感測電路(第9圖的695、第10圖的700、或第11圖的890)和虛擬接地選擇電路(第9圖的690或第11圖的865)，且可用于選擇源極側(cè)鄰近位存儲單元的位線并將其耦接至充電和保持電路(第9圖的660或第10圖的855)。
在本發(fā)明的另一個概念中，漏極行譯碼電路(第9圖的650)可用于選擇感測存儲單元的特定漏極側(cè)位線且將其耦接至級聯(lián)前置放大器電路(第9圖的670或第11圖的875)。因此為了選擇其源極端與位線BLx相關(guān)的存儲單元以供讀取，選擇源極行譯碼電路652系用于選擇位線BLx和BLx-1以便將源極側(cè)電壓提供至此(例如，大約0伏特或接地)。除此之外，對所選擇的存儲單元(其源極端與位線BLx相關(guān))，可使用漏極行譯碼電路650選擇位線BLx+1以便提供漏極側(cè)VD存儲單元感測電壓至此(例如，大約1.2伏特)。
因此，在此所顯示的本發(fā)明結(jié)構(gòu)系用于在虛擬接地EPROM內(nèi)存應用中執(zhí)行存儲體操作(例如，規(guī)劃和刪除)以便感測閃速存儲單元邏輯狀態(tài)的指示，其很明顯地與鄰近存儲單元的充電共享漏電流無關(guān)。
本發(fā)明可將充電共享漏電流效應從存儲單元感測電流中消除，因此所產(chǎn)生的存儲單元在讀取時因為改善其讀取信號的幅度所以可提高其正確性。
因此，本發(fā)明的感測結(jié)構(gòu)使得所選擇位線上的充電在存儲單元電流感測之前能夠固定在一個穩(wěn)定電壓，而不是在動態(tài)放電期間嘗試取樣存儲單元，所以使得讀取感測電流在整個感測操作期間均能保持穩(wěn)定，且使得感測操作的時序變得不重要。具有上述這些優(yōu)點的感測結(jié)構(gòu)能夠產(chǎn)生更穩(wěn)定的輸出顯示，且不會因為充電共享漏電流或讀取感測時序而有變動。這些特征在減輕制造時的漏電流需求，和/或當存儲單元漏電流也許高時是非常有用的，且尤甚者在多位內(nèi)存裝置中需要較高的信號幅度以便可分辨用于定義各位的VT的門限分布區(qū)之間時這些特性更是有用。
也可發(fā)現(xiàn)在本發(fā)明中，就給定的感測存儲單元而言，在陣列中需要預先充電的位線減少，其不同于在傳統(tǒng)的感測結(jié)構(gòu)中必須對一個扇區(qū)內(nèi)的所有位線，或整個陣列的所有位線預先充電。
上述范例系針對具有傳統(tǒng)單位元、堆棧柵極型閃速存儲單元進行討論。另一方面，在依據(jù)本發(fā)明的內(nèi)存裝置中，存儲單元可能包含有多位的閃速存儲單元結(jié)構(gòu)，所以希望能夠提供另一個也是在本發(fā)明目之內(nèi)的結(jié)構(gòu)。
在本發(fā)明的再一個概念中提供一種方法可在內(nèi)存裝置進行讀取操作時顯示虛擬接地閃速存儲單元(具有鄰近位預先充電的源極側(cè)感測)的邏輯狀態(tài)，該方法可應用于此處所列舉和說明的內(nèi)存裝置中，以及其它的內(nèi)存裝置中。茲參考第12圖，圖中所列舉的范例方法900可依據(jù)本發(fā)明的概念用于感測虛擬接地閃速EPROM存儲單元的狀態(tài)。雖然在此所列舉和說明的范例方法900為一連串的動作和事件，但是本發(fā)明并不是僅限于這些動作或事件在此所列舉的順序，因為有些依據(jù)本發(fā)明的步驟可能以不同的順序發(fā)生和/或與非在此所列舉和說明的其它步驟同時發(fā)生。除此之外，并不是所有列舉的步驟均需要用于實現(xiàn)依據(jù)本發(fā)明的方法。再者，很明顯地方法900是可依據(jù)在此所列舉和說明的裝置和系統(tǒng)以及未在此顯示的其它系統(tǒng)實現(xiàn)。
方法900包含有選擇與將讀取存儲單元相關(guān)的字線和位線，以及鄰近位存儲單元的位線。方法900更包含有提供給鄰近存儲單元位線的電壓和保持此電壓，此電壓基本上與提供給將感測存儲單元源極位線的預先充電電壓相同，之后產(chǎn)生核心存儲單元讀取感測電流和相關(guān)的讀取感測電壓。方法900也包含有產(chǎn)生參考存儲單元電流和相關(guān)的參考存儲單元電壓，且利用比較讀取感測電壓和參考電壓而決定所選擇核心存儲單元的邏輯狀態(tài)，因此可消除充電共享漏電流的變動，此變動可能反應在內(nèi)存讀取感測操作的顯示上。具有鄰近位預先充電方法的虛擬接地源極側(cè)感測結(jié)構(gòu)是從步驟910開始。在步驟920僅藉由選擇源極行譯碼電路(例如，用于所選擇存儲單元的BLx和用于鄰近存儲單元的BLx-1)選擇將感測存儲單元的源極側(cè)位線和鄰近位存儲單元位線，且將基本上與提供給將感測存儲單元源極位線的預先充電電壓相同的預先充電電壓Vss(例如，大約0伏特或接地)提供給源極側(cè)位線且固定的。在930，利用漏極行譯碼選擇電路選擇感測存儲單元的漏極位線(例如，用于其源極連接至BLx的存儲單元的BLx+1)，且級聯(lián)前置放大器電路產(chǎn)生感測電壓VD(例如，大約1.2伏特)給感測存儲單元的漏極位線。選擇耦接至感測存儲單元柵極的字線且在940提供字線電壓。在950，藉由源極側(cè)感測電路感測所選擇內(nèi)存核心存儲單元的感測電流ICORE且將其轉(zhuǎn)換成感測電壓VCORE(例如，第10圖的710和750)，其也產(chǎn)生參考電流IREF且將其轉(zhuǎn)換成VREF(例如，第10圖的720和760)。其后，在步驟960，藉由讀取感測電壓VCORE和參考電壓VREF的比較而偵測核心存儲單元的邏輯狀態(tài)且將其結(jié)果顯示在感測放大器的輸出端(第10圖的770)。感測放大器的輸出假如存儲單元電流不大于參考存儲單元電流時會在步驟970中導致已規(guī)劃邏輯狀態(tài)，或假如存儲單元電流大于參考存儲單元電流時會在步驟980中導致刪除或未規(guī)劃邏輯狀態(tài)。在任何事件中，具有鄰近位預先充電操作的源極側(cè)感測結(jié)構(gòu)之后是在990結(jié)束，且在其后內(nèi)存裝置的刪除或規(guī)劃感測操作中重復方法900。
因此方法900提供可在所選擇位線上進行穩(wěn)定、低漏電流、正確的存儲單元感測讀取、預先充電和保持、及感測電路，此電路可以提供基本上與感測存儲單元預先充電電壓相同的電壓且保持此電壓及利用此電壓消除充電共享漏電流的變動，此變動通常會反映內(nèi)存讀取感測操作的顯示。具有鄰近位預先充電的源極側(cè)感測結(jié)構(gòu)因此很明顯地不會受充電共享漏電流變動影響且可用于虛擬接地閃速EPROM內(nèi)存陣列的刪除或規(guī)劃感測操作。也可依據(jù)本發(fā)明提供其它不同的方法，因此可使用存儲單元感測結(jié)構(gòu)免除存儲單元或位線漏電流的影響。
雖然已經(jīng)根據(jù)一個或多個應用顯示和說明本發(fā)明，然具有此方面技藝者一旦在讀取和了解此說明書及其附加圖標之后將可提出其均等的變動及修改。特別是針對上述組件(組件、裝置、電路等)所執(zhí)行的各種功能，用于描述這些組件的術(shù)語(包含有所提及的″裝置″)除非特別說明，希望能夠?qū)趫?zhí)行上述組件的特殊功能的任何組件(也即，功能上均等)，就算其結(jié)構(gòu)與所提出結(jié)構(gòu)并不完全相同，此處所提出的結(jié)構(gòu)系用于執(zhí)行本發(fā)明在此所列舉的基本應用。除此之外，雖然僅針對其中一些應用提出本發(fā)明的特殊特征，但是為了達到給定或特殊的應用，這些特征可以與其它應用的一個或多個特征組合。再者，術(shù)語″包含″的使用范圍涵蓋有詳細說明和專利保護范圍，此術(shù)語將涵蓋類似術(shù)語″由…組成″的功能。
工業(yè)應用此裝置及相關(guān)方法可在如虛擬接地閃速結(jié)構(gòu)等閃存裝置的領(lǐng)域中用于消除鄰近位的充電共享漏電流的效應，且在存儲單元電流讀取操作期間降低瞬時感測電流損失。
權(quán)利要求
1.一種用來產(chǎn)生閃速存儲單元的邏輯狀態(tài)的指示的系統(tǒng)(600、800)，該閃速存儲單元用于虛擬接地閃速存儲體結(jié)構(gòu)，該系統(tǒng)包括虛擬接地閃存陣列(640)，其建構(gòu)成具有與位線相關(guān)的存儲單元的行，和與字線相關(guān)的所述陣列的存儲單元的列，以便選擇所述陣列的核心存儲單元，其中與指定字線相關(guān)的存儲單元的漏極和源極端串聯(lián)耦接在個別位線之間，而該等存儲單元的柵極耦接至個別的字線；漏極位線電路(650)，其可用于為所選擇的將感測存儲單元的漏極端產(chǎn)生漏極端電壓；核心存儲單元感測電路(695)，其可用于在與所選擇的將感測存儲單元的源極端相關(guān)的位線上感測核心存儲單元電流(675)，且產(chǎn)生閃速存儲單元邏輯狀態(tài)的指示(679)；位線預先充電和保持電路(660)，其建構(gòu)成在讀取操作期間提供源極端電壓給與所選擇的將感測存儲單元的鄰近存儲單元的源極端相關(guān)的位線，其中所提供的源極端電壓很明顯地與提供給所選擇的將感測存儲單元的源極端的位線有相同的位線電壓；以及選擇位線譯碼電路(652、660、690、695)，其可于在讀取操作期間選擇所選擇的將感測存儲單元的位元線和鄰近存儲單元的位線，其中提供電壓給鄰近感測存儲單元的存儲單元的位線以消除充電共享漏電流，此漏電流通常會流至鄰近存儲單元。
2.如權(quán)利要求1所述的系統(tǒng)(600、800)，其中該選擇位線譯碼電路(652、660、690、695)包含有選擇源極行譯碼電路(652)，該譯碼電路(652)在內(nèi)存讀取操作期間可選擇所選擇的將感測存儲單元的源極端的位元線和鄰近存儲單元的源極位線，以便提供實質(zhì)相同電壓給這些位線，因而可以實質(zhì)地短路該鄰近的存儲單元并明顯地防止與該鄰近存儲單元相關(guān)的漏電流。
3.如權(quán)利要求1所述的系統(tǒng)(600、800)，其中該核心存儲單元感測電路(695)包含有級聯(lián)前置放大器電路(670)可用于感測與所感測存儲單元相關(guān)的核心存儲單元感測電流(675)，以便產(chǎn)生與該核心存儲單元感測電流(675)相關(guān)的核心存儲單元感測輸出電壓值(710)、產(chǎn)生與該參考存儲單元相關(guān)的參考存儲單元電流、和產(chǎn)生與該參考存儲單元電流相關(guān)的參考輸出電壓值(720)；以及感測放大器(700)，利用該級聯(lián)前置放大器電路(670)的核心存儲單元感測輸出電壓值和參考電壓輸出(760)的比較(770)而產(chǎn)生該閃速存儲單元邏輯狀態(tài)的指示(679、780)。
4.如權(quán)利要求1所述的系統(tǒng)(600、800)，其中該選擇位線譯碼電路包含有選擇漏極行譯碼電路(652)，該譯碼電路(652)可用于選擇所選擇存儲單元(866)的漏極位線(870)，以便在內(nèi)存讀取操作期間提供漏極端電壓至此位線(870)。
5.如權(quán)利要求4所述的系統(tǒng)(600、800)，其中該漏極端電壓包含有大約1.2伏特的存儲單元感測電壓。
6.如權(quán)利要求1所述的系統(tǒng)(600、800)，其中該選擇位線譯碼電路包含有選擇源極行譯碼電路(652)，該譯碼電路(652)可用于選擇所選擇存儲單元(866)的源極位線(860)，以便在內(nèi)存讀取操作期間提供源極端電壓至此位線(860)。
7.如權(quán)利要求6所述的系統(tǒng)(600、800)，其中該源極端電壓包含有電路的接地電位。
8.一種在虛擬接地閃存裝置中執(zhí)行存儲單元電流讀取操作的方法(900)，包含下列步驟選擇位線(860、870)，該等位線圍繞著受感測的存儲單元(866)；選擇位線(850)，該位線(850)與鄰近于感測的存儲單元(866)的存儲單元(856)的源極端(857)相關(guān)；提供源極端電壓給所選擇的位線(870)，該位線(870)耦接至感測存儲單元(866)的源極端；提供存儲單元感測電壓給選擇的位線(870)，該位元線(870)耦接至感測存儲單元(866)的源極端(857)；提供存儲單元感測電壓給選擇的位((870)，該位元線(870)耦接至感測存儲單元(866)的漏極端(868)；選擇字線(635、810)，該字線耦接至該感測存儲單元(866)的柵極，且提供讀取電壓至此字線；提供和保持給所選擇鄰近存儲單元位線(850)的預先充電電壓，其中此預先充電電壓實質(zhì)上與提供給該感測存儲單元(866)的源極位線(860)的源極端電壓相同的電壓，因此可在感測存儲單元的讀取操作期間將鄰近存儲單元(856)實質(zhì)地短路掉；以及感測來自在該感測存儲單元(866)的源極側(cè)上的核心存儲單元感測電流(675)的核心存儲單元邏輯狀態(tài)指示。
9.如權(quán)利要求8所述的方法(900)，其中該感測核心存儲單元邏輯狀態(tài)包含有利用級聯(lián)前置放大器感測核心存儲單元感測電流(710)，此級聯(lián)前置放大器會產(chǎn)生與該存儲單元相關(guān)的核心存儲單元感測電流(710)、產(chǎn)生與該核心存儲單元感測電流(710)相關(guān)的輸出電壓值(750)和產(chǎn)生與參考存儲單元電流(720)相關(guān)的參考存儲單元輸出電壓(760)；以及利用感測放大器(770)產(chǎn)生該閃速存儲單元邏輯狀態(tài)的指示(760)，此感測放大器(770)能夠接收該級聯(lián)前置放大器的電壓輸出，其中和提供給與該存儲單元源極端相關(guān)的位線的預先充電壓幾乎相等的鄰近存儲單元位線電壓，會導致該級聯(lián)前置放大器的輸出電壓和感測放大器的指示很明顯地不受鄰近存儲單元的充電共用漏電流影響。
10.如權(quán)利要求8所述的方法(900)，更包含有將沿著與感測存儲單元相關(guān)的字線(810)的非選擇位線(880)分別維持在浮動狀態(tài)或高阻抗狀態(tài)。
全文摘要
本發(fā)明揭示一種系統(tǒng)(600、800)以便為虛擬接地閃存(640)的操作產(chǎn)生閃速存儲單元(866)的邏輯狀態(tài)指示(679)。系統(tǒng)(600、800)包含有位線預先充電和保持電路(660、855)，可用于在讀取操作期間提供源極端電壓(859)(例如，大約0伏特或接地)給與所感測存儲單元鄰近的存儲單元(856)的源極端(857)相關(guān)的位線(850)且維持此電壓，其中所提供的源極端電壓很明顯地與提供給所選擇的將感測存儲單元(866)的源極端位線(860)的位線虛擬接地電壓(869)電壓相同。系統(tǒng)(600、800)也包含有漏極位線電路(650、875)，可用于為所選擇的將感測存儲單元(866)的漏極端(868)產(chǎn)生漏極端電壓(615、815)。系統(tǒng)(600、800)更包含有選擇位線譯碼電路(652)，可用于選擇感測存儲單元(866)的位線(860、870)和鄰近存儲單元(856)的位線(850)，和核心存儲單元感測電路(695、890)，可用于在讀取操作期間在與所選擇的將感測存儲單元(866)的源極端(867)相關(guān)的位線上感測核心存儲單元電流(675)，且產(chǎn)生閃速存儲單元邏輯狀態(tài)的指示(679)，此指示實質(zhì)上不受鄰近存儲單元的充電共享漏電流影響。
文檔編號G11C16/04GK1615526SQ02827260
公開日2005年5月11日 申請日期2002年12月17日 優(yōu)先權(quán)日2002年1月16日
發(fā)明者P-L·陳, M·A·范布斯柯克, Y·孫 申請人:先進微裝置公司