專利名稱：具有存儲器器件的集成電路及用于測試該集成電路的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于測試位于集成電路上的存儲器器件的方法，以及測試該器件的方法。
背景技術(shù)：
許多現(xiàn)代集成電路采用先進(jìn)先出(FIFO)存儲器器件。例如，交換設(shè)備典型地在每個輸入端口包括這種器件。典型地，將FIFO存儲器器件實現(xiàn)為雙端口存儲器，其比存儲器的基于寄存器的實現(xiàn)更為緊湊。與所有集成電路一樣，這種存儲器器件偶爾會具有缺陷，并需要對其進(jìn)行測試，以確保所得到的集成電路能夠進(jìn)行操作，并識別集成電路的生產(chǎn)過程中的缺陷。
目前，用于測試存儲器的較為普遍的方法是BIST(內(nèi)置自測試)，如圖1所示。存儲器器件1具有地址輸入Addr，用于接收定義了存儲器中的位置的地址；數(shù)據(jù)輸入D，用于規(guī)定要寫入該地址的數(shù)據(jù)；以及控制輸入C，接收是否要將所規(guī)定的數(shù)據(jù)寫入所規(guī)定的地址的“寫”或“讀”命令。集成電路包括BIST模塊3和開關(guān)5、7、9。
在集成電路的測試模式期間，開關(guān)5、7、9向存儲器器件1的各個輸入傳送BIST模塊3的輸出。從而，BIST向存儲器器件1傳送預(yù)定的輸入序列，并對存儲器器件1的輸出進(jìn)行監(jiān)視，以確定存儲器器件1是否通過其輸出11輸出相應(yīng)的期望輸出。BIST模塊3確保向存儲器器件的所有輸入發(fā)送完全知曉的信號，從而即使在集成電路的其他位置存在缺陷也能夠隔離而可靠地測試存儲器器件。
但是，一旦完成了測試操作，集成電路的正常操作開始。在這種模式下，開關(guān)5、7、9確保向存儲器器件的輸入Addr、D和C傳送相應(yīng)的信號13、15、17(可以由集成電路上的其他模塊產(chǎn)生，或者可選地由集成電路從外部接收)。在集成電路的這種正常操作中，根本不使用BIST模塊3，而其與開關(guān)13、15、17相當(dāng)于集成電路的整體效率和面積的開銷。
當(dāng)集成電路包括多個存儲器器件1時(例如，在集成電路是具有多個輸入端口的交換設(shè)備的情況下)，為每個存儲器器件1提供BIST模塊3是很大的開銷。但是，可選地，只提供單一的BIST模塊3，并將其用于依次測試多個存儲器器件，將使集成電路的邏輯極大地復(fù)雜化，而使其難以提供對稱的電路設(shè)計。

發(fā)明內(nèi)容
本發(fā)明致力于解決上述問題，更具體地，提出了一種新的集成電路和一種測試集成電路的新方法。
概括地，本發(fā)明提出通過向具有一個或多個存儲器器件的集成電路發(fā)送以下信號對所述集成電路進(jìn)行測試(i)指示存儲器地址的地址信號；(ii)指示針對該地址的數(shù)據(jù)的數(shù)據(jù)信號；以及(iii)針對每個存儲器器件，指示是否將數(shù)據(jù)寫入各個存儲器器件的各個命令信號。監(jiān)視每個存儲器器件輸出的數(shù)據(jù)、以及其接收到的信號中的至少一些。
由于數(shù)據(jù)在芯片外(off-chip)產(chǎn)生，所述集成電路不需要BIST模塊用于產(chǎn)生對所述存儲器器件的所有輸入的完全知曉的信號。與BIST方法相比，這可能意味著由于集成電路中的其他缺陷，到達(dá)存儲器器件的信號，在從所期望的輸入到存儲器模塊的過程中受到了破壞。但是，以足夠的精度監(jiān)視輸入所述存儲器器件的信號，從而如果由于集成電路上的缺陷，而不是存儲器器件的缺陷，使其被破壞，則注意到該事實，而不會不正確地認(rèn)為所述存儲器器件產(chǎn)生了缺陷。
換句話說，本發(fā)明能夠?qū)Υ鎯ζ髌骷M(jìn)行功能測試，而與基于只在測試過程中采用額外測試邏輯的測試不同。因此，通過消除提供額外片內(nèi)邏輯的需要，本發(fā)明能夠產(chǎn)生極大的成本節(jié)約。
本發(fā)明人還提出監(jiān)視輸入每個存儲器器件的數(shù)據(jù)只包括監(jiān)視由地址信號和命令信號形成的監(jiān)視信號。尤為有效的是，通過包括(或邏輯上等價于)異或操作的操作對監(jiān)視信號進(jìn)行處理，并賦予掃描寄存器，因為在這種情況下，無論何時地址信號和命令信號中的任何一個觸發(fā)，將觸發(fā)監(jiān)視信號換句話說，所述監(jiān)視信號有效地壓縮了全部地址信號和命令信號。
具體地，根據(jù)本發(fā)明的第一表述，一種集成電路，包括一個或多個存儲器器件，每個存儲器器件具有地址輸入，用于接收規(guī)定了所述存儲器中的地址的地址信號；數(shù)據(jù)輸入，用于接收數(shù)據(jù)；命令輸入，用于接收指示是否要將數(shù)據(jù)寫入所述地址的命令信號；以及輸出，所述集成電路還包括監(jiān)視單元，用于根據(jù)輸入每個存儲器器件的信號中的至少一些，得到監(jiān)視信號。
根據(jù)本發(fā)明的第二表述，一種測試集成電路的方法，所述集成電路包括一個或多個存儲器器件，每個存儲器器件具有地址輸入，用于接收規(guī)定了所述存儲器中的地址的地址信號；數(shù)據(jù)輸入，用于接收數(shù)據(jù)；命令輸入，用于接收指示是否要將數(shù)據(jù)寫入所述地址的命令信號；以及輸出，所述方法包括將信號傳送到所述集成電路中，使得一個或多個存儲器器件中的每一個接收到地址信號、數(shù)據(jù)信號以及針對每個存儲器器件的相應(yīng)命令信號；監(jiān)視輸入每個存儲器器件的信號中的至少一些和從所述存儲器器件輸出的數(shù)據(jù)。


現(xiàn)在，為了示例的目的，將參照附圖，對本發(fā)明的實施例進(jìn)行詳細(xì)描述，其中圖1示意性地示出了已知的BIST存儲器測試方案；以及圖2示出了設(shè)置在根據(jù)本發(fā)明的集成電路上的存儲器器件的結(jié)構(gòu)。
具體實施例方式
參照圖2，所示的存儲器器件21具有地址輸入Addr，用于接收規(guī)定了所述存儲器中的地址的地址信號；數(shù)據(jù)輸入D，用于接收規(guī)定了要寫入該地址中的數(shù)據(jù)的數(shù)據(jù)信號；命令輸入C，用于接收指示是否要將所規(guī)定的數(shù)據(jù)寫入所規(guī)定的地址的“寫”命令。與圖1所示的結(jié)構(gòu)相比，本實施例具有額外的異或門(監(jiān)視單元)23，接收地址信號25和控制信號27，作為輸入，并產(chǎn)生組合信號29。
存儲器器件21典型地是設(shè)置在集成電路上的多個相同結(jié)構(gòu)的存儲器器件之一。所述集成電路接收并向所有存儲器器件傳送在所述集成電路外產(chǎn)生的數(shù)據(jù)，包括地址信號(串行地址)、數(shù)據(jù)信號和針對每個存儲器件的相應(yīng)命令信號。例如，數(shù)據(jù)信號可以依次是AA/55/FF/00。應(yīng)當(dāng)注意，盡管多種信號源自芯片外部，但在所述集成電路的正常操作期間，對輸入集成電路的信號進(jìn)行處理并將其傳輸給存儲器器件的電路，可以在所述信號去往存儲器器件1的過程中，在芯片內(nèi)，對其進(jìn)行修改。
理想地，所有存儲器器件(如器件21)接收到地址信號、數(shù)據(jù)信號及其自身的控制信號。但是，由于集成電路可能存在缺陷，不能確保此數(shù)據(jù)將被正確地傳送到每個存儲器器件。但是，這可以通過監(jiān)視各個存儲器器件的輸出29來進(jìn)行觀察。將輸出29傳送到掃描寄存器31，在掃描寄存器31，對其進(jìn)行監(jiān)視?？梢詫碜远鄠€存儲器器件21的輸出傳送到相同的掃描寄存器。在正常功能模式下，監(jiān)視存儲器器件21的其他輸出11。
目前正在設(shè)想將本發(fā)明應(yīng)用在具有24個快速以太網(wǎng)端口和2個Gigabit端口的交換設(shè)備中。典型地，在這種設(shè)備中，根據(jù)端口數(shù)，將相同的模塊使用多次。
盡管上面對本發(fā)明的單一實施例進(jìn)行了描述，但本發(fā)明并不局限于這個方面，本領(lǐng)域的普通技術(shù)人員所清楚的是，在本發(fā)明的范圍內(nèi)，多種變化都是可能的。例如，可以將該器件實現(xiàn)為單端口存儲器，而不是雙端口存儲器。
權(quán)利要求
1.一種集成電路，包括一個或多個存儲器器件，每個存儲器器件具有地址輸入，用于接收規(guī)定了所述存儲器中的地址的地址信號；數(shù)據(jù)輸入，用于接收數(shù)據(jù)；命令輸入，用于接收指示是否要將數(shù)據(jù)寫入所述地址的命令信號；以及輸出，所述集成電路還包括監(jiān)視單元，用于根據(jù)輸入每個存儲器器件的信號中的至少一些，得到監(jiān)視信號。
2.根據(jù)權(quán)利要求1所述的集成電路，其特征在于所述監(jiān)視單元根據(jù)所述地址信號和所述命令信號，得到所述監(jiān)視信號。
3.根據(jù)權(quán)利要求1或2所述的集成電路，其特征在于所述監(jiān)視單元是異或門。
4.根據(jù)前述權(quán)利要求之一所述的集成電路，其特征在于所述存儲器器件是FIFO存儲器器件。
5.根據(jù)前述權(quán)利要求之一所述的集成電路，其特征在于所述集成電路操作為交換設(shè)備。
6.一種測試集成電路的方法，所述集成電路包括一個或多個存儲器器件，每個存儲器器件具有地址輸入，用于接收規(guī)定了所述存儲器中的地址的地址信號；數(shù)據(jù)輸入，用于接收數(shù)據(jù)；命令輸入，用于接收指示是否要將數(shù)據(jù)寫入所述地址的命令信號；以及輸出，所述方法包括將信號傳送到所述集成電路中，使得一個或多個存儲器器件中的每一個接收到地址信號、數(shù)據(jù)信號以及針對每個存儲器器件的相應(yīng)命令信號；監(jiān)視輸入每個存儲器器件的信號中的至少一些和從所述存儲器器件輸出的數(shù)據(jù)。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于監(jiān)視輸入每個存儲器器件的信號包括監(jiān)視根據(jù)所述地址信號和所述命令信號而得到的信號。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于作為異或操作，根據(jù)所述地址信號和所述命令信號，得到所述信號，并將其傳送到掃描寄存器。
全文摘要
通過向其傳輸以下信號對具有存儲器器件的集成電路進(jìn)行測試(i)指示存儲器地址的地址信號；(ii)指示針對該地址的數(shù)據(jù)的數(shù)據(jù)信號；以及(iii)針對每個存儲器器件，指示是否將數(shù)據(jù)寫入各個存儲器器件的各個命令信號。監(jiān)視每個存儲器器件輸出的數(shù)據(jù)、以及其接收到的信號中的至少一些。由于數(shù)據(jù)在芯片外產(chǎn)生，所述集成電路不需要BIST模塊，所述BIST模塊用于在測試模式期間，產(chǎn)生針對所述存儲器器件的所有輸入的完全知曉的信號。以足夠的精度監(jiān)視輸入所述存儲器器件的信號，從而如果由于集成電路上的缺陷，而不是存儲器器件的缺陷，使其被破壞，則注意到該事實，而不會不正確地認(rèn)為所述存儲器器件產(chǎn)生了缺陷。
文檔編號G11C29/04GK1625782SQ02828961
公開日2005年6月8日 申請日期2002年5月15日 優(yōu)先權(quán)日2002年5月15日
發(fā)明者普拉什特·巴拉克瑞南 申請人:因芬奈昂技術(shù)股份有限公司